CN201465566U - 一种数据存储装置 - Google Patents

一种数据存储装置 Download PDF

Info

Publication number
CN201465566U
CN201465566U CN2009201098105U CN200920109810U CN201465566U CN 201465566 U CN201465566 U CN 201465566U CN 2009201098105 U CN2009201098105 U CN 2009201098105U CN 200920109810 U CN200920109810 U CN 200920109810U CN 201465566 U CN201465566 U CN 201465566U
Authority
CN
China
Prior art keywords
data
storage
fpga
controller
fpga controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2009201098105U
Other languages
English (en)
Inventor
赵琨
贾晨旭
罗奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Guoke Huanyu Science and Technology Co., Ltd.
Original Assignee
BEIJING GUOKEHUANYU SPACE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING GUOKEHUANYU SPACE TECHNOLOGY Co Ltd filed Critical BEIJING GUOKEHUANYU SPACE TECHNOLOGY Co Ltd
Priority to CN2009201098105U priority Critical patent/CN201465566U/zh
Application granted granted Critical
Publication of CN201465566U publication Critical patent/CN201465566U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本实用新型公开了一种数据存储装置，包括：主控制器，将数据输入端口输入的高速数据流按照预先设定的数据块大小分发给各存储板中的FPGA控制器；FPGA控制器，接收主控制器发来的数据块，将数据块进一步分成指定大小的数据单元，采用流水线技术将各数据单元依次保存到该存储板的存储阵列中；存储阵列，根据FPGA控制器的控制存储FPGA控制器发来的数据单元。本实用新型公开的数据存储装置，在每个存储板中利用FPGA对各闪存芯片进行并行读写控制和流水线缓冲，提高了存储板的数据吞吐速率；同时，使用多个存储板组成数据存储装置进一步提高数据存储速度，实现了高速数据存储；而且，该装置成本更低。

Description

一种数据存储装置
技术领域
本实用新型涉及数据存储技术，具体涉及一种数据存储装置。
背景技术
随着计算机技术的发展，对存储设备的要求越来越高，其中不仅包括对容量、性能、存储速度的要求，对存储设备的体积和功耗的要求，还包括对各种应用环境的良好适应性等。目前广泛适用的存储设备，按照存储介质的类型大致分为机械硬盘和闪存设备两种。
机械硬盘由于具有低廉的价格，因此是目前使用最广泛、市场占有率最高的存储设备。但是，其自身固有的一些特性限制了其应用领域的进一步拓展。比如对于震动频繁、环境温度湿度较为极端或强磁场条件下，就无法使用机械硬盘进行数据存储。闪存设备的特点在于其随机读写速度快，同时，由于其不存在机械控制，因此数据读写稳定且功耗更低，而且由于其数据存储单元为闪存芯片，因此对环境的适应能力较强：无论温度、压强还是湿度、空气纯净度、磁场强弱等，对其工作性能的影响都不大，因此适用领域远宽于机械硬盘。
但是，由于闪存设备的接口带宽一直显著低于机械硬盘，造成了在大容量存储设备领域，特别是在对存储设备的读写速度有较高要求的应用场合下，闪存设备的应用受到较大局限。
目前常用的闪存芯片接口带宽一般在10MBps或几十MBps，而机械硬盘的接口如并行ATA硬盘接口(PATA)或串行ATA硬盘接口(SATA)一般平均可以达到100MBps以上，因此如何有效提高闪存设备的读写速度就成为关键因素。为了解决这一问题，目前常用的方法是采用多个闪存设备组成RAID阵列进行并行读写，从而提高数据吞吐能力，但现有的方案一般均为在单板单机方案，即使用多个闪存设备在一块电路板上组成存储阵列，这种方案的数据处理速度通常为几百MBps。
这种方法虽然能够有效提高数据记录的速度，但是仍然无法满足对于记录速度更高(比如要求记录速度在GBps以上)的应用环境。虽然有部分国外的存储设备可以达到这种要求，但是其价格十分高昂。
实用新型内容
本实用新型实施例提供一种数据存储装置，能够实现高速数据实时记录存储且成本更低。
为达到上述目的，本实用新型的技术方案具体是这样实现的：
一种数据存储装置，该装置包括：数据输入端口、主控制器和n个存储板，n为正整数，每个存储板包括FPGA控制器和存储阵列；
所述主控制器，将数据输入端口输入的高速数据流按照预先设定的数据块大小分发给各存储板中的FPGA控制器；
FPGA控制器，接收主控制器发来的数据块，将数据块进一步分成指定大小的数据单元，采用流水线技术将各数据单元依次保存到该存储板的存储阵列中；
存储阵列，根据FPGA控制器的控制存储FPGA控制器发来的数据单元。
所述存储阵列为m×n个闪存芯片组成的阵列，m、n为正整数，其中，每行闪存芯片共用该存储阵列所在存储板上的FPGA控制器的数据总线，每列闪存芯片共用所述FPGA控制器的控制总线。
所述数据输入端口为光纤接口。
所述闪存芯片为致密闪存卡、安全数码卡或单层单元闪存芯片。
由上述的技术方案可见，本实用新型实施例提供的数据存储装置，使用FPGA和多个闪存芯片构成的存储板作为基本单元，在每个存储板中利用FPGA对各闪存芯片进行并行读写控制和流水线缓冲，从而提高了基本单元的数据吞吐速率；同时，使用多个存储板组成数据存储装置进一步提高数据存储速度，从而实现了高速数据存储；而且，这种由常用的闪存芯片和FPGA控制芯片组成的装置成本更低。
附图说明
图1为本实用新型数据存储单元的结构示意图。
图2为本实用新型存储阵列与对应FPGA控制器的连接关系示意图。
具体实施方式
为使本实用新型的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本实用新型进一步详细说明。
本实用新型实施例提供一种数据存储装置，其组成结构如图1所示，其中包括：主控制器110、n个存储板120和数据输入端口130，n为正整数，每个存储板包括FPGA控制器121和存储阵列122；各FPGA控制器121与主控制器110之间，以及输入数据端口130与主控制器110之间均通过CPCI总线相连；
主控制器110，将通过数据输入端口140输入的高速数据流按照预先设定的数据块大小分发给各存储板120中的FPGA控制器121；
FPGA控制器121，接收主控制器110发来的数据块，将数据块分成指定大小的数据单元，采用流水线技术将所述数据单元保存到该存储板120的存储阵列122中；
存储阵列122，根据FPGA控制器121的控制存储FPGA控制器121发来的数据。
在实际应用中，主控制器110和数据输入端口130分别单独安放在一块板卡当中，所述主控制器110所在板卡、数据输入端口130所在板卡与各存储板120之间通过CPCI控制总线连接相互通信。熟悉计算机体系架构的本领域技术人员应当了解其实体结构，此处不再详细说明。
如图2所示，所述每个存储阵列122进一步由若干个闪存芯片300组成，例如s×t阶闪存芯片构成的阵列，s、t为正整数，每行闪存芯片共用该存储阵列对应的FPGA控制器的数据总线，每列闪存芯片共用该存储阵列对应的FPGA控制器的控制总线。容易理解，此时s和t的选择应当于采用的FPGA控制芯片的数据引脚和控制引脚的具体数目相匹配。
通过这种连接方式，实现将FPGA控制器接收到的数据块实时分发给各闪存芯片进行保存；同时，通过为闪存阵列配置一定级数的流水线缓存，能够进一步降低对每个闪存芯片进行数据写入所需的时间，从而提高存储阵列能够支持的数据写入速度.
闪存芯片的一次页编程分成加载时间(tLoad)和编程时间(tProg)两部分。其中tLoad按照40MHz时钟的典型时间计算，约为55us，而一页的典型编程时间为200us，最大值为700us。即如果不采用流水线技术，写入1页数据(2KB)所需的典型时间为255us，最坏时间为755us，此时的带宽利用率仅为7.3％～20％，通过采用流水线技术可以将带宽利用率提高到100％，即编程完成2KB数据，所需等效时间为55us。根据实际验证计算，采用6～8级流水线，是效率比较高的实现。当采用6级以上的流水线时，流水周期t(tCycle)的时间就大于1页数据所需编程时间的平均值，即不再会有由于编程时间带来的带宽损失。本实用新型实施例中实际使用的流水线技术设定为8级，本领域技术人员可以根据需要，在实际应用中根据数据流量大小选择其它流水线技术，此处不做限定。
经过实验验证，当每个存储阵列包括8×8阶的闪存芯片，所述数据存储装置中使用5块存储板时，可以实现对2.5GBps的数据的实时记录存储。
所述数据输入端口140通常为光纤接口，能够实现对标准的FC协议、sFPDP协议的支持，方便与高速数据采集设备进行连接。
闪存芯片131可以选用致密闪存(Compact Flash，CF)卡、安全数码卡(Security Digital，SD)卡或单层单元(Single Layer Cell，SLC)闪存等各种闪存设备。
此外，在实际应用中，还可以通过虚拟文件系统驱动技术，将多个存储阵列构成的存储装置整合成一个完整的磁盘系统，从而使得该装置的用户能够将所有存储阵列作为一个完整磁盘进行操作，而不是分散为若干个离散的存储器。
本实用新型提供的数据存储装置，使用FPGA和多个闪存芯片构成的存储板作为基本单元，在每个基本单元中利用FPGA对各闪存芯片进行并行读写控制和流水线缓冲，从而提高了基本单元的数据吞吐速率；同时，使用多个存储板组成数据存储装置进一步提高数据存储速度，从而实现了高速数据存储；而且，这种由常用的闪存芯片和FPGA控制芯片组成的装置成本更低。
应当理解，以上所述仅为本实用新型的较佳实施例，并非用于限定本实用新型的精神和保护范围，任何熟悉本领域的技术人员所做出的等同变化或替换，都应视为涵盖在本实用新型的保护范围之内。

Claims (4)

1.一种数据存储装置，其特征在于，该装置包括：数据输入端口、主控制器和n个存储板，n为正整数，每个存储板包括FPGA控制器和存储阵列；
所述主控制器，将数据输入端口输入的高速数据流按照预先设定的数据块大小分发给各存储板中的FPGA控制器；
FPGA控制器，接收主控制器发来的数据块，将数据块进一步分成指定大小的数据单元，采用流水线技术将各数据单元依次保存到该存储板的存储阵列中；
存储阵列，根据FPGA控制器的控制存储FPGA控制器发来的数据单元。
2.根据权利要求1所述的装置，其特征在于：
所述存储阵列为m×n个闪存芯片组成的阵列，m、n为正整数，其中，每行闪存芯片共用该存储阵列所在存储板上的FPGA控制器的数据总线，每列闪存芯片共用所述FPGA控制器的控制总线。
3.根据权利要求1所述的装置，其特征在于，所述数据输入端口为光纤接口。
4.根据权利要求2所述的装置，其特征在于，所述闪存芯片为致密闪存卡、安全数码卡或单层单元闪存芯片。
CN2009201098105U 2009-07-10 2009-07-10 一种数据存储装置 Expired - Lifetime CN201465566U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009201098105U CN201465566U (zh) 2009-07-10 2009-07-10 一种数据存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009201098105U CN201465566U (zh) 2009-07-10 2009-07-10 一种数据存储装置

Publications (1)

Publication Number Publication Date
CN201465566U true CN201465566U (zh) 2010-05-12

Family

ID=42392914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009201098105U Expired - Lifetime CN201465566U (zh) 2009-07-10 2009-07-10 一种数据存储装置

Country Status (1)

Country Link
CN (1) CN201465566U (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622191A (zh) * 2012-02-24 2012-08-01 北京经纬恒润科技有限公司 一种高速海量存储板
CN103870518A (zh) * 2012-12-18 2014-06-18 杭州康坦通生物科技有限公司 一种模式匹配装置及方法
CN104133798A (zh) * 2014-08-01 2014-11-05 西安电子科技大学 一种大数据高速存储系统及实现方法
CN104657296A (zh) * 2015-01-30 2015-05-27 西安华芯半导体有限公司 多数据接口兼容的芯片架构
CN106897033A (zh) * 2017-05-03 2017-06-27 北京石竹科技股份有限公司 一种基于fpga和固态硬盘的高速采集记录装置
CN107491266A (zh) * 2016-06-13 2017-12-19 恩智浦美国有限公司 大容量存储系统和块数据存储方法
CN108122595A (zh) * 2017-12-20 2018-06-05 天津瑞发科半导体技术有限公司 一种基于多个微处理器架构的存储控制装置
CN109710546A (zh) * 2018-12-13 2019-05-03 北京航星机器制造有限公司 一种基于现场可编程门阵列的多片闪存控制器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622191A (zh) * 2012-02-24 2012-08-01 北京经纬恒润科技有限公司 一种高速海量存储板
CN102622191B (zh) * 2012-02-24 2014-11-19 北京经纬恒润科技有限公司 一种高速海量存储板
CN103870518A (zh) * 2012-12-18 2014-06-18 杭州康坦通生物科技有限公司 一种模式匹配装置及方法
CN104133798A (zh) * 2014-08-01 2014-11-05 西安电子科技大学 一种大数据高速存储系统及实现方法
CN104133798B (zh) * 2014-08-01 2017-10-10 西安电子科技大学 一种大数据高速存储系统及实现方法
CN104657296A (zh) * 2015-01-30 2015-05-27 西安华芯半导体有限公司 多数据接口兼容的芯片架构
CN104657296B (zh) * 2015-01-30 2017-12-26 西安紫光国芯半导体有限公司 多数据接口兼容的芯片架构
CN107491266A (zh) * 2016-06-13 2017-12-19 恩智浦美国有限公司 大容量存储系统和块数据存储方法
CN106897033A (zh) * 2017-05-03 2017-06-27 北京石竹科技股份有限公司 一种基于fpga和固态硬盘的高速采集记录装置
CN108122595A (zh) * 2017-12-20 2018-06-05 天津瑞发科半导体技术有限公司 一种基于多个微处理器架构的存储控制装置
WO2019119514A1 (zh) * 2017-12-20 2019-06-27 天津瑞发科半导体技术有限公司 一种基于多个微处理器架构的存储控制装置
CN109710546A (zh) * 2018-12-13 2019-05-03 北京航星机器制造有限公司 一种基于现场可编程门阵列的多片闪存控制器

Similar Documents

Publication Publication Date Title
CN201465566U (zh) 一种数据存储装置
CN101923447B (zh) 用于分层存储器体系结构的存储器装置
US8266367B2 (en) Multi-level striping and truncation channel-equalization for flash-memory system
CN101833424B (zh) 基于fpga的高速存储与传输装置
US7970978B2 (en) SSD with SATA and USB interfaces
CN102122235B (zh) 一种raid4系统及其数据读写方法
CN102880428B (zh) 分布式独立磁盘冗余阵列的创建方法及装置
US8850128B2 (en) Implementing data storage and dual port, dual-element storage device
CN101710270B (zh) 一种基于闪存的高速大容量存储器及芯片数据管理方法
CN103907088A (zh) 用于可扩展低时延固态驱动器接口的方法和装置
CN103049216B (zh) 固态硬盘及其数据处理方法、系统
CN204203855U (zh) 一种新型外置式sas 12g raid存储卡
JP2019518286A (ja) メモリバス上のマルチレベルデータキャッシュ及びストレージ
CN204347834U (zh) 一种基于fpga的服务器集群存储系统
CN204347812U (zh) 一种基于fpga的服务器存储电路
CN201237907Y (zh) 单盘结构的固态raid系统
US20100325348A1 (en) Device of flash modules array
CN204203856U (zh) 一种新型内置式sas 12g raid存储卡
US11194489B2 (en) Zone-based device with control level selected by the host
KR102393144B1 (ko) Ssd용 버스 멀티플렉서 그리드를 위한 고급 ce 인코딩
KR101190885B1 (ko) 홈 저장 시스템
CN104572518B (zh) 一种存储装置
CN102253812A (zh) 一种基于龙芯处理器的提高软raid性能的方法
CN201374192Y (zh) 闪存存储装置
CN201751899U (zh) 一种基于闪存的高速大容量存储器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 16th Floor of No.63 Satellite Building, Zhichun Road, Haidian District, Beijing, 100190

Patentee after: Beijing Guoke Huanyu Science and Technology Co., Ltd.

Address before: 16th Floor of No.63 Satellite Building, Zhichun Road, Haidian District, Beijing, 100190

Patentee before: Beijing Guokehuanyu Space Technology Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100512