CN104657296B - 多数据接口兼容的芯片架构 - Google Patents

多数据接口兼容的芯片架构 Download PDF

Info

Publication number
CN104657296B
CN104657296B CN201510052102.2A CN201510052102A CN104657296B CN 104657296 B CN104657296 B CN 104657296B CN 201510052102 A CN201510052102 A CN 201510052102A CN 104657296 B CN104657296 B CN 104657296B
Authority
CN
China
Prior art keywords
data
interface
read
switch
tbff
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510052102.2A
Other languages
English (en)
Other versions
CN104657296A (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201510052102.2A priority Critical patent/CN104657296B/zh
Publication of CN104657296A publication Critical patent/CN104657296A/zh
Application granted granted Critical
Publication of CN104657296B publication Critical patent/CN104657296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本发明涉半导体存储器设计领域，具体涉及多数据接口合并芯片架构。本发明提供一种多数据接口兼容的芯片架构，解决了现有的针对不同的数量要求的数据接口需要分别提供不同的芯片设计的技术问题。本发明能够实现一个架构实现多个不同数据接口功能，减少设计成本。

Description

多数据接口兼容的芯片架构
技术领域
本发明涉半导体存储器设计领域，具体涉及多数据接口合并芯片架构。
背景技术
计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。通常针对不同的数量要求的数据接口需要分别提供不同的芯片，设计成本，而且使用便利。
发明内容
为了解决现有的针对不同的数量要求的数据接口需要分别提供不同的芯片设计，本发明提供一种多数据接口兼容的芯片架构。
本发明的技术解决方案：
多数据接口兼容的芯片架构，其特殊之处在于：包括第一存储单元、第二存储单元、多个数据接口DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF；
所述第一存储单元包括至少一个第一存储基础单元，所述第二存储单元包括至少一个第二存储基础单元，
所述多个数据接口DQ为偶数个，位于第一存储单元和第二存储单元之间，所述多个数据接口DQ被控制模块平均分配左数据接口组和右数据接口组，
所述控制模块通过左接口读写数据总线与左数据接口组中的数据接口DQ连接，所述控制模块通过右接口读写数据总线与右数据接口组中的数据接口DQ连接，
所述第一开关TBFF设置在第一存储读写数据总线上，所述第二开关TBFF设置在第二存储读写数据总线上，
在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口组中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口组中的所有数据接口有效。
上述多个数据接口DQ为16个或32个。
上述第一存储单元包括8个第一存储基础单元，所述第二存储单元包括8个第二存储基础单元。
本发明所具有的优点：
本发明能够实现一个架构实现多个不同数据接口功能，减少设计成本。
附图说明
图1为本发明多数据接口兼容的芯片架构的示意图；
图2为芯片工作16个数据接口模式下的示意图；
图3为芯片工作在32个数据接口模式下的示意图。
其中附图标记为：1-第一存储读写数据总线，2-左接口读写数据总线，3-第二存储读写数据总线，4-右接口读写数据总线。
具体实施方式
如图1所示，多数据接口兼容的芯片架构，包括第一存储单元、第二存储单元、多个数据接口DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF；第一存储单元包括至少一个第一存储基础单元，第二存储单元包括至少一个第二存储基础单元，多个数据接口DQ为偶数个，位于第一存储单元和第二存储单元之间，多个数据接口DQ被控制模块平均分配左数据接口组和右数据接口组，控制模块通过左接口读写数据总线与左数据接口组中的数据接口DQ连接，控制模块通过右接口读写数据总线与右数据接口组中的数据接口DQ连接，第一开关TBFF设置在第一存储读写数据总线上，将第一存储读写数据总线分成左右两部分；第二开关TBFF设置在第二存储读写数据总线上，将第二存储读写数据总线分成左右两部分；在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口组中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口组中的所有数据接口有效。
实施例1：如图2所示，芯片工作在16个数据接口模式下：
1、第一开关、第二开关TBFF使能(即打开)第一存储读写数据总线的左右两侧连接在一起，第二存储读写数据总线的左右两侧连接在一起；
2、控制模块控制右数据接口组中的16个数据接口DQ无效；
3、通过第一存储读写数据总线和第二存储读写数据总线每次读写操作上下两个存储基础单元array同时工作，各自对应8个DQ。
实施例2：
如图3所示，当芯片工作在32个数据接口模式下：
1、第一开关、第二开关TBFF关闭，第一存储读写数据总线的左右两侧以及第二存储读写数据总线的左右两侧断开；
2、控制模块控制左数据接口和右数据接口组中的32个数据接口DQ同时工作；
3、通过第一存储读写数据总线和第二存储读写数据总线一次读写操作上下左右各一个存储基础单元array工作，各自对应8个DQ。

Claims (3)

1.多数据接口兼容的芯片架构，其特征在于：包括第一存储单元、第二存储单元、多个数据接口DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF；
所述第一存储单元包括至少一个第一存储基础单元，所述第二存储单元包括至少一个第二存储基础单元，
所述多个数据接口DQ为偶数个，位于第一存储单元和第二存储单元之间，所述多个数据接口DQ被控制模块平均分配左数据接口组和右数据接口组，
所述控制模块通过左接口读写数据总线与左数据接口组中的数据接口DQ连接，所述控制模块通过右接口读写数据总线与右数据接口组中的数据接口DQ连接，
所述第一开关TBFF设置在第一存储读写数据总线上，所述第二开关TBFF设置在第二存储读写数据总线上，
在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口组中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口组中的所有数据接口有效。
2.根据权利要求1所述的多数据接口兼容的芯片架构，其特征在于：所述多个数据接口DQ为16个或32个。
3.根据权利要求1或2所述的多数据接口兼容的芯片架构，其特征在于：所述第一存储单元包括8个第一存储基础单元，所述第二存储单元包括8个第二存储基础单元。
CN201510052102.2A 2015-01-30 2015-01-30 多数据接口兼容的芯片架构 Active CN104657296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510052102.2A CN104657296B (zh) 2015-01-30 2015-01-30 多数据接口兼容的芯片架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510052102.2A CN104657296B (zh) 2015-01-30 2015-01-30 多数据接口兼容的芯片架构

Publications (2)

Publication Number Publication Date
CN104657296A CN104657296A (zh) 2015-05-27
CN104657296B true CN104657296B (zh) 2017-12-26

Family

ID=53248454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510052102.2A Active CN104657296B (zh) 2015-01-30 2015-01-30 多数据接口兼容的芯片架构

Country Status (1)

Country Link
CN (1) CN104657296B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728155A (zh) * 2004-07-27 2006-02-01 万国电脑股份有限公司 多合一插座信号隔离的系统架构
CN101071624A (zh) * 2006-05-11 2007-11-14 上海集通数码科技有限责任公司 一种带扩展输入/输出接口的存储器芯片
CN201465566U (zh) * 2009-07-10 2010-05-12 北京国科环宇空间技术有限公司 一种数据存储装置
CN102812518A (zh) * 2010-01-28 2012-12-05 惠普发展公司，有限责任合伙企业 存储器存取方法和装置
CN204129729U (zh) * 2014-06-05 2015-01-28 苏州润林文化传媒有限公司 一种基于DMA传输的Flash存储控制系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145869B2 (en) * 2007-01-12 2012-03-27 Broadbus Technologies, Inc. Data access and multi-chip controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728155A (zh) * 2004-07-27 2006-02-01 万国电脑股份有限公司 多合一插座信号隔离的系统架构
CN101071624A (zh) * 2006-05-11 2007-11-14 上海集通数码科技有限责任公司 一种带扩展输入/输出接口的存储器芯片
CN201465566U (zh) * 2009-07-10 2010-05-12 北京国科环宇空间技术有限公司 一种数据存储装置
CN102812518A (zh) * 2010-01-28 2012-12-05 惠普发展公司，有限责任合伙企业 存储器存取方法和装置
CN204129729U (zh) * 2014-06-05 2015-01-28 苏州润林文化传媒有限公司 一种基于DMA传输的Flash存储控制系统

Also Published As

Publication number Publication date
CN104657296A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
CN105593942B (zh) 非易失性存储器装置中的易失性存储器架构及相关控制器
US8990488B2 (en) Memory buffer with one or more auxiliary interfaces
USRE48449E1 (en) Multi-chip package and memory system
TW201418989A (zh) 記憶體系統控制器
CN103389963A (zh) 一种嵌入式系统控制器
US9728526B2 (en) Packaging of high performance system topology for NAND memory systems
CN104681077B (zh) 一种mram-nand控制器及贴片式固态硬盘
US9747037B2 (en) Extended-height DIMM
US20140317339A1 (en) Data access system, data accessing device, and data accessing controller
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
US20180019007A1 (en) Data processing systems and a plurality of memory modules
US20140372680A1 (en) Embedded storage and embedded storage system
CN104616688A (zh) 一种集成mram的固态硬盘控制芯片及固态硬盘
WO2009013877A1 (ja) メモリコントローラ、メモリカード、不揮発性メモリシステム
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
CN104657296B (zh) 多数据接口兼容的芯片架构
US8514603B2 (en) Serial advanced technology attachment dual in-line memory module
CN104615555A (zh) 一种主从芯片共享大容量片外存储单元的通信装置
CN204270293U (zh) 多通道Flash控制器
CN109753459A (zh) 一种大容量数据记录器
CN204731773U (zh) 多数据接口兼容的芯片架构
US20170177260A1 (en) Memory management method, memory control circuit unit and memory storage device
US20110131369A1 (en) Logic device
US20090287877A1 (en) Multi non-volatile memory chip packaged storage system and controller and access method thereof
TWI597728B (zh) 指派半導體晶粒以致能高堆疊能力之技術

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant