CN103389963A - 一种嵌入式系统控制器 - Google Patents

Abstract

本发明提供了一种嵌入式系统控制器，包括：主芯片、闪存；所述主芯片包括：总线；随机存储器；存储控制模块，用于将待用的程序数据从闪存中复制到所述随机存储器中；还用于当从所述总线收到读访问请求时，从所述随机存储器中读取所需的程序数据，当从所述总线收到写访问请求时，将待写入的程序数据写入所述随机存储器及所述闪存。本发明能够使嵌入式系统控制器的主芯片可以采用先进的标准电路制造工艺制造，又可达到较优的性能和功耗。

Description

一种嵌入式系统控制器

技术领域

本发明涉及电子领域，尤其涉及一种嵌入式系统控制器。

背景技术

嵌入式系统正常工作时，嵌入式系统控制器中的CPU对程序存储器的访问主要是读操作。所以程序存储器的读速度直接影响嵌入式系统的性能。闪存是目前嵌入式系统中最常用的程序存储器。

由于接口的限制，片外闪存很难满足嵌入式系统对程序存储器的性能要求。嵌入式闪存技术应运而生。该技术将闪存电路与标准电路制造在同一颗芯片上，解决了接口的限制，使CPU可以每个周期从闪存读出一条程序指令。目前，主流厂商(ST，NXP，TI，FreeScale)的嵌入式系统普遍采用嵌入式闪存作程序存储器。

嵌入式闪存最大的缺点是制造难度大，制造工艺远远落后于标准电路。目前，主流芯片代工厂的嵌入式闪存制造工艺在130nm制程上仍不成熟；而标准电路的制造工艺已经达到了40nm制程。对于相同的电路而言，采用40nm制程制造的芯片面积会锐减到130nm制程的十分之一。而且前者的功耗会比后者低很多，性能也远高于后者。此外，嵌入式闪存芯片的量产良率远低于标准电路芯片，而且嵌入式闪存会大幅增加主芯片的量产测试时间。闪存的读速度更是嵌入式系统的性能瓶颈。

发明内容

本发明要解决的技术问题是如何使嵌入式系统控制器的主芯片可以采用先进的标准电路制造工艺制造，又可达到较优的性能和功耗。

为了解决上述问题，本发明提供了一种嵌入式系统控制器，包括：主芯片、闪存；

所述主芯片包括：总线；

随机存储器；

存储控制模块，用于将待用的程序数据从闪存中复制到所述随机存储器中；还用于当从所述总线收到读访问请求时，从所述随机存储器中读取所需的程序数据，当从所述总线收到写访问请求时，将待写入的程序数据写入所述随机存储器及所述闪存。

进一步地，所述随机存储器为SRAM；

所述主芯片与所述闪存采用多芯片封装技术制造在同一个封装内。

进一步地，所述随机存储器和闪存的容量相同；

将待用的程序数据从闪存中复制到所述随机存储器中时，是将闪存中所有数据都复制到所述随机存储器中。

进一步地，所述随机存储器的容量为能够保证系统正常运行所需的程序数据的最小容量；

将待用的程序数据从闪存中复制到所述随机存储器中时，是将能够保证系统正常运行所需的程序数据复制到所述随机存储器中。

进一步地，所述存储控制模块包括：

随机存储器RAM控制单元、闪存控制单元；

总线接口单元，用于接收系统总线的读、写访问请求，并将其中对于程序数据的读、写访问请求分别转化为读、写指令；还用于将所读取的程序数据发往系统总线；

主控单元，用于根据所述读指令控制所述RAM控制单元从所述随机存储器中读取所需的程序数据，并发送给所述总线接口单元；根据所述写指令控制所述RAM控制单元从总线接口单元接收待写入的程序数据写入所述随机存储器，控制所述闪存控制单元从总线接口单元接收待写入的程序数据写入所述闪存；还用于当所述随机存储器中没有待用的程序数据时，控制所述闪存控制单元从闪存中读取待用的程序数据，控制所述RAM控制单元将所述待用的程序数据写入所述随机存储器中。

进一步地，所述存储控制模块还包括：

配置寄存器，用于保存本存储控制模块的配置信息和状态信息；

所述总线接口单元所接收的系统总线的读、写访问请求中也包括对配置寄存器的读、写访问请求，所述总线接口单元根据对配置寄存器的读/写访问请求直接对所述配置寄存器进行读/写操作。

进一步地，所述存储控制模块还包括：

加密单元，用于将从总线接口单元接收的待写入的程序数据加密，然后发送给所述闪存控制单元；

解密单元，用于将所述闪存控制单元读取的待用的程序数据解密，然后发送给所述RAM控制单元。

进一步地，所述主控单元还用于当待用的程序数据复制结束时，向所述闪存控制单元发送低功耗请求；当待写入的程序数据写入完成时，延时一预定时间后向所述闪存控制单元发送低功耗请求；当需要复制待用的程序数据时，或当收到写指令时，向所述闪存控制单元发送退出低功耗请求；

所述闪存控制单元还用于当收到所述低功耗请求时控制所述闪存进入深度省电模式，当收到所述退出低功耗请求时控制所述闪存退出深度省电模式。

进一步地，所述存储控制模块还包括：

计数器；

所述主控单元当待写入的程序数据写入完成时，使所述计数器清零并开始计数，待所述计数器溢出时发送所述低功耗请求。

进一步地，所述存储控制模块还包括：

多路选择器MUX，第一输入端连接所述总线接口单元的写数据端口，第二输入端连接所述闪存控制单元的读数据端口，多路选择器的输出端连接所述RAM控制单元的写数据端口，控制端连接所述主控单元；

所述主控单元当需要复制待用的程序数据时，控制所述多路选择器输出所述第二输入端的程序数据；当收到所述写指令时，控制所述多路选择器输出所述第一输入端的程序数据。

本发明的技术方案创新地采用片内随机存储器与片外闪存配合工作来实现系统的程序存储器。其最大的优点是使嵌入式系统可以避开嵌入式闪存的落后制造工艺，采用先进的标准电路制造工艺制造。同时，在性能和功耗上均优于嵌入式闪存方案。

附图说明

图1是实施例一的嵌入式系统控制器的示意框图；

图2是实施例一的存储控制模块的示意框图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

实施例一，一种嵌入式系统控制器，如图1所示，包括：主芯片和闪存；

所述主芯片包括：

总线；

随机存储器；

存储控制模块，用于将待用的程序数据从闪存中复制到所述随机存储器中；还用于当从所述总线收到读访问请求时，从所述随机存储器中读取所需的程序数据，当从所述总线收到写访问请求时，将待写入的程序数据写入所述随机存储器及所述闪存。

当然，所述控制器中的总线上还可以连接其它元件，如CPU、各设备、DMA(Direct Memory Access，直接内存存取)模块等；另外连接哪些元件可以参照现有技术实施。

本实施例中，所述随机存储器可以但不限于为SRAM，也可以为DRAM等其它随机存储器。

随机存储器采用标准电路、读写速度快且功耗低，但是掉电后信息会丢失；闪存的电路比较特殊，不易集成到标准电路芯片中，但电路面积较小，掉电后信息不会丢失；其缺点是读写速度较慢，功耗较高。本实施例以随机存储器作为读访问时提供程序数据的存储器，对程序存储器的读操作相当于读随机存储器，所以性能和功耗都大大优于嵌入式闪存方案；随机存储器以及闪存均作为保存程序数据的存储器，对程序存储器的写操作相当于同时写随机存储器和闪存，以保证程序数据能尽快保存好作为可读数据(保存进随机存储器的部分)，且在系统掉电后不丢失(保存进闪存的部分)。考虑到正常运行时嵌入式系统对程序存储器的访问绝大多数是读操作，所以本方案在性能和功耗上相对嵌入式闪存方案有较大的优势。

以SRAM为例，对比看来，SRAM的读写速度远高于闪存，功耗远低于闪存，两者的性能对比详见下表。

表一、闪存、SRAM性能参数

本实施例的成本相当于主芯片加上闪存芯片的成本。闪存芯片的价格较低，1Mb容量的NOR型闪存市场售价仅约8到9美分。相同制程相同容量的SRAM比闪存面积大，假设以相同容量的SRAM替代嵌入式闪存的话，主芯片的面积也会比嵌入式闪存芯片大；虽然如此，但相同制程相同面积的嵌入式闪存芯片造价通常比标准电路芯片高30％。而且嵌入式闪存会降低主芯片的良率，增加主芯片的测试时间，从而导致成本提升。本实施例使主芯片可以采用更先进的标准电路制造工艺来制造。对于相同的电路而言，90nm制程制造的芯片面积会是130nm制程制造的50％；40nm制程制造的芯片面积会是130nm制程制造的10％。由此可见，如果采用更先进的制造工艺制造，本方案的成本将优于嵌入式闪存方案；即使采用相同的制造工艺，在存储容量相对较小的系统中，本实施例的成本也可能优于嵌入式闪存方案。

本实施例中，为了让产品的体积更小巧，可采用MCP(Multiple ChipPackage，多芯片封装)技术将主芯片与闪存芯片制造在同一个封装内。

本实施例中，所述存储控制模块是本发明的核心部件，用来控制随机存储器与片外闪存协调工作从而实现高性能程序存储器，如图2所示，具体可以包括：

RAM(随机存储器)控制单元、闪存控制单元；

总线接口单元，用于接收系统总线的读、写访问请求，并将其中对于程序数据的读、写访问请求分别转化为读、写指令；还用于将所读取的程序数据发往系统总线；

主控单元，用于根据所述读指令控制所述RAM控制单元从所述随机存储器中读取所需的程序数据，并发送给所述总线接口单元；根据所述写指令控制所述RAM控制单元从总线接口单元接收待写入的程序数据写入所述随机存储器，控制所述闪存控制单元从总线接口单元接收待写入的程序数据写入所述闪存；还用于当所述随机存储器中没有待用的程序数据时，控制所述闪存控制单元从闪存中读取待用的程序数据，控制所述RAM控制单元将所述待用的程序数据写入所述随机存储器中。

本实施例中，待用的程序数据可以是闪存中全部的数据，也可以是根据系统需求而确定的部分数据；在一种实施方式中，所述随机存储器和闪存的容量相同，此方式中将待用的程序数据从闪存中复制到所述随机存储器中时，可将闪存中全部数据复制到随机存储器中，这样在系统持续运行时无需专门再去复制数据，运行效率较高；在另一种实施方式中，所述随机存储器的容量为能够保证系统正常运行所需的程序数据的最小容量，此方式中随机存储器的容量可较小，将待用的程序数据从闪存中复制到所述随机存储器中时，是将能够保证系统正常运行所需的程序数据复制到所述随机存储器中。

本实施例中，所述存储控制模块还可以包括：配置寄存器，用于保存本存储控制模块的配置信息和状态信息；

所述总线接口单元所接收的系统总线的读、写访问请求中也包括对配置寄存器的读、写访问请求，总线接口单元根据地址空间的不同将系统总线的访问分为两类：一类是访问配置寄存器，一类是访问程序存储空间(即对于程序数据的读、写访问请求)。由所述总线接口单元根据对配置寄存器的读/写访问请求直接对所述配置寄存器进行读/写操作。

本实施例中，所述存储控制模块还可以包括：加密单元和解密单元；

所述加密单元用于将从总线接口单元接收的待写入的程序数据加密，然后发送给所述闪存控制单元；

所述解密单元用于将所述闪存控制单元读取的待用的程序数据解密，然后发送给所述RAM控制单元。

本实施例中，加密/解密的算法相互对应即可，不限于使用特定的加密/解密算法，可使用一种或组合的加密/解密算法。

可以看出，所述存储控制模块中共有五条数据通路，如图2所示：

数据通路1：从RAM控制单元的读数据端口到总线接口的读数据端口。

数据通路2：从总线接口的写数据端口到RAM控制单元的写数据端口。

数据通路3：从总线接口的写数据端口，经过加密单元，到闪存控制单元的写数据端口。

数据通路4：从闪存控制单元的读数据端口，经过解密单元，到RAM控制单元的写数据端口。

数据通路5：总线接口与配置寄存器之间的数据通路。

下面以SRAM为例，分四种工作模式和三种功耗模式介绍存储控制模块的工作流程。

工作模式1：复制模式

复制模式的功能是通过数据通路4将闪存内的数据复制到SRAM中。在此模式下，闪存控制单元负责读取闪存内的数据，解密单元负责解密数据，RAM控制单元负责将解密后的数据存储到SRAM中。何时进入复制模式，复制的数据量有多少，复制闪存内的哪部分数据到SRAM的哪个地址段，这些都是所述主控单元根据系统的个性化需求来决定的。所需遵循的基本原则是系统当前运行所需的程序必须已经由复制模式复制到SRAM中。在复制模式下，总线接口单元会通过总线响应信号使系统处于等待状态。为避免影响系统运行的连贯性，复制模式必须在系统运行的间隙启动。

例如，一个支持10种语言界面的嵌入式系统。它的程序由22K字节的系统程序和100K字节的文字库组成，其中每种语言的文字库大小为10K字节。这个嵌入式系统需要128K字节容量的闪存(只用到122K字节)和32K字节容量的SRAM。在上电复位时，立即进入复制模式，将22K系统程序和10K的默认文字库复制到SRAM。系统启动后，只有当用户要求切换到别的语言界面时，系统才会再次进入复制模式，用所选的文字库替换原来的文字库。

最简单的应用实例是，上电复位后立即进入复制模式，将闪存内的所有数据复制到SRAM中，系统启动后不再进入复制模式。系统启动后不需要再寻找适当的间隙进入复制模式，但需要较大容量的SRAM。

工作模式2：读取模式

读取模式的功能是通过数据通路1将SRAM中的数据读出并送往系统总线。当系统对程序存储空间做读访问时，存储控制模块会进入读取模式。在此模式下，RAM控制单元负责读取SRAM中的数据，总线接口单元负责将数据送往系统总线。

工作模式3：编程模式

编程模式的功能是通过数据通路2和数据通路3将数据同时写到SRAM和闪存中，以保证两个存储单元内数据的一致性。当系统对程序存储空间做写访问时，存储控制模块会进入编程模式。在此模式下，总线接口单元负责接收系统总线发来的待写入的程序数据，加密单元负责将待写入的程序数据加密，闪存控制单元负责将加密后的待写入的程序数据存储到闪存内，RAM控制单元负责将未加密的待写入的程序数据写入SRAM。

工作模式4：空闲模式

在空闲模式下，存储控制模块中所有单元均不工作，处于待命状态。

功耗模式1：普通模式

在普通模式下，存储控制模块中所有单元都处于正常供电状态，所有工作模式均可正常运行。

功耗模式2：低功耗模式

进入低功耗模式时，闪存控制单元会控制闪存进入深度省电模式(闪存自带模式)；退出低功耗模式时，闪存控制单元会控制闪存退出深度省电模式。处于深度省电模式下，闪存会大幅降低功耗(降低至约十几微瓦)，但无法接受读写访问。所以，此时复制模式和编程模式无法正常运行。

系统正常运行时对程序存储空间的访问绝大多数是读访问。所以存储控制模块在绝大多数时间内都处于低功耗模式。

功耗模式3：关断模式

进入关断模式时，闪存控制单元会关断闪存的电源；退出关断模式时，闪存控制单元会开启闪存的电源。当系统进入待机模式时，会关闭存储控制模块的时钟。在此之前，存储控制模块会先进入关断模式。当系统被唤醒时，存储控制模块会同时退出关断模式。在关断模式下，闪存的功耗为零，所有工作模式均无法运行。

本实施例中，所述主控单元负责控制本存储控制模块的工作模式，使各单元协调工作完成各工作模式所需的功能。

闪存控制单元除了能对闪存执行读、写、擦除等数据操作，还能进行读ID，读状态，以及切换各种工作模式的操作，例如进入或退出低功耗模式，并且可通过电源管理子单元控制片外闪存的电源开关。

本实施例中，所述主控单元还可以用于当待用的程序数据复制结束时，向所述闪存控制单元发送低功耗请求；当待写入的程序数据写入完成时，延时一预定时间后向所述闪存控制单元发送低功耗请求；当需要复制待用的程序数据时，或当收到写指令时，向所述闪存控制单元发送退出低功耗请求；

所述闪存控制单元还可以用于当收到所述低功耗请求时控制所述闪存进入深度省电模式，当收到所述退出低功耗请求时控制所述闪存退出深度省电模式。

本实施例中，所述主控单元可以但不限于通过一个低功耗请求标志来发送低功耗请求/退出低功耗请求，该标志被设置为有效时是发送低功耗请求，表示系统进入低功耗模式；所述闪存控制单元通过侦听该标志来接收请求；该标志被设置为无效时是发送退出低功耗请求，表示系统退出低功耗模式。

在复制模式和编程模式下，低功耗请求标志恒为无效。退出复制模式时，该标志立即被设为有效状态。

本实施例中，所述主控单元可以但不限于通过一计数器进行延时。

所述存储控制模块还包括一计数器；

所述主控单元当待写入的程序数据写入完成时，使所述计数器清零并开始计数，待所述计数器溢出时发送所述低功耗请求。

退出编程模式时，计数器会清零并开始计数，待计数器溢出时，低功耗请求标志才会被设为有效状态。计数器的作用是避免存储控制模块频繁进出低功耗模式。

本实施例中，所述存储控制模块还可以包括：

多路选择器MUX，第一输入端连接所述总线接口单元的写数据端口，第二输入端连接所述闪存控制单元(有解密单元时，是通过所述解密单元连接所述闪存控制单元)的读数据端口，多路选择器的输出端连接所述RAM控制单元的写数据端口，控制端连接所述主控单元；

所述主控单元当需要复制待用的程序数据时，控制所述多路选择器输出所述第二输入端的程序数据；当收到所述写指令时，控制所述多路选择器输出所述第一输入端的程序数据。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (10)

1.一种嵌入式系统控制器，包括：主芯片；所述主芯片包括：总线；

其特征在于，所述嵌入式系统控制器还包括：闪存；

所述主芯片还包括：

随机存储器；

存储控制模块，用于将待用的程序数据从闪存中复制到所述随机存储器中；还用于当从所述总线收到读访问请求时，从所述随机存储器中读取所需的程序数据，当从所述总线收到写访问请求时，将待写入的程序数据写入所述随机存储器及所述闪存。

2.如权利要求1所述的控制器，其特征在于：

所述随机存储器为SRAM；

所述主芯片与所述闪存采用多芯片封装技术制造在同一个封装内。

3.如权利要求1所述的控制器，其特征在于：

所述随机存储器和闪存的容量相同；

将待用的程序数据从闪存中复制到所述随机存储器中时，是将闪存中所有数据都复制到所述随机存储器中。

4.如权利要求1所述的控制器，其特征在于：

所述随机存储器的容量为能够保证系统正常运行所需的程序数据的最小容量；

将待用的程序数据从闪存中复制到所述随机存储器中时，是将能够保证系统正常运行所需的程序数据复制到所述随机存储器中。

5.如权利要求1到4中任一项所述的控制器，其特征在于，所述存储控制模块包括：

随机存储器RAM控制单元、闪存控制单元；

总线接口单元，用于接收系统总线的读、写访问请求，并将其中对于程序数据的读、写访问请求分别转化为读、写指令；还用于将所读取的程序数据发往系统总线；

主控单元，用于根据所述读指令控制所述RAM控制单元从所述随机存储器中读取所需的程序数据，并发送给所述总线接口单元；根据所述写指令控制所述RAM控制单元从总线接口单元接收待写入的程序数据写入所述随机存储器，控制所述闪存控制单元从总线接口单元接收待写入的程序数据写入所述闪存；还用于当所述随机存储器中没有待用的程序数据时，控制所述闪存控制单元从闪存中读取待用的程序数据，控制所述RAM控制单元将所述待用的程序数据写入所述随机存储器中。

6.如权利要求5所述的控制器，其特征在于，所述存储控制模块还包括：

配置寄存器，用于保存本存储控制模块的配置信息和状态信息；

所述总线接口单元所接收的系统总线的读、写访问请求中也包括对配置寄存器的读、写访问请求，所述总线接口单元根据对配置寄存器的读/写访问请求直接对所述配置寄存器进行读/写操作。

7.如权利要求5所述的控制器，其特征在于，所述存储控制模块还包括：

加密单元，用于将从总线接口单元接收的待写入的程序数据加密，然后发送给所述闪存控制单元；

解密单元，用于将所述闪存控制单元读取的待用的程序数据解密，然后发送给所述RAM控制单元。

8.如权利要求5所述的控制器，其特征在于：

所述主控单元还用于当待用的程序数据复制结束时，向所述闪存控制单元发送低功耗请求；当待写入的程序数据写入完成时，延时一预定时间后向所述闪存控制单元发送低功耗请求；当需要复制待用的程序数据时，或当收到写指令时，向所述闪存控制单元发送退出低功耗请求；

所述闪存控制单元还用于当收到所述低功耗请求时控制所述闪存进入深度省电模式，当收到所述退出低功耗请求时控制所述闪存退出深度省电模式。

9.如权利要求5所述的控制器，其特征在于，所述存储控制模块还包括：

计数器；

所述主控单元当待写入的程序数据写入完成时，使所述计数器清零并开始计数，待所述计数器溢出时发送所述低功耗请求。

10.如权利要求5述的控制器，其特征在于，所述存储控制模块还包括：

多路选择器MUX，第一输入端连接所述总线接口单元的写数据端口，第二输入端连接所述闪存控制单元的读数据端口，多路选择器的输出端连接所述RAM控制单元的写数据端口，控制端连接所述主控单元；

所述主控单元当需要复制待用的程序数据时，控制所述多路选择器输出所述第二输入端的程序数据；当收到所述写指令时，控制所述多路选择器输出所述第一输入端的程序数据。

Images