CN105159862B - 一种降低读功耗的方法 - Google Patents

一种降低读功耗的方法 Download PDF

Info

Publication number
CN105159862B
CN105159862B CN201510583740.7A CN201510583740A CN105159862B CN 105159862 B CN105159862 B CN 105159862B CN 201510583740 A CN201510583740 A CN 201510583740A CN 105159862 B CN105159862 B CN 105159862B
Authority
CN
China
Prior art keywords
data
read
register
power consumption
saved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510583740.7A
Other languages
English (en)
Other versions
CN105159862A (zh
Inventor
胡洪
张赛
张建军
刘江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201510583740.7A priority Critical patent/CN105159862B/zh
Publication of CN105159862A publication Critical patent/CN105159862A/zh
Application granted granted Critical
Publication of CN105159862B publication Critical patent/CN105159862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种降低读功耗的方法，包括：S1、读操作开始，打开控制逻辑电路以及参考电路；S2、从数据阵列中读取数据到输出端并将所述数据保存到寄存器；S3、判断所有类型的数据是否都保存在所述寄存器中，如果是执行步骤S4，如果否执行S2；S4、关闭控制逻辑电路以及参考电路。本发明实施例提供了一种降低读功耗的方法，通过将数据阵列中的数据读出的同时保存到寄存器，当所述寄存器中保存了所有要读(即下文提到的8/16/32/64字节数据)的数据后关闭内部读取数据时所需的控制逻辑电路以及参考电路，实现降低读功耗的目的。

Description

一种降低读功耗的方法
技术领域
本发明实施例涉及存储技术领域，具体涉及一种降低读功耗的方法。
背景技术
随着科技的发展，移动设备以及可穿戴设备得到了广泛的应用，而这些设备大多是以电池作为电源的，所以对设备内集成电路芯片的功耗要求也越来越高。然而非易失闪存介质(nor flash)作为移动设备的主要存储芯片之一，对其功耗性能有了更高要求。
所以，如何降低移动设备中存储器芯片的功耗是一个急需解决的问题。在串行外围接口(Serial Peripheral Interface，SPI)nor flash中，现有的读数据过程中数据流图如图1所示。读操作开始后首先打开nor flash中的控制逻辑电路以及参考电路，然后采集位线上的电流与参考电流送到灵敏放大器中进行比较即将数据从数据阵列中读到灵敏放大器中，将比较结果送到输出端输出，完成一次内部读取。在循环读取操作中，每次都需要按照上述步骤进行读取，所述控制逻辑电路以及参考电路都始终处于打开状态，造成较多的功耗，所以需要进一步降低读功耗。
发明内容
本发明提供一种降低读功耗的方法，以实现降低存储器芯片的功耗。
本发明实施例提供了一种降低读功耗的方法，该方法包括：
S1、读操作开始，打开控制逻辑电路以及参考电路；
S2、从数据阵列中读取数据到输出端并将所述数据保存到寄存器；
S3、判断所有要读的数据是否都保存在所述寄存器中，如果是执行步骤S4，否则执行步骤S2；
S4、关闭控制逻辑电路以及参考电路。
所述所有要读的数据包括：8字节数据、16字节数据、32字节数据和64字节数据。
所述寄存器包括锁存器和静态存储器。
当再次需要读取数据时直接从所述寄存器中读取所需数据。
从数据阵列中读取数据到输出端并将所述数据保存到寄存器具体为，采集位线上的电流到灵敏放大器，与参考电流比较后将比较结果输出到多路选择器并同时保存到所述寄存器，经多路选择器输出到输出端。
本发明实施例提供了一种降低读功耗的方法，通过将数据阵列中的数据读出的同时保存到寄存器，当所述寄存器中保存了所有要读的数据即所述8字节数据、16字节数据、32字节数据和64字节数据后关闭内部读取数据时所需的控制逻辑电路以及参考电路，实现降低读功耗的目的。
附图说明
图1是现有技术中读数据过程中数据流图示意图；
图2是本发明实施例一中的一种降低读功耗的方法流程图；
图3是本发明实施例一中的读数据过程中数据流图示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2为本发明实施例一提供的一种降低读功耗的方法流程图，本实施例可适用于降低移动终端内存储器芯片功耗的情况，该方法可以由读数据的装置来执行，该装置可以采用硬件和/或软件的形式实现。
该方法具体如下：
S1、读操作开始，打开控制逻辑电路以及参考电路；
具体的，在nor flash产品中，当芯片开始工作前需要打开控制逻辑电路以及参考电路，以对后续的操作进行控制。
S2、从数据阵列中读取数据到输出端并将所述数据保存到寄存器；
当从数据阵列中读取数据时需要将芯片的字线WL、位线BL以及存储单元的衬底PWERLL加不同的电压，通过设置控制位来读取所需数据。
优选的，上述步骤具体为采集位线上的电流到灵敏放大器，与参考电流比较后将比较结果输出到多路选择器并同时保存到所述寄存器，经多路选择器输出到输出端。一般情况下芯片只设置一个输出端口，但是其内部有很多条支路用于传输不同地址的数据到所述输出端口，为了实现数据的正确输出，在输出端口前设置一多路选择器，经多路选择器选择不同的支路数据输出到输出端口，实现数据的正确输出。优选的，所述寄存器可以是锁存器，还可以是复用已有的静态存储器，达到充分利用元器件的目的，进一步节省空间，减小整个系统的体积。
S3、判断所有要读的数据是否都保存在所述寄存器中，如果是执行步骤S4，否则执行步骤S2；
所述所有要读的数据包括：8字节数据、16字节数据、32字节数据和64字节数据。当所有要读的数据都已经保存到了所述寄存器中，可以执行步骤S4，关闭内部读取数据时所需的控制逻辑电路以及参考电路，达到降低系统功耗的目的，当再次需要读取数据时直接从所述寄存器中读取所需数据，而不再需要从所述数据阵列中读取数据，对所加的字线WL电压、位线BL电压以及存储单元的衬底PWERLL电压均可以关闭，大大降低了系统的功耗。
但是，如果所述所有要读的数据没有全部保存到所述寄存器中，则继续执行S2，从数据阵列中读取数据到输出端并将所述数据保存到寄存器，然后继续判断所有要读的数据是否都保存在所述寄存器中。
S4、关闭控制逻辑电路以及参考电路；
当所有要读的数据都已经保存在所述寄存器中后，关闭内部读取数据时所需的控制逻辑电路以及参考电路。
需要说明的是，将数据从数据阵列中读出到灵敏放大器的过程称为一次内部读取，一次内部读取读出的数据个数有限，因此当需要循环读取某一数据时，如果每次都采用内部读取的方法即直接从数据阵列中读取所需数据，系统会消耗较多的功耗，因此本发明实施例采用在内部读取的同时将数据同时保存到寄存器中，如图3所示的读数据过程中数据流图示意图，之后再需要同样的数据时可直接从所述寄存器中直接读取，大大降低了系统功耗。
本发明实施例的方法对于循环读取操作效果更突出。
本发明实施例提供了一种降低读功耗的方法，通过将数据阵列中的数据读出的同时保存到寄存器，当所述寄存器中保存了所有要读的数据即所述8字节数据、16字节数据、32字节数据和64字节数据后关闭内部读取数据时所需的控制逻辑电路以及参考电路，当再次需要读取数据时直接从所述寄存器中读取所需数据，达到了降低读功耗的目的。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (5)

1.一种降低读功耗的方法，其特征在于，包括：
S1、读操作开始，打开控制逻辑电路以及参考电路；
S2、从数据阵列中读取数据到输出端并将所述数据保存到寄存器；
S3、判断所有要读的数据是否都保存在所述寄存器中，如果是执行步骤S4，否则执行步骤S2；
S4、关闭控制逻辑电路以及参考电路。
2.根据权利要求1所述的方法，其特征在于，所述所有要读的数据包括：8字节数据、16字节数据、32字节数据和64字节数据。
3.根据权利要求1所述的方法，其特征在于，所述寄存器包括锁存器和静态存储器。
4.根据权利要求1所述的方法，其特征在于，当再次需要读取数据时直接从所述寄存器中读取所需数据。
5.根据权利要求1所述的方法，其特征在于，从数据阵列中读取数据到输出端并将所述数据保存到寄存器具体为，采集位线上的电流到灵敏放大器，与参考电流比较后将比较结果输出到多路选择器并同时保存到所述寄存器，经多路选择器输出到输出端。
CN201510583740.7A 2015-09-14 2015-09-14 一种降低读功耗的方法 Active CN105159862B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510583740.7A CN105159862B (zh) 2015-09-14 2015-09-14 一种降低读功耗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510583740.7A CN105159862B (zh) 2015-09-14 2015-09-14 一种降低读功耗的方法

Publications (2)

Publication Number Publication Date
CN105159862A CN105159862A (zh) 2015-12-16
CN105159862B true CN105159862B (zh) 2018-05-25

Family

ID=54800723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510583740.7A Active CN105159862B (zh) 2015-09-14 2015-09-14 一种降低读功耗的方法

Country Status (1)

Country Link
CN (1) CN105159862B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332296A (zh) * 2011-07-15 2012-01-25 北京兆易创新科技有限公司 一种存储器电路的数据读取及数据写入方法
CN102467468A (zh) * 2010-11-05 2012-05-23 三星电子株式会社 存储系统和操作存储系统的方法
CN103389963A (zh) * 2012-05-09 2013-11-13 北京兆易创新科技股份有限公司 一种嵌入式系统控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467468A (zh) * 2010-11-05 2012-05-23 三星电子株式会社 存储系统和操作存储系统的方法
CN102332296A (zh) * 2011-07-15 2012-01-25 北京兆易创新科技有限公司 一种存储器电路的数据读取及数据写入方法
CN103389963A (zh) * 2012-05-09 2013-11-13 北京兆易创新科技股份有限公司 一种嵌入式系统控制器

Also Published As

Publication number Publication date
CN105159862A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN104425032B (zh) 半导体存储器件、操作其的方法和包括其的存储系统
US9417685B2 (en) Power management
CN101561857B (zh) 多模式启动的安全嵌入式系统
US9547489B2 (en) System and method for modifying a sequence of instructions in a read-only memory of a computing device
CN101467213A (zh) 具有比命令-与-地址-加载频率大的数据写入频率的nand系统
US8140902B2 (en) Internally controlling and enhancing advanced test and characterization in a multiple core microprocessor
US20120155175A1 (en) Flash memory device and operation method thereof
CN106528123A (zh) 一种基于eFuse模块的SoC启动方法和装置
US9007867B2 (en) Loading trim address and trim data pairs
CN105159862B (zh) 一种降低读功耗的方法
CN105702292B (zh) 一种非易失存储器的数据恢复方法和装置
US20140032886A1 (en) Memory controllers
US20130336040A1 (en) Alternate control settings
CN103793250B (zh) 嵌入式系统的快速安全启动装置以及启动方法
CN113987981B (zh) 下电时序控制方法、装置和存储介质
CN113409849A (zh) 一种降低编程功耗的方法、装置、存储介质和终端
CN114839562A (zh) 移动电源的测试方法、装置、计算机设备和存储介质
US9240243B2 (en) Managing of the erasing of operative pages of a flash memory device through service pages
CN110556150A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质
CN105096996B (zh) 一种零待机功耗串行接口存储器读取方法和装置
KR20210108466A (ko) 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템
CN104657165A (zh) 服务器及其控制方法
CN110556145A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质
CN109521863A (zh) 芯片及芯片上电启动方法
CN107402359A (zh) 一种检测电源抗干扰能力的方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.