CN213069809U - 数据存储板卡 - Google Patents
数据存储板卡 Download PDFInfo
- Publication number
- CN213069809U CN213069809U CN202022525024.2U CN202022525024U CN213069809U CN 213069809 U CN213069809 U CN 213069809U CN 202022525024 U CN202022525024 U CN 202022525024U CN 213069809 U CN213069809 U CN 213069809U
- Authority
- CN
- China
- Prior art keywords
- fpga chip
- interface
- data storage
- memory card
- vpx connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 24
- 238000004891 communication Methods 0.000 claims abstract description 23
- 230000003287 optical effect Effects 0.000 claims description 34
- 239000007787 solid Substances 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 abstract description 3
- 238000007726 management method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请公开一种数据存储板卡，该数据存储板卡包括CPU、FPGA芯片、存储卡组和VPX连接器，CPU与FPGA芯片通信连接，用于管理FPGA芯片，存储卡组为多组，多组存储卡组均与FPGA芯片通信连接，FPGA芯片与VPX连接器电连接，FPGA芯片配置有缓存模块，FPGA芯片通过VPX连接器接收数据并将数据传输至多组存储卡组。以使多组存储卡组同时接收数据并存储，从而提高了存储速率。
Description
技术领域
本公开涉及数据存储技术领域，尤其涉及一种数据存储板卡。
背景技术
随着信息技术的不断发展，雷达系统或是声纳系统内传输数据的种类、规模、速率急剧上升。由于该类系统具备数据量大、数据率高、通道多、对数据实时记录回放等特点，如何解决高速设备的大量数据实时存储和回放成为了关键的技术问题。在雷达信号数据处理技术方面，FPGA、DSP和微处理器能够提供有效的解决方案。FPGA适用于持续的高速数据流水线型运算，而微处理器支持高级语言编程和双精度浮点运算的通用系统。传统的单板大数据存储技术大多使用一片FPGA和一片微处理器组合作为管理处理器，对板载大容量SSD，DDR3/4以及各类接口进行配置管理，从而处理大量的高速数据流。现有的数据存储技术存在传输速率受限。
发明内容
有鉴于此，本公开提出了一种数据存储板卡，包括CPU、FPGA芯片、存储卡组和VPX连接器；
所述CPU与所述FPGA芯片通信连接；用于管理所述FPGA芯片；
所述存储卡组为多组；
多组所述存储卡组均与所述FPGA芯片通信连接；
所述FPGA芯片与所述VPX连接器电连接；
所述FPGA芯片配置有缓存模块；
所述FPGA芯片通过VPX连接器接收数据并将所述数据传输至多组所述存储卡组。
在一种可能的实现方式中，所述VPX连接器为VITA46标准。
在一种可能的实现方式中，所述存储卡组为4组；
每组所述存储卡组通过SATA接口与所述FPGA芯片通信连接。
在一种可能的实现方式中，所述SATA接口的类型为4×SATA3.0。
在一种可能的实现方式中，所述存储卡组包括4个硬盘；
每个所述硬盘的接口为M.2接口；
所述硬盘为固态硬盘；
所述固态硬盘的容量为1TB。
在一种可能的实现方式中，所述FPGA芯片通过SRIO接口与所述VPX连接器电连接；
所述SRIO接口为SRIO×4。
在一种可能的实现方式中，所述FPGA芯片通过RTIO接口与所述VPX连接器电连接；
所述RTIO接口为RTIO×8。
在一种可能的实现方式中，还包括网络芯片和网口；
所述网络芯片与所述网口电连接；
所述网络芯片与所述CPU通信连接。
在一种可能的实现方式中，所述网口为RJ45网口；
所述RJ45网口的个数为4个；
其中，3个所述RJ45网口适用于与所述VPX连接器电连接。
在一种可能的实现方式中，还包括光模块和光接口；
所述光模块和所述光接口电连接；
所述光模块与所述CPU通信连接；
所述光模块用于通过光接口接收光信号并将所述光信号转换为数据信息传送至所述CPU。
通过CPU、FPGA芯片、存储卡组和VPX连接器，CPU与FPGA芯片通信连接，用于管理FPGA芯片，存储卡组为多组，多组存储卡组均与FPGA芯片通信连接，FPGA芯片与VPX连接器电连接，FPGA芯片配置有缓存模块，FPGA芯片通过VPX连接器接收数据并将数据传输至多组存储卡组。以使多组存储卡组同时接收数据并存储，从而提高了存储速率。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出本公开实施例的数据存储板卡的示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
其中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型或简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
图1示出根据本公开一实施例的数据存储板卡的示意图。如图1所示，该数据存储板卡包括：
CPU110、FPGA芯片120、存储卡组130和VPX连接器140，CPU110与FPGA芯片120通信连接，用于管理FPGA芯片120，存储卡组130为多组，多组存储卡组130均与FPGA芯片120通信连接，FPGA芯片120与VPX连接器140电连接，FPGA芯片120配置有缓存模块，FPGA芯片120通过VPX连接器140接收数据并将数据传输至多组存储卡组130。
通过CPU110、FPGA芯片120、存储卡组130和VPX连接器140，CPU110与FPGA芯片120通信连接，用于管理FPGA芯片120，存储卡组130为多组，多组存储卡组130均与FPGA芯片120通信连接，FPGA芯片120与VPX连接器140电连接，FPGA芯片120配置有缓存模块，FPGA芯片120通过VPX连接器140接收数据并将数据传输至多组存储卡组130。以使多组存储卡组130同时接收数据并存储，从而提高了存储速率。
具体的，参见图1，在一种可能的实现方式中，CPU110的型号PowerPC架构处理器T2080，FPGA芯片120为XC7VX690T，T2080通过PCIe接口管理XC7VX690T进行数据交换，VPX连接器140为VITA46标准。FPGA芯片120的缓存模块包括两个缓存单元，两个缓存单元组成双通道缓存。举例来说，缓存单元为DDR3缓存，DDR3缓存的容量为2GB，即每个FPGA芯片120配置有双通道、大小为2GB的DDR3内存，通过对每个FPGA芯片120增加缓存通道，这样也就提高了FPGA芯片120的处理速度。
进一步的，参见图1，在一种可能的实现方式中，存储卡组130为4组，每组存储卡组130通过SATA接口与FPGA芯片120通信连接。其中，SATA接口的类型为4×SATA3.0。举例来说，存储卡组130为4组，每个存储卡组130包括4个硬盘，每个硬盘的接口为M.2接口，且硬盘为固态硬盘，每个固态硬盘的容量为1TB，即总共是16TB的存储容量，且由4路4X SATA3.0接口实现数据的高速读存。
进一步的，参见图1，FPGA芯片120以两种方式与VPX连接器140电连接，在一种可能的实现方式中，FPGA芯片120通过SRIO接口与VPX连接器140电连接，其中，SRIO接口为SRIO×4。举例来说，SRIO×4接口为4路，4路SRIO接口从FPGA芯片120电连接至VPX连接器140，其传输速度兼容5Gbps和6.25Gbps。
进一步的，参见图1，在一种可能的实现方式中，FPGA芯片120通过RTIO接口与VPX连接器140电连接，RTIO接口为RTIO×8。举例来说，RTIO×8接口为2路，2路RTIO接口从FPGA芯片120电连接至VPX连接器140，其传输速度为10.3125Gbps。
进一步的，参见图1，在一种可能的实现方式中，还包括网络芯片150和网口160，网络芯片150与网口160电连接，网络芯片150与CPU110通信连接。示例性的，网络芯片150的型号为88E1145，网络芯片150通过SGMII接口与CPU110电连接，网口160为RJ45网口160，网口160用于连接外部主机，外部主机通过插入RJ45网口160连接到网络芯片150，可以通过网络芯片150向CPU110发送调试信息进行调试设置。示例性的，RJ45网口160的个数为4个，其中，3个RJ45网口160适用于与VPX连接器140电连接。
进一步的，参见图1，在一种可能的实现方式中，还包括光模块170和光接口180，光模块170和光接口180电连接，光模块170与CPU110通信连接，光模块170用于通过光接口180接收光信号并将光信号转换为数据信息传送至CPU110。举例来说，光模块170可以使用型号为BCM84752，光模块170通过XFI接口与CPU110电连接，光模块170通过光接口180可以接收外部光信号，将外部光信号转换成数据传输至CPU110进行通信，光接口180的类型可以为SFP+。
参见图1，在一种可能的实现方式中，还包括MCU、电源控制芯片和温度传感器，MCU与温度传感器电连接，MCU与电源控制芯片电连接，电源控制芯片与CPU110电连接，MCU通过接收温度传感器的数据并向电源控制芯片发送指令用于实现健康管理功能。举例来说，使用一个MCU作为BMC，该BMC直接由VPX背板提供的3.3V供电，其他的元件所需的电源均由BMC进行控制，且可以通过BMC实现健康管理功能，示例性的，在电路板上设置有多个温度传感器，用来监测主要元器件的温度，这些温度传感器均与MCU电连接，MCU与电源控制芯片(OBC)电连接，当温度到达设定值以上时，MCU就控制电源控制芯片以使电源断开，保护各个元器件的安全，即实现了健康管理功能。进一步的，CPU110通过与电源控制芯片电连接，可以达到对设备远程上下电的功能。
需要说明的是，尽管以上述各个实施例作为示例介绍了本公开数据存储板卡如上，但本领域技术人员能够理解，本公开应不限于此。事实上，用户完全可根据个人喜好和/或实际应用场景灵活设定数据存储板卡，只要达到所需功能即可。
这样，通过CPU110、FPGA芯片120、存储卡组130和VPX连接器140，CPU110与FPGA芯片120通信连接，用于管理FPGA芯片120，存储卡组130为多组，多组存储卡组130均与FPGA芯片120通信连接，FPGA芯片120与VPX连接器140电连接，FPGA芯片120配置有缓存模块，FPGA芯片120通过VPX连接器140接收数据并将数据传输至多组存储卡组130。以使多组存储卡组130同时接收数据并存储，从而提高了存储速率。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (10)
1.一种数据存储板卡，其特征在于，包括CPU、FPGA芯片、存储卡组和VPX连接器；
所述CPU与所述FPGA芯片通信连接，用于管理所述FPGA芯片；
所述存储卡组为多组；
多组所述存储卡组均与所述FPGA芯片通信连接；
所述FPGA芯片与所述VPX连接器电连接；
所述FPGA芯片配置有缓存模块；
所述FPGA芯片通过VPX连接器接收数据并将所述数据传输至多组所述存储卡组。
2.根据权利要求1所述的数据存储板卡，其特征在于，所述VPX连接器为VITA46标准。
3.根据权利要求1所述的数据存储板卡，其特征在于，所述存储卡组为4组；
每组所述存储卡组通过SATA接口与所述FPGA芯片通信连接。
4.根据权利要求3所述的数据存储板卡，其特征在于，所述SATA接口的类型为4×SATA3.0。
5.根据权利要求1所述的数据存储板卡，其特征在于，所述存储卡组包括4个硬盘；
每个所述硬盘的接口为M.2接口；
所述硬盘为固态硬盘；
所述固态硬盘的容量为1TB。
6.根据权利要求5所述的数据存储板卡，其特征在于，所述FPGA芯片通过SRIO接口与所述VPX连接器电连接；
所述SRIO接口为SRIO×4。
7.根据权利要求1所述的数据存储板卡，其特征在于，所述FPGA芯片通过RTIO接口与所述VPX连接器电连接；
所述RTIO接口为RTIO×8。
8.根据权利要求1所述的数据存储板卡，其特征在于，还包括网络芯片和网口；
所述网络芯片与所述网口电连接；
所述网络芯片与所述CPU通信连接。
9.根据权利要求8所述的数据存储板卡，其特征在于，所述网口为RJ45网口；
所述RJ45网口的个数为4个；
其中，3个所述RJ45网口适用于与所述VPX连接器电连接。
10.根据权利要求1所述的数据存储板卡，其特征在于，
还包括光模块和光接口；
所述光模块和所述光接口电连接；
所述光模块与所述CPU通信连接；
所述光模块用于通过光接口接收光信号并将所述光信号转换为数据信息传送至所述CPU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022525024.2U CN213069809U (zh) | 2020-11-04 | 2020-11-04 | 数据存储板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022525024.2U CN213069809U (zh) | 2020-11-04 | 2020-11-04 | 数据存储板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213069809U true CN213069809U (zh) | 2021-04-27 |
Family
ID=75563670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022525024.2U Active CN213069809U (zh) | 2020-11-04 | 2020-11-04 | 数据存储板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213069809U (zh) |
-
2020
- 2020-11-04 CN CN202022525024.2U patent/CN213069809U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101327896B1 (ko) | 기존의 아키텍처에 독립 컨트롤러를 추가하는 방법 및 장치 | |
| US20090172469A1 (en) | Method, apparatus, logic device and storage system for power-fail protection | |
| CN109947376B (zh) | 一种基于fpga实现的多协议接口固态存储系统 | |
| CN104021107A (zh) | 一种支持NVMe PCIE SSD系统设计方法 | |
| CN106155231A (zh) | 一种存储服务器 | |
| CN204833236U (zh) | 一种支持混合式存储的存储系统 | |
| CN105824366A (zh) | 一种基于Rapid IO的大容量高速记录板卡 | |
| CN108090014A (zh) | 一种兼容NVMe的存储IO箱系统及其设计方法 | |
| CN108664440A (zh) | 接口服务器和机箱 | |
| CN110232041A (zh) | 一种基于申威芯片的国产服务器主板的实现方法 | |
| CN210864564U (zh) | 一种6u cpci规格的高性能主控板 | |
| CN112650696A (zh) | Hdd背板管理装置 | |
| CN213069809U (zh) | 数据存储板卡 | |
| CN106528462B (zh) | 大容量数据记录器数据回读设备 | |
| CN112948316A (zh) | 一种基于网络互联的ai边缘计算一体机架构 | |
| CN105511990B (zh) | 基于融合架构双冗余度存储控制节点架构的装置 | |
| CN209657286U (zh) | 一种基于fpga实现的多协议接口固态存储系统 | |
| CN207586908U (zh) | 一种高速扩容存储模块 | |
| CN104361656B (zh) | 一种用于航空的数据记录仪 | |
| CN108038069A (zh) | 一种针对rssd开发的硬盘背板及其设计方法 | |
| CN100349153C (zh) | 一种实现输出控制的方法及由主板控制接口卡的装置 | |
| CN113609036A (zh) | 一种基于u.3接口的硬盘背板 | |
| CN208421816U (zh) | 接口服务器和机箱 | |
| CN216901656U (zh) | 一种基于lrm连接器的fpga大容量存储器及存储设备 | |
| CN111984584A (zh) | 基于国产飞腾高性能处理器的可变节点 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: Data storage board Effective date of registration: 20231122 Granted publication date: 20210427 Pledgee: Bank of Shanghai Limited by Share Ltd. Pudong branch Pledgor: Shanghai Yachen Information Technology Co.,Ltd. Registration number: Y2023310000767 |