CN204884572U - 一种用于rram的存储单元片内自测电路 - Google Patents

Abstract

本实用新型涉及一种用于RRAM的存储单元片内自测电路，包括锁存模块、锁存使能模块、回写地址模块及页缓存器回写模块；锁存模块用于接收成功标志位，并在接收到锁存信号的情况下将当前地址的成功标志位采样；锁存使能模块用于在得知当前操作为当前地址的终次操作时产生锁存信号；回写地址模块用于在得知当前操作为当前地址的终次操作时从地址发生器提取当前地址信息，并发送给页缓存器回写模块；页缓存器回写模块产生回写地址信息和回写使能，并发送给页缓存器。解决了现有的存储器芯片测试方法存在耗时久，测试激励繁琐的技术问题，本实用新型能够较为真实的对片内存储阵列页进行自测统计，将损坏单元的位置信息记录反映在页缓存模块中。

Description

一种用于RRAM的存储单元片内自测电路

技术领域

本实用新型涉及一种用于RRAM的存储单元片内检测电路。

背景技术

FLASH存储器作为传统主流的非易失存储介质，在电子信息领域扮演着核心且不可或缺的角色。随着工艺尺寸的不断缩小，由于复杂的掩模图形及昂贵的制造成本，越来越大的字线漏电和单元之间的串扰，以及浮栅中电子数目越来越少等原因，FLASH存储器的发展受到了限制。因此业界逐渐研究开发一些新兴的非挥发存储器，如CBRAM、MRAM、PRAM、RRAM等。其中阻变型随机存储器RRAM作为一种新型的非易失性数据存储技术，具有速度高、容量大、功耗低、成本低以及可靠性高的优点，RRAM被普遍认为是替代FLASH存储器的最具潜力的新型存储器。

同非易失性内存NANDFALSH一样，在阻变型随机存储器RRAM存储器阵列中，数据以位的方式保存在存储单元，这些存储单元以8个或者16个为单位，连成子线，形成所谓的字节(x8)或字(x16)，即存储器的位宽。一定数目的字线会再组成页。RRAM也是以页为单位进行读写数据操作。

然而在RRAM存储器的芯片制造过程中由于工艺制程以及应用中的各类原因，RRAM存储器中不可避免会存在存储单元损坏的情况，使之不能够正确工作。所以在存储器芯片出厂测试流程中，需要通过特定方法将存储阵列中天生损坏的存储单元测试并记录出来，然后通过相关修复策略在一定程度上将这些损坏的存储单元修复或替换，从而将那些自身损坏的存储单元数目在可修复范围内的芯片挽救回来，作为合格存储器芯片出厂，提高了良品率。

同NANDFALSH一样，在RRAM存储器内部工作中，RRAM存储器也是以整页为基本操作单位进行读写操作的。RRAM存储器芯片根据从外部接口得到的地址，译码并选中存储阵列中的某一页，然后按照内部操作的流程对选中页进行数据的存取。如图2a，在以页为最小数据操作单元的一类存储芯片中，会有一个页缓存器，它是一个与存储阵列中的一页存储空间大小相同且存储位置完全对等的锁存器阵列，用于在存储器内部数据传输时起到数据的缓冲存储作用。

在页操作类的存储器读写过程中，数据的搬移一般会有两个传输阶段，一个阶段是发生在外部接口IO与页缓存器之间，这里称为页缓存器操作阶段，主要是完成从外部接口IO到芯片内部的数据接收与发送：如写操作时将写数据从外部接口IO搬到页缓存器的页缓存器写入工作；和读操作时将数据从页缓存器搬移到外部接口IO的页缓存器读取工作。另一个阶段是发生在存储阵列和页缓存器之间，称之为阵列操作阶段，用于完成芯片内部存储阵列的读写工作：如在写操作时将数据从页缓存器搬移到存储阵列选中页相应位置的写阵列操作；和读操作时，将数据从存储阵列中的选中页搬到页缓存器相应位置的读阵列操作，如图2b所示。

RRAM存储器主要包括存储阵列、页缓存器、数据通路、验证模块、控制判断逻辑模块和地址发生器等，其中数据通路包括写数据通路和读数据通路。

在RRAM存储器的写阵列操作阶段过程中，片内的地址发生器会根据工作需求按照累加的方式遍历所有地址，将页缓存器中各地址的数据读取并逐次搬移到选中页阵列的相应位置。每次通过写数据通路进行的写操作(擦除或编程)，系统会根据地址发生器的当前地址对阵列相应位置进行写入操作，同时会将本次操作的写数据保存在验证模块中，每次写操作完成后，会有一个读验证操作，它会读取之前所写地址上的数据，并在验证模块中与原始写数据进行比较，以判断本次操作是否成功。如果比较结果相同即本次写操作成功，验证模块将输出成功标志位为1，控制判断逻辑模块会通知地址发生器加1，然后继续对下一地址操作。如果比较结果不同则认为失败，验证模块会重置成功标志位为0，控制判断逻辑模块会通知地址发生器会保持当前的操作地址，同时控制判断逻辑模块会告知相关模块调节存储单元相应字线或位线的操作电压(一般是以一定的步长上调电压)，然后芯片会对当前地址再重复一次写操作以及读验证，以此类推，如果在规定操作次数上限时(如同一地址最多重复操作8次)还不能成功操作，即返回操作失败信息，放弃对本地址的写操作，地址发生器加1，继续对下一地址执行写操作。如图3所示操作过程中可知，在RRAM写阵列操作时，随着对递增的地址的逐次操作，在每个地址操作结束时，控制判断逻辑模块根据操作标志位的结果，已经拥有了当前地址是否能够正确读取操作的信息。然而这个反映每个地址成功与否的信息只是用于内部重复操作的判断依据，而芯片外部接口端无从得知此类信息。

对于如何将存储器阵列中的损坏存储单元检测并记录，目前主要的测试方式为：在存储器芯片出厂前测试阶段，通过测试基台对存储器芯片进行测试具体做法如下：

如图1所示，利用测试基台对待测芯片的所有存储阵列进行读写操作，对于每个地址的操作时，基台会进行写数据操作，并记录当前地址所写数据，之后对同一地址进行读数据操作，同时与之前记录的写数据进行对比，如果数据不能匹配，则在一定程度上认为该地址的存储单元为损坏单元，将当前地址记录。以此类推，测试基台遍历整个存储空间地址后，即可以将阵列中所有损坏单元的位置筛选出来。

虽然这种方式能够较为准确的对存储器芯片进行测试统计，得到每颗芯片的错误率统计数据，进而进行后续修复流程。但是，这种测试方式还是存在以下不足：

1、基于测试基台的测量方法需要耗费时间去开发基台端的测试激励以及比较筛选等程序，前期的研发阶段需要耗费大量的人力、物力。

2、这种方法需要同时对于每个存储地址都做一次完整的读写操作，这都使得存储器芯片测试时间较长，延长了产品出厂时间。

实用新型内容

为了解决现有的存储器芯片测试方法存在耗时久，测试激励繁琐的技术问题，本实用新型提供一种用于RRAM存储器测试的片内存储单元自测筛选电路。

本实用新型的技术解决方案：

一种用于RRAM的存储单元片内自测电路，其特殊之处在于：包括锁存模块、锁存使能模块、回写地址模块以及页缓存器回写模块；

所述锁存模块位于读数据通路上，用于接收验证模块发送的成功标志位，并在接收到锁存使能模块发送的锁存信号的情况下将当前地址的成功标志位采样，产生当前地址的最终操作结果；

所述锁存使能模块用于在控制判断逻辑模块判断得知当前操作为当前地址的终次操作时产生锁存信号，并发送给锁存模块和页缓存器回写模块；

所述回写地址模块用于在控制判断逻辑模块判断得知当前操作为当前地址的终次操作时从地址发生器提取与该终次操作所对应的当前地址信息，并发送给页缓存器回写模块；

所述页缓存器回写模块用于根据收到的当前地址信息和锁存信号产生回写地址信息和回写使能，并发送给页缓存器，页缓存器根据收到的回写地址信息和回写使能，将当前地址的最终操作结果存储在页缓存器相应位置，供外部接口后续读取。

上述锁存使能模块包括组合逻辑电路和时钟门控电路，所述组合逻辑电路用于在接收到控制判断逻辑模块发送的操作成功信号或失败次数达到上限时产生一个当前地址的终次操作信号，发送给时钟门控电路；所述时钟门控电路在收到当前地址的终次操作信号和时钟信号时产生锁存信号。

上述锁存模块为锁存器电路，所述锁存器电路的数据输入端接验证模块发送的成功标志位，所述锁存器的时钟输入端接锁存信号，所述锁存器的输出端输出当前地址的最终操作结果。

上述回写地址模块包括锁存器逻辑电路，在当前地址的终次操作有效时提取来自地址发生器的当前地址信息，并将当前地址信息发送给页缓存器回写模块。

上述页缓存器回写模块包括逻辑选择器MUX、反馈保持电路和延时匹配电路，所述逻辑选择器的选择输入端接锁存信号，一个输入端接当前地址信息，另一个输入端接反馈保持电路，所述逻辑选择器的输出端接页缓存器，所述延时匹配电路的输入端接锁存信号，输出端接页缓存器。

用于RRAM的存储单元片内自测方法，其特殊之处在于：包括以下步骤：

1】产生锁存信号，同时保存当前地址信息：

1.1】锁存使能模块通过控制判断逻辑模块判断得知当前操作为当前地址的终次操作时，产生锁存信号，并将锁存信号发送给锁存模块和页缓存器回写模块；

1.2】回写地址模块通过控制判断逻辑模块判断得知当前操作为当前地址的终次操作时，从地址发生器提取与该当前地址的最终操作结果所对应的当前地址信息，并发送给页缓存器回写模块；

2】成功标志位锁存：

锁存模块接收验证模块发送的成功标志位，并在收到与该成功标志位对应的锁存信号时，对成功标志位进行锁存，并输出当前地址的最终操作结果；

3】页缓存器回写模块根据收到的锁存信号和当前地址信息，产生回写使能和回写地址，将当前地址的最终操作结果存储在页缓存器相应位置，供外部接口后续读取。

步骤1.1】具体为：

组合逻辑电路在收到控制判断逻辑模块发送的当前地址的操作成功信号或失败次数达到上限时会产生一个当前地址的终次操作信号，并将该当前地址的终次操作信号发送给时钟门控电路；

时钟门控电路根据收到的当前地址的终次操作信号和外来的时钟信号产生一个周期的时钟信号作为锁存信号，并将锁存信号发送给锁存模块和页缓存器回写模块。

步骤1.2】具体为：回写地址模块在当前地址的终次操作信号有效时，从地址发生器提取当前地址信息，并发送给页缓存回写模块。

步骤2】具体为：锁存器逻辑电路在锁存信号的上升沿时采样并锁存来自验证模块的成功标志位，同时输出最终操作结果。

步骤3】具体为：

当锁存信号使能时，逻辑选择器MUX会选通当前地址信息进入，当锁存信号结束时，利用反馈保持电路会将该当前地址信息保持并产生回写地址，并将回写地址发送给页缓存器的地址端口；锁存信号经过延时匹配电路产生回写使能进入页缓存器；页缓存器通过回写地址和回写使能将当前地址的最终操作结果存储在页缓存器相应位置，供外部接口后续读取。

本实用新型所具有的优点：

1、本实用新型能够较为真实的对片内存储阵列页进行自测统计，将损坏单元的位置信息记录反映在页缓存模块中，实现损坏单元的统计。

2、利用本实用新型，测试过程中可以直接从页缓存模块中将当前页中的错误地址信息读取并记录，节省了测试激励中的比较过程和阵列读取操作，简化了测试序列，节省了测试时间，节省了测试成本。

3、利用本实用新型，对于容量需求较小的应用，控制器可以直接读取页缓存模块获得错误地址信息，而无需开发数据比较模块。如果错误率在可接受范围内，控制器可以忽略错误地址，继续使用芯片，节省了硬件成本。

附图说明

图1为传统基台测试架构图；

图2a为页操作类存储器数据通路示意；

图2b为存储器读写操作数据流向示意；

图3为RRAM内部写操作过程；

图4a为本实用新型RRAM的存储单元片内自测电路示意；

图4b为本实用新型RRAM的存储单元片内自测电路原理框图；

图5a为结合本实用新型的芯片内部工作流程；

图5b为结合本实用新型的存储单元错误统计示意；

图6为本实用新型的具体测试序列应用实例对照；

图7为本实用新型的具体电路图；其中U1-存储阵列，U2-页缓存器。

具体实施方式

针对此种情况，本实用新型基于RRAM内部电路的基本结构与基本操作流程，加入了对每次写验证时返回的成功标志位的锁存机制，具体如下述：

如图4a、图4b为本实用新型具体模块实施示意图，在数据通路与页缓存器之间加入一个锁存机制，以此完成对读验证结果标志位的判断功能和锁存以及写入页缓存器功能的实现，主要包括控制判断逻辑模块、锁存使能模块、回写地址模块、锁存模块和页缓存器回写模块。

同时加入锁存使能模块和回写地址模块，如果当前地址的读验证结果为成功，锁存使能模块则直接产生锁存信号用于采样锁存来自验证模块的当前操作的成功标志位，同时回写地址模块将当前操作地址信息传送给页缓存器回写模块；如果在读验证操作后检测到验证失败信息，则记录失败操作次数直至上限次数(如8次)，当最后一次(第8次)读验证操作完成后，无论成功与否，锁存使能模块都将产生锁存信号，用于采样锁存此次访问地址的成败信息，回写地址模块保持当前地址信息。

其中控制判断逻辑模块用于在每个地址的写操作和读验证操作结束时，对相应读验证结果的判断以及验证次数的判断，同时加入锁存使能模块和回写地址模块，如果当前地址的读验证结果为成功，锁存使能模块则直接产生锁存信号用于采样锁存来自验证模块的当前操作的成功标志位，同时回写地址模块将当前操作地址信息传送给地址切换模块；如果在读验证操作后检测到验证失败信息，则记录失败操作次数直至上限次数(如8次)，当最后一次(第8次)读验证操作完成后，无论成功与否，锁存使能模块都将产生锁存信号，用于采样锁存此次访问地址的成败信息，回写地址模块保持当前地址信息。在操作上限未达到之前，任何一次返回成功的读验证操作都会使得该模块直接产生锁存信号和回写地址信息。

页缓存器回写模块用于产生对页缓存器回写操作时的回写地址信息和回写使能，结合锁存模块的操作结果，在某地址的阵列写操作结束时(成功或失败次数达上限)，体现阵列中该地址的操作结果(成败信息)即可被存储到页缓存器的相应地址当中。

根据以上模块的功能，各地址的操作结果均可以被写入页缓存器中的相应位置，以用于后续筛选工作。

结合该实用新型的具体工作流程如图5a.如此一来，随着地址的累加遍历，每个地址对应的存储区操作结果信息都被回写到页缓存器的相同位置，当完成对一整页编程或擦除操作后，页缓存器也已经保存了阵列命中页中各地址所对应的存储单元能否被成功写入读取数据的功能信息，并且这些成败信息完全与阵列页中存储单元位置是一一对应的。如图5b，假设阵列中黑色的点为存储阵列中存在的损坏单元，在经历上述的操作流程之后，在页缓存器中，已经将这些损坏单元的错误信息(成功/失败标志)在相同的位置上标记下来了。

可以看出，根据本实用新型的工作流程和功能，芯片内部可以复用读验证操作，实现对阵列中存储单元功能成败情况的初步统计，并将统计结果存放于页缓存器当中。之后只需要测试基台或用户从接口IO对页缓存器进行读取，既可以直接获得一页存储阵列的错误统计对照数据。节省了传统测试中，测试基台对存储阵列的读取与比较操作。

如图6为具体测试序列实例，在未使用该实用新型的存储器测试过程中，传统测试序列需要按照“遍历写→遍历读→数据对照统计”的过程来筛选得到损坏阵列单元的统计信息。而结合本实用新型后的，测试激励在遍历读阶段可以跳过阵列读的操作过程，直接读取页缓存器，且无需与写数据进行数据比较过程即可获得当前页阵列的损坏阵列统计信息，极大的简化了测试序列，减少了芯片测试时间，提高了测试效率。

另外一方面在应用中，在一些控制器对于存储容量的需求不是很大的芯片应用中，随着芯片使用寿命的加长，内部存储单元也会发生损坏。利用该实用新型，控制器可以通过正常的操作而无需开发数据比较模块去判断读写结果，即可直接获取芯片内部损坏情况，如果损坏率在接收范围内，控制器可以在后续操作中将此前获取的错误地址直接忽略跳过，继续后续应用，节省了硬件成本。

如图7示为本实用新型具体电路示意，锁存使能模块包括组合逻辑电路和时钟门控电路，当操作成功或失败次数达到上限时会产生一个最终操作终次操作信号，以表征该次操作为本地址最后一次操作，该信号进入门控电路产生一个周期的时钟信号作为锁存信号；锁存模块主要包括锁存器逻辑电路，它会在锁存信号的上升沿时采样并锁存来自验证模块的成功标志位，同时输出到最终操作结果信号上；回写地址模块主要包括锁存器逻辑电路，在终次操作信号有效时采样来自地址发生器的实时输出地址，实现对当前操作地址的抓取功能，并通过到当前地址信号送给页缓存回写模块；页缓存器回写模块主要有逻辑选择器和反馈保持电路逻辑，当锁存信号使能时，选择器会选通当前地址进入该模块，锁存信号结束时，利用反馈保持电路会将该地址保持住，并发送给页缓存器的地址端口，锁存信号经过延时匹配电路产生回写使能，以保证与回写地址和最终操作结果在页缓存器端的时序要求；最终，结合回写使能和回写地址，最终操作结果会被正确的写入页缓存器的相应位置。

Claims (5)

1.一种用于RRAM的存储单元片内自测电路，其特征在于：包括锁存模块、锁存使能模块、回写地址模块以及页缓存器回写模块；

所述锁存模块位于读数据通路上，用于接收验证模块发送的成功标志位，并在接收到锁存使能模块发送的锁存信号的情况下将当前地址的成功标志位采样，产生当前地址的最终操作结果；

所述锁存使能模块用于在控制判断逻辑模块判断得知当前操作为当前地址的终次操作时产生锁存信号，并发送给锁存模块和页缓存器回写模块；

所述回写地址模块用于在控制判断逻辑模块判断得知当前操作为当前地址的终次操作时从地址发生器提取与该终次操作所对应的当前地址信息，并发送给页缓存器回写模块；

所述页缓存器回写模块用于根据收到的当前地址信息和锁存信号产生回写地址信息和回写使能，并发送给页缓存器，页缓存器根据收到的回写地址信息和回写使能，将当前地址的最终操作结果存储在页缓存器相应位置，供外部接口后续读取。

2.根据权利要求1所述的用于RRAM的存储单元片内自测电路，其特征在于：所述锁存使能模块包括组合逻辑电路和时钟门控电路，所述组合逻辑电路用于在接收到控制判断逻辑模块发送的操作成功信号或失败次数达到上限时产生一个当前地址的终次操作信号，发送给时钟门控电路；所述时钟门控电路在收到当前地址的终次操作信号和时钟信号时产生锁存信号。

3.根据权利要求1或2所述的用于RRAM的存储单元片内自测电路，其特征在于：所述锁存模块为锁存器电路，所述锁存器电路的数据输入端接验证模块发送的成功标志位，所述锁存器的时钟输入端接锁存信号，所述锁存器的输出端输出当前地址的最终操作结果。

4.根据权利要求3所述的用于RRAM的存储单元片内自测电路，其特征在于：所述回写地址模块包括锁存器逻辑电路，在当前地址的终次操作有效时提取来自地址发生器的当前地址信息，并将当前地址信息发送给页缓存器回写模块。

5.根据权利要求4所述的用于RRAM的存储单元片内自测电路，其特征在于：所述页缓存器回写模块包括逻辑选择器MUX、反馈保持电路和延时匹配电路，所述逻辑选择器的选择输入端接锁存信号，一个输入端接当前地址信息，另一个输入端接反馈保持电路，所述逻辑选择器的输出端接页缓存器，所述延时匹配电路的输入端接锁存信号，输出端接页缓存器。