CN204257665U - 大功率薄型贴面封装二极管 - Google Patents

大功率薄型贴面封装二极管 Download PDF

Info

Publication number
CN204257665U
CN204257665U CN201420810327.0U CN201420810327U CN204257665U CN 204257665 U CN204257665 U CN 204257665U CN 201420810327 U CN201420810327 U CN 201420810327U CN 204257665 U CN204257665 U CN 204257665U
Authority
CN
China
Prior art keywords
tablet
convex surface
square convex
silicon
abduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420810327.0U
Other languages
English (en)
Inventor
张力
钟晓明
安国星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingwei Enterprise Co Ltd
Original Assignee
Chongqing Pingwei Enterprise Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Enterprise Co Ltd filed Critical Chongqing Pingwei Enterprise Co Ltd
Priority to CN201420810327.0U priority Critical patent/CN204257665U/zh
Application granted granted Critical
Publication of CN204257665U publication Critical patent/CN204257665U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种大功率薄型贴面封装二极管，包括上料片(1)、下料片(2)、硅芯片(3)和塑封体(4)，上料片(1)通过向下的方形凸面(1a)与硅芯片(3)焊接，在方形凸面(1a)的中部设置有焊锡上溢孔(1b)，在方形凸面(1a)远离上料片(1)引出端的一侧设置有外展片(1c)，且外展片(1c)高于方形凸面(1a)，可有效增加上料片与硅芯片的焊接面积，从而提高产品的正向浪涌能力；使焊锡熔化后向预定位置延展，提升焊接质量；进一步，方形凸面(1a)另外两侧的居中位置处设置有缺槽(1d)，以增强上料片的抗机械应力能力，从而有效地提升整个产品的性能。

Description

大功率薄型贴面封装二极管
技术领域
本实用新型涉及二极管技术领域，特别是大功率薄型贴面封装二极管。
背景技术
目前，大功率薄型贴面封装二极管的发展非常迅速，随着产品线路板小型化的发展趋势，要求大功率薄型贴面封装二极管在满足大功率、小体积的前提下，同时提高正向浪涌能力。
现有的大功率薄型贴面封装二极管，主要由环氧塑封体、硅芯片、上料片、下料片组成。硅芯片通过焊料焊接在上料片与下料片之间，硅芯片与两料片除两料片引出端端头外均包裹在环氧树脂注塑成的塑封体内，上料片采用圆状凸点与硅芯片焊接。该结构在保证产品性能的同时使产品整体尺寸缩小，满足了大功率、小体积的二极管发展趋势，但产品存在正向浪涌能力不够，焊接质量差等问题。
实用新型内容
本实用新型旨在提高大功率薄型贴面封装二极管的正向浪涌能力和焊接质量。
为此，本实用新型所采用的技术方案为：一种大功率薄型贴面封装二极管，包括上料片(1)、下料片(2)和硅芯片(3)，所述硅芯片(3)通过焊料焊接在上料片(1)与下料片(2)之间，除上料片(1)的引出端头、下料片(2)的引出端头外，所述上料片(1)、下料片(2)、硅芯片(3)均封装在环氧树脂注塑成的塑封体(4)内，其特征在于：所述上料片(1)通过向下的方形凸面(1a)与硅芯片(3)焊接，在方形凸面(1a)的中部设置有焊锡上溢孔(1b)，在方形凸面(1a)远离上料片(1)引出端的一侧设置有外展片(1c)，且外展片(1c)高于方形凸面(1a)。
作为上述方案的优选，所述方形凸面(1a)另外两侧的居中位置处设置有缺槽(1d)，能有效地增强上料片的抗机械应力能力。
本实用新型的有益效果：在上料片上将原圆形凸面变为方形凸面，可有效增加上料片与硅芯片的焊接面积，从而提高产品的正向浪涌能力；增设外展片和焊锡上溢孔，使焊锡熔化后向预定位置延展，提升焊接质量；进一步，增设缺槽以增强上料片的抗机械应力能力，从而有效地提升整个产品的性能。
附图说明
图1是本实用新型的透视效果图。
图2是图1的俯视图。
图3是图1中上料片的结构示意图。
图4是图1中下料片的结构示意图。
具体实施方式
下面通过实施例并结合附图，对本实用新型作进一步说明：
结合图1—图4所示，一种大功率薄型贴面封装二极管，主要由上料片1、下料片2、硅芯片3和塑封体4四部分组成。硅芯片3通过焊料焊接在上料片1与下料片2之间，除上料片1的引出端头、下料片2的引出端头外，上料片1、下料片2、硅芯片3均封装在环氧树脂注塑成的塑封体4内，以上所述与现有技术相同，在此不再赘述。
区别在于：为了增大上料片1与硅芯片3的焊接面积，上料片1通过向下的方形凸面1a与硅芯片3焊接。为了提升焊接质量，在方形凸面1a的中部设置有焊锡上溢孔1b，焊锡上溢孔1b最好为圆形孔，也可以是椭圆形孔或方形孔；在方形凸面1a远离上料片1引出端的一侧设置有外展片1c，且外展片1c高于方形凸面1a，外展片1c最好为矩形，但不限于矩形，也可以是方形。
另外，为了增强上料片1的抗拉能力，方形凸面1a另外两侧的居中位置处还设置有缺槽1d，缺槽1d最好为半圆形，也可以是矩形等。硅芯片8最好为肖特基硅芯片，上料片1和下料片2均为铜片。
优选尺寸如下：方形凸面1a的宽度为1.0mm，焊锡上溢孔1b的半径为0.2mm，外展片1c的长度为0.5mm、宽度为1.0mm，缺槽1d的半径为0.15mm。
通过在上料片1上将原圆形凸面变为方形凸面，能增大上料片1与硅芯片3的焊接面积，假定圆形凸面的直径为1mm，则其焊接面积为(0.25π)mm2；若设计为方形凸面，假定边长仍为1mm，则其面积为1mm2，焊锡上溢孔1b半径为0.2mm，则其面积为(0.04π)mm2，两侧缺槽1d为半圆形，半径为0.15mm，则其面积为(0.0215π)mm2，所以面积增大为(1-0.04π-0.0215π-0.25π≈0.0214mm2)，因此，使用原圆形凸面上料片的产品正向浪涌极限能力在250A(8.3ms单次脉冲)左右，使用新型结构的上料片的产品正向浪涌能力在280A(8.3ms单次脉冲)左右，可有效提升正向浪涌能力约12％。
外展片1c和中部开设的焊锡上溢孔1b能使中部多余焊锡沿焊锡上溢孔1b上溢，边缘焊锡可沿外展片1c延拓，可有效的提升焊接质量，通过测试得出，原结构的上料片焊接虚焊比例约为0.7％，使用新型结构的上料片后，焊接虚焊比例缩小为0.4％，减小虚焊比例约43％。
方形凸面1a另外两侧的居中位置处设置的缺槽1d，能有效的增强料片的抗机械应力能力。

Claims (4)

1.一种大功率薄型贴面封装二极管，包括上料片(1)、下料片(2)和硅芯片(3)，所述硅芯片(3)通过焊料焊接在上料片(1)与下料片(2)之间，除上料片(1)的引出端头、下料片(2)的引出端头外，所述上料片(1)、下料片(2)、硅芯片(3)均封装在环氧树脂注塑成的塑封体(4)内，其特征在于：所述上料片(1)通过向下的方形凸面(1a)与硅芯片(3)焊接，在方形凸面(1a)的中部设置有焊锡上溢孔(1b)，在方形凸面(1a)远离上料片(1)引出端的一侧设置有外展片(1c)，且外展片(1c)高于方形凸面(1a)。
2.按照权利要求1所述的大功率薄型贴面封装二极管，其特征在于：所述方形凸面(1a)另外两侧的居中位置处设置有缺槽(1d)。
3.按照权利要求2所述的大功率薄型贴面封装二极管，其特征在于：所述外展片(1c)为矩形，焊锡上溢孔(1b)为圆形孔，缺槽(1d)为半圆形。
4.按照权利要求3所述的大功率薄型贴面封装二极管，其特征在于：所述方形凸面(1a)的宽度为1.0mm，焊锡上溢孔(1b)的半径为0.2mm，外展片(1c)的长度为0.5mm、宽度为1.0mm，缺槽(1d)的半径为0.15mm。
CN201420810327.0U 2014-12-19 2014-12-19 大功率薄型贴面封装二极管 Active CN204257665U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420810327.0U CN204257665U (zh) 2014-12-19 2014-12-19 大功率薄型贴面封装二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420810327.0U CN204257665U (zh) 2014-12-19 2014-12-19 大功率薄型贴面封装二极管

Publications (1)

Publication Number Publication Date
CN204257665U true CN204257665U (zh) 2015-04-08

Family

ID=52961939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420810327.0U Active CN204257665U (zh) 2014-12-19 2014-12-19 大功率薄型贴面封装二极管

Country Status (1)

Country Link
CN (1) CN204257665U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702591A (zh) * 2016-02-23 2016-06-22 王亚萍 侧连接二极管
CN108406149A (zh) * 2018-01-31 2018-08-17 常州志得电子有限公司 焊接方法
CN109216311A (zh) * 2017-07-06 2019-01-15 滨海治润电子有限公司 一种低功耗to-277封装超薄型二极管及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702591A (zh) * 2016-02-23 2016-06-22 王亚萍 侧连接二极管
CN109216311A (zh) * 2017-07-06 2019-01-15 滨海治润电子有限公司 一种低功耗to-277封装超薄型二极管及其制造方法
CN108406149A (zh) * 2018-01-31 2018-08-17 常州志得电子有限公司 焊接方法
CN108406149B (zh) * 2018-01-31 2020-04-24 常州志得电子有限公司 焊接方法

Similar Documents

Publication Publication Date Title
CN204257665U (zh) 大功率薄型贴面封装二极管
US20140291828A1 (en) Semiconductor device and method of manufacturing the same
CN204144243U (zh) 一种贴片式二极管的结构
CN202678303U (zh) 一种引线框架
CN203967124U (zh) 一种倒装封装多面发光的led灯
CN205211761U (zh) 一种薄型贴片封装二极管
CN202014438U (zh) 一种smt印刷模板结构
CN202839596U (zh) 半导体元件
CN107039384B (zh) 一种贴片式元件
CN205237278U (zh) 一种波峰焊用垫珠
CN202712168U (zh) 一种用于元器件芯片焊接的金属端子表面结构
CN201812815U (zh) 一种防止晶粒漂移的整流器
CN201466961U (zh) 一种整流器
CN204391096U (zh) 倒装封装结构
CN103000699B (zh) 薄型大功率、低正向贴面封装二极管
CN202957235U (zh) 贴面封装二极管料片的焊料防流装置
CN204375730U (zh) 一种圆片级封装结构
CN203526804U (zh) 一种引线框架用焊线装置
CN204558532U (zh) 一种倒装led引线框架
CN217468411U (zh) 一种二极管封装结构
CN204375738U (zh) 圆片级封装结构
CN203659846U (zh) 一种引线框架及封装体
CN203746833U (zh) 在功率半导体封装中使用的焊接用信号引线
CN203228481U (zh) 一种smt印刷模板的结构
CN203536418U (zh) 一种双边开放式无引脚导线架框架焊铝箔用新型垫块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant