CN203983254U - 一种bga芯片内埋的无焊接封装 - Google Patents

一种bga芯片内埋的无焊接封装 Download PDF

Info

Publication number
CN203983254U
CN203983254U CN201420327468.7U CN201420327468U CN203983254U CN 203983254 U CN203983254 U CN 203983254U CN 201420327468 U CN201420327468 U CN 201420327468U CN 203983254 U CN203983254 U CN 203983254U
Authority
CN
China
Prior art keywords
cavity
bga chip
bga
organic substrate
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201420327468.7U
Other languages
English (en)
Inventor
朱天成
李鑫
杨阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No 8357 Research Institute of Third Academy of CASIC
Original Assignee
No 8357 Research Institute of Third Academy of CASIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No 8357 Research Institute of Third Academy of CASIC filed Critical No 8357 Research Institute of Third Academy of CASIC
Priority to CN201420327468.7U priority Critical patent/CN203983254U/zh
Application granted granted Critical
Publication of CN203983254U publication Critical patent/CN203983254U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种BGA芯片内埋的无焊接封装，其特征在于该封装包括有机基板，在有机基板的上部中心设有与BGA芯片匹配的安装腔体，安装腔体为棱台状，至少一个侧面为等腰梯形斜面，等腰梯形斜面与安装腔体底面的夹角为105-130°，BGA芯片放入安装腔体后，至少一个侧面留有塑封料流入口，安装腔体的深度为有机基板厚度的1/6-1/2，安装腔体底面设有半球形凹槽，半球形凹槽的尺寸规格及数量与BGA芯片的BGA焊球的尺寸规格及数量相匹配，且半球形凹槽的内表面镀有金属层；所述有机基板的底面每平方厘米均布设有4-6个用于抽真空的通孔。

Description

一种BGA芯片内埋的无焊接封装
技术领域
本实用新型涉及半导体封装技术，具体涉及一种BGA芯片内埋的无焊接封装。
背景技术
系统级封装(System In a Package，简称SiP)主要是通过3D封装技术将具有完整系统功能的多种芯片原片放入在一个芯片封装之内，实现系统功能的集成和体积、重量的降低，是芯片设计技术、3D封装技术、基板、管壳设计加工制造技术等多种先进设计及加工技术高度交叉融合的产物。在SiP中可以利用芯片、裸芯片、无源器件等进行混合封装，实现更多的系统功能、具有更加灵活、成本低等特点。
混合封装发展已经有了多年的历史，从最早的组件级产品到目前的系统芯片都可以看到混合封装技术的应用。但是，早期混合封装主要是利用厚薄膜集成电路制造工艺，在陶瓷基板或PCB板上实现有源器件、无源器件等器件的集成。随着技术的发展，采用裸芯片的系统级封装(SiP)技术目前成为主流。而采用芯片和裸芯片进行混合封装的尝试也在不断进行。但由于工艺水平的限制和相关产业配套分工等问题，采用芯片和裸芯片进行混合封装的尝试和成功的产品较少。
目前，采用表贴封装的芯片与裸芯片集成的方式较多，包括BGA、QFP等表贴形式。对于采用传统工艺混合封装BGA芯片存在焊接虚焊，封装存在空气等问题，严重影响产品质量。
实用新型内容
针对现有技术的不足，本实用新型拟解决的技术问题是,设计一种BGA芯片内埋的无焊接封装。该封装利用有机基板进行混合封装BGA芯片，可以实现大规模BGA芯片在塑封SiP系统芯片中的无焊接集成，并提高产品封装的可靠性和封装质量。
本实用新型解决所述技术问题所采用的技术方案是：设计一种BGA芯片内埋的无焊接封装，其特征在于该封装包括有机基板，在有机基板的上部中心设有与BGA芯片匹配的安装腔体，安装腔体为棱台状，至少一个侧面为等腰梯形斜面，等腰梯形斜面与腔体底面的夹角为105-130°，BGA芯片放入安装腔体后，至少一个侧面留有塑封料流入口，安装腔体的深度为有机基板厚度的1/6-1/2，安装腔体底面设有半球形凹槽，半球形凹槽的尺寸规格及数量与BGA芯片的BGA焊球的尺寸规格及数量相匹配，且半球形凹槽的内表面镀有金属层；所述有机基板的底面每平方厘米均布设有4-6个用于抽真空的通孔。
与现有技术相比，本实用新型采用有机基板进行混合封装BGA芯片，可以实现BGA芯片的内埋，减小SiP系统芯片产品的厚度和体积；通过真空吸力实现良好电气连接后，利用塑封材料将BGA芯片固定在腔体内，可以实现BGA芯片的免焊接，同时利用真空吸力，可以将塑封材料填充到BGA芯片下，提高产品的可靠性。此外，本实用新型与现有的SiP工艺兼容性较好，有效解决了现有利用贴片工艺造成BGA焊球之间短路等问题。
附图说明
图1为本实用新型BGA芯片内埋的无焊接封装一种实施例的有机基板1的主视结构示意图；
图2为本实用新型BGA芯片内埋的无焊接封装一种实施例的有机基板1的的立体结构示意图；
图3为本实用新型BGA芯片内埋的无焊接封装一种实施例的工艺原理示意图；
图4为本实用新型BGA芯片内埋的无焊接封装一种实施例的工艺流程示意图；
在图中，1.有机基板，2.BGA芯片，11.通孔，12.半球形凹槽，13.安装腔体，14.塑封料流入口，21.BGA焊球。
具体实施方式
下面结合实施例及附图对本实用新型做进一步的详细说明。
本实用新型设计的BGA芯片内埋的无焊接封装(简称封装，参见图1-3)，其特征在于该封装包括有机基板1，在有机基板1的上部中心设有与BGA芯片2匹配的安装腔体13，安装腔体13为棱台状，至少一个侧面为等腰梯形斜面，等腰梯形斜面与安装腔体底面的夹角α为105-130°，BGA芯片2放入安装腔体13后，至少一个侧面留有塑封料流入口14，安装腔体13的深度为有机基板1厚度的1/6-1/2，安装腔体底面设有半球形凹槽12，半球形凹槽12的尺寸规格及数量与BGA芯片的BGA焊球21的尺寸规格及数量相匹配，且半球形凹槽12的内表面镀有金属层；所述有机基板1的底面每平方厘米均布设有4-6个用于抽真空的通孔11。
本实用新型封装的进一步特征在于所述等腰梯形斜面与安装腔体底面的夹角α为115°。
本实用新型封装的进一步特征在于所述安装腔体13对称的两个侧面为等腰梯形斜面，BGA芯片2放入安装腔体13后，该两个侧面留有塑封料流入口14。
本实用新型封装的进一步特征在于所述安装腔体13的四个侧面均为等腰梯形斜面，BGA芯片2放入安装腔体13后，该四个侧面均留有塑封料流入口14。
本实用新型封装的进一步特征还在于所述BGA芯片2放入安装腔体13后，两者的上表面水平一致。
本实用新型封装的有机基板1上部中心设有的棱台状腔体13,之所以其四个侧面采用等腰梯形斜面设计(参见图2)，其因在于这种设计可以在灌封塑封料时便于塑封料流入BGA芯片2的底部，不容易形成空洞，避免封装后空气的存在。
本实用新型封装的工艺原理(参见图3)是,利用抽真空产生的空气压力将BGA芯片2牢牢吸入有机基板1的安装腔体13之内，利用BGA焊球21与有机基板腔体内半球形凹槽12的接触实现电气连接。之后在注塑过程中，利用真空的抽力将注塑材料吸到BGA芯片2之下，利用塑封料实现BGA芯片的电气连接固定。
本实用新型封装的工艺流程(参见图4)包括:制造有机基板1，制造与BGA芯片2规格相匹配的安装腔体13、制造半球形凹槽12、开用于真空吸附的通孔11、安装BGA芯片2、检测BGA的连通性、抽真空和注塑封料等步骤。其中在完成有机基板1制造的整个过程后，需要将BGA芯片2安装在安装腔体13内，并在抽真空条件下，检测BGA芯片的连通性。只有通过检测才可以进行后续的工作，如果没有通过检测则需要重复制造有机基板1的上述步骤，找出问题的原因。通过BGA连通性测试的BGA芯片2可以进行抽真空、注塑封料工序，此时需要在有机基板1背面一直抽真空，利用真空的吸力将塑封料均匀引导到BGA焊球21间隙内部，直到所有的通孔11被塑封料塞满为止，即完成封装。
本实用新型封装在有机基板1上设有安装腔体13可以降低整体SiP系统芯片成品的厚度，同时安装腔体13有利于通过抽真空对芯片进行吸附。本实用新型封装中设置一定数量均匀对称分布用于抽真空的通孔11，可保证真空吸附BGA芯片2能够实现良好的电气接触。
本实用新型封装采用精密加工工艺，在安装腔体底面加工出半球形凹槽12代替传统的BGA焊盘，同时在半球形凹槽12上镀有金属层，能够实现有机基板1与BGA芯片2的无焊接电气连接。此外，利用半球形凹槽12可增大BGA芯片2与有机基板1的接触面积，并对BGA芯片2起到固定作用，可防止在注塑过程中BGA芯片2发生移动。
本实用新型封装有机基板的安装腔体13的底面尺寸与BGA芯片2的尺寸相匹配，且通孔11的数量也与BGA芯片2的尺寸规格有关。半球形凹槽12的尺寸规格及数量与BGA芯片的BGA焊球21的尺寸规格及数量相匹配。本实用新型封装的BGA芯片2在安装后，可以实现与有机基板1的平面水平一致。
本实用新型中的塑封料的种类及注塑工艺、金属层种类及加工工艺均采用现有技术，本实用新型未述及之处均适用于现有技术。
下面给出本实用新型封装的具体实施例。具体实施例仅用于详细描述本说明，不构成对本申请权利要求保护范围的限制。
实施例1
本实施例采用7×7mm的BGA芯片2，BGA芯片上的BGA焊球21的直径为0.25mm，与此相匹配的有机基板安装腔体13的尺寸为7×7mm，安装腔体13的四个侧面均为等腰梯形斜面，等腰梯形斜面与安装腔体底面的夹角α为105°，安装腔体13深度为有机基板1厚度的1/6，有机基板底面设有2个通孔11，且通孔呈均匀对称分布，安装腔体底面的半球形凹槽12的直径为0.25mm，半球形凹槽12内表面镀有金属锡层。
实施例2
本实施例采用15×15mm的BGA芯片2，BGA芯片上的BGA焊球21的直径为0.5mm，与此相匹配的有机基板安装腔体13的尺寸为15×15mm，安装腔体13对称的两个侧面均为等腰梯形斜面，等腰梯形斜面与安装腔体底面的夹角α为115°，安装腔体13深度为有机基板1厚度的1/3，有机基板底面设有6个通孔11，且通孔呈均匀对称分布，安装腔体底面的半球形凹槽12的直径为0.5mm，半球形凹槽12内表面镀有金属锡层。
实施例3
本实施例采用20×20mm的BGA芯片2，BGA芯片上的BGA焊球21的直径为1mm，与此相匹配的有机基板安装腔体13的尺寸为20×20mm，安装腔体13四个侧面均为等腰梯形斜面，等腰梯形斜面与安装腔体底面的夹角α为130°，安装腔体深度为有机基板厚度的1/2，有机基板底面设有12个通孔11，且通孔呈均匀对称分布，安装腔体底面的半球形凹槽12的直径为1mm，半球形凹槽12内表面镀有金属锡层。

Claims (5)

1.一种BGA芯片内埋的无焊接封装，其特征在于该封装包括有机基板，在有机基板的上部中心设有与BGA芯片匹配的安装腔体，安装腔体为棱台状，至少一个侧面为等腰梯形斜面，等腰梯形斜面与安装腔体底面的夹角为105-130°，BGA芯片放入安装腔体后，至少一个侧面留有塑封料流入口，安装腔体的深度为有机基板厚度的1/6-1/2，安装腔体底面设有半球形凹槽，半球形凹槽的尺寸规格及数量与BGA芯片的BGA焊球的尺寸规格及数量相匹配，且半球形凹槽的内表面镀有金属层；所述有机基板的底面每平方厘米均布设有4-6个用于抽真空的通孔。
2.根据权利要求1所述的BGA芯片内埋的无焊接封装，其特征在于所述等腰梯形斜面与安装腔体底面的夹角为115°。
3.根据权利要求1所述的BGA芯片内埋的无焊接封装，其特征在于所述安装腔体对称的两个侧面为等腰梯形斜面，BGA芯片放入安装腔体后，该两个侧面留有塑封料流入口。
4.根据权利要求1所述的BGA芯片内埋的无焊接封装，其特征在于所述安装腔体的四个侧面均为等腰梯形斜面，BGA芯片放入安装腔体后，该四个侧面均留有塑封料流入口。
5.根据权利要求1所述的BGA芯片内埋的无焊接封装，其特征在于所述BGA芯片放入安装腔体后，两者的上表面水平一致。
CN201420327468.7U 2014-06-19 2014-06-19 一种bga芯片内埋的无焊接封装 Withdrawn - After Issue CN203983254U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420327468.7U CN203983254U (zh) 2014-06-19 2014-06-19 一种bga芯片内埋的无焊接封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420327468.7U CN203983254U (zh) 2014-06-19 2014-06-19 一种bga芯片内埋的无焊接封装

Publications (1)

Publication Number Publication Date
CN203983254U true CN203983254U (zh) 2014-12-03

Family

ID=51980677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420327468.7U Withdrawn - After Issue CN203983254U (zh) 2014-06-19 2014-06-19 一种bga芯片内埋的无焊接封装

Country Status (1)

Country Link
CN (1) CN203983254U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103607A (zh) * 2014-06-19 2014-10-15 中国航天科工集团第三研究院第八三五七研究所 一种用于混合封装的bga芯片内埋的无焊接封装
CN108249385A (zh) * 2018-01-15 2018-07-06 烟台艾睿光电科技有限公司 一种mems封装焊接组件
CN109037187A (zh) * 2018-06-29 2018-12-18 中国电子科技集团公司第二十九研究所 一种用于陶瓷电路基板bga垂直互联的焊盘及制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103607A (zh) * 2014-06-19 2014-10-15 中国航天科工集团第三研究院第八三五七研究所 一种用于混合封装的bga芯片内埋的无焊接封装
CN104103607B (zh) * 2014-06-19 2016-10-05 中国航天科工集团第三研究院第八三五七研究所 一种用于混合封装的bga芯片内埋的无焊接封装
CN108249385A (zh) * 2018-01-15 2018-07-06 烟台艾睿光电科技有限公司 一种mems封装焊接组件
CN109037187A (zh) * 2018-06-29 2018-12-18 中国电子科技集团公司第二十九研究所 一种用于陶瓷电路基板bga垂直互联的焊盘及制作方法

Similar Documents

Publication Publication Date Title
CN104103607B (zh) 一种用于混合封装的bga芯片内埋的无焊接封装
TWI285423B (en) System-in-package structure
US11539150B2 (en) Pin, pin combination structure, package body, and method for manufacturing package body
CN203983254U (zh) 一种bga芯片内埋的无焊接封装
CN205177839U (zh) 一种气密型陶瓷封装的系统级封装电路
TW200623286A (en) Semiconductor package with support structure and fabrication method thereof
CN206401299U (zh) 电子器件
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
WO2014037815A3 (en) Lead carrier with print-formed terminal pads
CN206497881U (zh) 一种芯片封装结构
SG10201803729PA (en) Semiconductor Packages
CN205406565U (zh) 一种csp led
CN201655787U (zh) 半导体封装结构
CN103523739A (zh) 环境mems传感器三维柔性基板封装结构及制作方法
US9064882B2 (en) Package substrate, manufacturing method thereof, and mold therefor
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
CN103515333A (zh) 半导体封装结构
CN211150549U (zh) 封装器件及改善其载体分层的引线框架
CN208400872U (zh) 一种发光二极管
TW201503509A (zh) 內嵌式封裝體製程及其結構
TW200824063A (en) Package assembly whose spacer has through hole
CN210575938U (zh) 一种用于lga封装的基板结构
TW201417231A (zh) 封裝基板及晶片封裝構件
CN208127233U (zh) 一种芯片封装结构
CN207183250U (zh) 一种生物识别芯片的封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20141203

Effective date of abandoning: 20161005

C25 Abandonment of patent right or utility model to avoid double patenting