CN203746824U - 无引脚的表面贴装组件封装体以及电子设备 - Google Patents

无引脚的表面贴装组件封装体以及电子设备 Download PDF

Info

Publication number
CN203746824U
CN203746824U CN201320777456.XU CN201320777456U CN203746824U CN 203746824 U CN203746824 U CN 203746824U CN 201320777456 U CN201320777456 U CN 201320777456U CN 203746824 U CN203746824 U CN 203746824U
Authority
CN
China
Prior art keywords
lead
wire
packaging body
folder
mold compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320777456.XU
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN201320777456.XU priority Critical patent/CN203746824U/zh
Application granted granted Critical
Publication of CN203746824U publication Critical patent/CN203746824U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种无引脚的表面贴装组件封装体和包括所述封装体的电子设备，该封装体包括：第一引线；第二引线；芯片，固定在第一引线的上表面上；夹件，与第二引线耦合，并且夹件的下表面固定在芯片的上表面上；以及模制化合物，用于包裹第一引线、第二引线、芯片和所述夹件，其中第一引线和第二引线的端部仅从模制化合物露出而不从模制化合物向外延伸。通过使用本公开的实施例的方案，可以节约成本和简化工艺流程，并且获得新型的无引脚的表面贴装组件封装体。

Description

无引脚的表面贴装组件封装体以及电子设备
技术领域
本公开的实施例总体涉及电子领域，更具体而言，涉及无引脚的表面贴装组件封装体以及电子设备。
背景技术
表面贴装技术(SMT)是目前电子组装行业里最流行的一种技术和工艺，其无需对电路板钻插装孔，直接将表面贴装元器件贴或焊到电路板表面规定位置上。表面贴装技术(SMT)具有密度高、电子产品体积小、重量轻的优点，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40％～60％，重量减轻60％～80％。此外，SMT还具有可靠性高、抗振能力强、焊点缺陷率低、高频特性好的优点，并且还能减少电磁和射频干扰、易于实现自动化、提高生产效率、降低成本达30％～50％、节省材料、能源、设备、人力、时间等。
尽管如此，表面贴装技术仍具有进一步的改进空间，例如进一步减少成本、简化生产工艺等。
实用新型内容
本公开的实施例旨在提供一种新型表面贴装元件封装体及使用该封装体的电子设备。
根据本公开的一个方面，提供一种无引脚的表面贴装组件封装体。所述表面贴装组件封装体包括第一引线；第二引线；芯片，固定在所述第一引线的上表面上；夹件，与所述第二引线耦合，并且所述夹件的下表面固定在所述芯片的上表面上。所述表面贴装组件封装体还包括模制化合物，用于包裹所述第一引线、所述第二引线、所述芯片和所述夹件，其中所述第一引线和所述第二引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，所述第一引线、所述第二引线的下表面从所述封装体露出。
可选地，所述夹件为弯曲的形状，并且所述夹件的一端插入所述第二引线并且与其卡合以实现耦合，所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述夹件为两端平坦中间向上凸出的帽状，并且所述夹件的一端的下表面固定在所述第二引线的上表面上，所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述第一引线和所述第二引线的从所述模制化合物露出的端部位于所述封装体的相对侧。
可选地，所述封装体包括第三引线，并且所述芯片电耦合至所述第三引线，所述第三引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，所述第三引线的从所述模制化合物露出的侧与所述第一引线和所述第二引线从所述模制化合物露出的侧不同。
可选地，所述第三引线的下表面从所述封装体露出。
根据本公开的又一方面，提供一种用于形成表面贴装组件封装体的方法。所述方法包括：提供多个第一引线和多个第二引线；提供多个芯片；将芯片分别固定至相应的第一引线上；提供多个夹件；将所述夹件与相应的第二引线分别耦合，并且将所述夹件的下表面固定在相应芯片的上表面上。所述方法还包括：使用模制化合物包裹所述多个第一引线、所述多个第二引线、所述芯片和所述夹件以形成封装体阵列；以及切割所述封装体阵列以形成多个单独的封装体，其中所形成的每个封装体的第一引线和第二引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
通过使用根据本公开的一些实施例，可以获得相应的有益效果。
附图说明
通过示例的方式在未按比例绘制的所附附图中图示了一些实施例，在附图中，类似的参考标记指代类似的部件，并且其中：
图1A是一种现有表面贴装组件的俯视图；
图1B是图1A中的表面贴装组件的侧视图；
图2A是另一种现有表面贴装组件的俯视图；
图2B是图2A中的表面贴装组件的侧视图；
图3是图2A和图2B中所示的表面贴装组件的截面图；
图4是根据本公开的一个实施例的表面贴装组件的截面图；
图5是根据本公开的另一实施例的表面贴装组件的截面图；以及
图6是示出根据本公开的一个实施例的表面贴装组件制造流程的截面图。
具体实施方式
在下文描述中阐述某些具体细节以便提供对公开的主题内容的各种方面的透彻理解。然而，在不具有这些具体细节的情形下仍然可以实现所公开的主题内容。在一些实例中，尚未具体描述形成与表面贴装技术关联的结构的公知结构和方法以免模糊对本公开内容的其它方面的描述。
除非上下文另有要求，否则在说明书和所附权利要求书全文中，词语“包括”将解释成开放式包含意义，也就是说，解释为“包括但不限于”。
在本说明书全文中引用“一个实施例”或者“实施例”意味着结合该实施例描述的特定特征、结构或者特性包含于至少一个实施例中。因此，在本说明书全文中各处出现短语“在一个实施例中”或者“在实施例中”未必都是指相同方面。另外，可以在本公开内容的一个或者多个方面中以任何适当方式组合特定特征、结构或者特性。
现在参见图1A，示出了一种现有表面贴装组件的俯视图。在图1A的表面贴装组件封装体中，包括由模制化合物11以及由模制化合物11包裹的内部部件(未示出)，内部部件中第一引线(未完全示出)的一端12从模制化合物11向外延伸，内部部件中第二引线(未完全示出)的一端13从模制化合物11向外延伸。
图1B示出了图1A的表面贴装组件封装体的侧视图。如图1B所示，引线12和13从模制化合物的两侧向外延伸并且弯曲至模制化合物的底部表面。从图1B中可以看出，模制化合物11在封装体底部两侧留有空间，从而使得引线12和13的向下弯曲的底表面与模制化合物11的底部表面基本处于一个平面，以便于将封装体表面贴装至例如电路板之类的设备上。
参见图2A，示出了另一种现有表面贴装组件的俯视图。在图1A的表面贴装组件封装体中，包括由模制化合物21以及由模制化合物21包裹的内部部件(未示出)，内部部件中第一引线(未完全示出)的一端22从模制化合物21向外延伸，内部部件中第二引线(未完全示出)的一端23从模制化合物21向外延伸。
图2B示出了图2A的表面贴装组件封装体的侧视图。如图2B所示，引线22和23从模制化合物的两侧向外延伸，但是并不像图1B中所示那样弯曲至模制化合物的底部表面，而仅是在与模制化合物21的底部表面所在的平面延伸。这种类型的表面贴装组件封装体被称为平坦型表面贴装组件(SMAF)。
现在参见图3，图3示出了图2A和图2B中所示的SMAF的截面图。现在具体描述SMAF的内部结构以便于理解在下文中阐述本公开的原理。如图3所示，模制化合物31将内部部件包裹，仅露出引线32和33的一端，模制化合物为本领域技术人员所熟知，例如可以选择环氧树脂作为模制化合物。
在图3所示的封装体中，第一引线32和第二引线33从封装体向外延伸，第一引线32和第二引线33由例如铜或合金的金属材料制成，以用于传导电信号。例如第一引线32可以连接到接地电平，而第二引线33可以连接到电源电平或其它非接地电平的垫片。可以理解，引线32应该具有良好的导电性能，并且具有一定程度的耐热性能和一定程度刚性，以便在后续的、使用本领域技术人员所知的回流焊接技术将芯片经由焊料35固定至第一引线32的上表面上时引线32不至于熔化或产生显著形变。第二引线33例如也可以由铜制成。可以理解，本领域技术人员在实践本公开的技术方案时，可以根据需要(例如传输电平或信号的类型、待安装到的电路板等)将第二引线33选择为由与第一引线32不同的材料制成。可以理解，图2A、图2B以及图3中所示的第一引线32和第二引线33的位置和形状仅是示例，本公开不限于此。例如，第一引线32和第二引线可以彼此绝缘地在模制化合物的同一侧延伸。
本领域技术人员可以理解，引线并非限制为仅为线状，而是可以包括条状、带状、板状或是可以在外部电路和芯片之间传输电信号/电平的任何形状。
可以使用本领域技术人员所知的焊料35将芯片34固定在第一引线32的上表面上。所使用的焊料类型亦为本领域技术人员所熟知，例如可以使用SnPb。可以理解，本领域技术人员在实践本公开的技术方案时，可以根据需要(例如，引线的材料和/或形状、下文将描述的夹件的材料和/或形状、以及芯片类型等)选择其它的焊料。
接着描述图3所示实施例的夹件37。夹件37主要用于固定第二引线33和芯片34，并且在第二引线33和芯片34之间传递电平或信号。夹件37可以由铜或合金制成。夹件37的材料可以与第一引线32和/或第二引线相同或不同。这里应该注意，在图3中，由于夹件37呈现弯曲的“L”形，因此夹件37应该具有一定程度的韧性，从而在弯曲之后不易出现断裂或是裂痕以影响电平或信号的传输。夹件37的一端的下表面经由焊料36固定至芯片的上表面。焊料36可以与焊料35相同或不同。夹件37的另一端通过机械卡合与第二引线33固定。本领域技术人员可以理解，夹件37和第二引线33之间的连接固定可以采用其他形式，只要能保证两者之间的稳定固定和良好的导电性。例如，可以使用铜材料将夹件37和第二引线33一体形成。换言之，夹件37机械并且电耦合至第二引线33。
在图3的实施例中，芯片34是二极管芯片，二极管34的正极和负极经由第一引线32和第二引线33电耦合至外部的电路。本领域技术人员可以理解，芯片34可以是其它类型的适于封装在SMA中的其它类型的芯片，例如有源器件。
上面总体描述了SMAF的结构以便于理解本公开的构思。下面简要描述上述SMAF封装体的制造方法。
一般而言，多个第一引线32和多个第二引线33位于包含多个单元模块阵列的引线框架中。每个单元模块一般为矩形，并且包括一个第一引线32和第二引线33，其中第一引线32和第二引线33耦合到矩形相对的两边。更一般而言，使用例如铜材料一体形成包含多个第一引线32和多个第二引线33的引线框架。然后使用如上所述的焊料将芯片固定至相应的第一引线32上，并且使用如上所述的焊料和夹件将芯片与第二引线33电耦合。在此之后，在每个单元模块中使用模制化合物包裹第一引线32、第二引线33、夹件37和芯片34以形成封装体。在每个单元模块中形成封装体之后，从引线框架依次分离每个单元模块，从而获得多个SMAF封装体。
在上述方法中，例如，引线框架未被完全利用，这导致材料浪费(引线框架在封装体分离之后被废弃)，从而增加成本。通过对上述SMAF的研究发现，可以进一步改进SMAF的制造方法并且获得新型的SMAF。
参见图4描述根据本公开的一个实施例的SMAF封装体。图4中的封装体包括由模制化合物41包裹的引线42、引线43、焊料45、焊料46、芯片44和夹件47。通过使用回流方法经由焊料将芯片44固定在引线42的上表面上，并且使用回流方法经由焊料将夹件47的下表面固定在芯片44的上表面上。夹件47通过机械卡合与第二引线43固定在一起。图4所示的实施例与图3所示的封装体基本相同，不同之处仅在于：第一引线42和第二引线43从模制化合物的相对侧露出而不从其向外延伸，这是由于本公开的实施例的制造方法所决定的。出于简略的目的，关于图4中的封装体中的部件的描述可以参见上面针对图3的描述，在此不再赘述。
如上所述地，本领域技术人员可以理解，第一引线42和第二引线43可以彼此绝缘地位于模制化合物的相同侧，例如第二引线43从芯片44的上表面向第一引线42弯曲，从而第一引线42和第二引线43可以彼此绝缘并且平行地从模制化合物41的侧部露出。在一个可选示例中，第二引线44可以与夹件47一体形成。
在一个可选示例中，第一引线42和第二引线43的下表面从模制化合物41的底部表面露出。换言之，第一引线42和第二引线43的下表面从模制化合物41的底部表面处于基本上相同的平面中。
在图5中示出了本公开的另一实施例的SMAF封装体，其中封装体包括由模制化合物51包裹的引线52、引线53、焊料55、焊料56、芯片54和夹件57。通过使用回流方法经由焊料将芯片54固定在引线52的上表面上，并且使用回流方法经由焊料将夹件57的下表面固定在芯片54的上表面上。图5的实施例与图4所示的实施例相同，不同之处仅在于夹件57与第二引线53的耦合方式。出于简略的目的，关于图5中的封装体中的部件的描述可以参见上面针对图4和图3的描述，在此不再赘述。
在图5的实施例中，夹件57是两端平坦中间凸出的帽状，并且夹件57的一端经由焊料56固定至芯片54的上表面上。在图5的实施例中，提高第二引线53的高度，并且例如使用回流方法经由焊料58将夹件57固定至第二引线53的一端的上表面上。该实施例相比于图4的实施例的好处在于：夹件57由于无需过度弯曲，因而在材料选择方面更具有灵活性；并且能够节省夹件57的材料用量。此外，由于可以使用与在夹件57和芯片54之间以及在芯片54和第一引线42之间的回流焊接相同的工艺，因此可以简化工艺流程。本领域技术人员可以理解，夹件57可以采用其它形状，诸如平坦的板片状。
本领域技术人员可以理解，图4和图5中所示的SMAF还可以具有由模制化合物包裹的第三引线(未示出)，例如用于传输信号或数据。第三引线的材料和形状可以与第一引线和/或第二引线相同或不同。第三引线可以在模制化合物任一侧露出但不向外延伸。当第三引线与第一或第二引线在模制化合物同一侧露出时，它们的露出的一端可以平行但是彼此绝缘。第三引线的在模制化合物内未露出的一端可以机械或电耦合至芯片的上表面或下表面或者侧面。第三引线与芯片的耦合方式可以选择使用焊料回流焊接的方式，但是本领域技术人员也可以选择其它适合的耦合方式。
在一个可选的示例中，第三引线的下表面与第一、第二引线的下表面一样从模制化合物的底部表面露出，以便于表面贴装。在又一个可选的示例中，第三引线从模制化合物的、与第一引线和第二引线露出的侧不同的侧露出。
虽然上面描述了SMAF包括两个引线或三个引线的情形，但是本领域技术人员可以理解，可以在SMAF中包含4个或更多的引线，以用于传输不同的信号/数据/电平。
下面结合图6概述本公开的一个实施例的SMAF的制造方法。首先，提供多个第一引线和多个第二引线以用于形成多个封装体。参见图6，提供4个第一引线和4个第二引线以用于形成4个封装体，即，封装体60、60’、60”、60”’，其中第一封装体的第一引线可以与第二封装体的第二引线一体形成为引线62，第二封装体的第一引线可以与第三封装体的第二引线一体形成为引线62’，第三封装体的第一引线可以与第四封装体的第二引线一体形成为引线62”，单独形成第一封装体的第二引线61和第四封装体的第一引线63。当然，本领域技术人员也可以理解，一个封装体的第一引线和与其相邻的另一封装体的第二引线并不必须一体形成，而是可以分开形成和提供。
然后，提供多个芯片。例如，在图6中提供4个芯片，即芯片64、64’、64”和64”’。通过使用回流焊接的方法使用焊料将芯片64、64’、64”和64”’分别固定到待形成的第一封装体60、第二封装体60’、第三封装体60”和第四封装体60”’的第一引线的上表面上。提供多个夹件。在图6中示出4个夹件67、67’、67”和67”’。将夹件67、67’、67”和67”’分别与第二引线卡合，并且使用回流焊接的方法使用焊料将夹件67、67’、67”和67”’分别固定至相应的芯片64、64’、64”和64”’上。然后使用模制化合物包裹所有的部件以形成封装体阵列。
最后，对准切割所形成的整体呈现的封装体阵列以获得多个单独的封装体。显然，每个封装体的第一引线和第二引线的端部仅从模制化合物露出，而不从模制化合物向外延伸。
显然，相比于常规的以引线框架为基础在单独的单元模块中逐个形成SMAF，本公开的上述实施例的方法更为节省成本，并且工艺更为简单。
在上述方法中，可选使得每个第一引线和第二引线的下表面从封装体露出。备选地，在上述方法中的切割步骤之前，可以通过研磨或其它方法使得第一引线和第二引线的下表面露出。
在上述方法中，如参见图4描述的那样，夹件为弯曲的形状，本领域技术人员也可以构思其它形状。
在上述方法中，如参见图5描述的那样，夹件为两端平坦中间向上凸出的帽状，本领域技术人员也可以构思其它形状。
在一个可选的示例中，第一引线和所述第二引线的从所述模制化合物露出的端部位于所述封装体的相对侧。本领域技术人员可以理解，如上所述地，通过对参考图6描述的方法作出修改，使得第一引线和所述第二引线可以位于相同侧或相邻侧。
在一个可选的示例中，参见上面针对SMAF包括第三引线的情形的描述，在使用模制化合物形成封装体阵列之前，提供第三引线，以及将所述芯片电耦合至所述第三引线；以及在通过切割形成单独的封装体之后，所述第三引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。更可选地，使得第三引线从模制化合物的底部表面露出。
上面描述的模块化形成SMAF阵列并且使用切割获得根据本公开的实施例的无引线SMA封装体的方法可以显著降低成本并且简化工艺流程。
除了形成封装体阵列再切割以获得多个封装体的方法之外，本公开的另一实施例提供了一种用于形成表面贴装组件封装体的方法，包括：提供第一引线和第二引线；提供芯片；将芯片固定至第一引线上；提供夹件；将夹件与所述第二引线耦合，并且将夹件的下表面固定在芯片的上表面上；使用模制化合物包裹所述第一引线、第二引线、芯片和夹件，从而形成封装体，其中封装体的第一引线和第二引线的端部仅从模制化合物露出而不从模制化合物向外延伸。
概括而言，本公开的一个实施例提供了一种无引脚的表面贴装组件封装体，包括：第一引线；第二引线；芯片，固定在所述第一引线的上表面上；夹件，与所述第二引线耦合，并且所述夹件的下表面固定在所述芯片的上表面上；模制化合物，用于包裹所述第一引线、所述第二引线、所述芯片和所述夹件，其中所述第一引线和所述第二引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，所述第一引线、所述第二引线的下表面从所述封装体露出。
可选地，所述夹件为弯曲的形状，其中所述夹件的一端插入所述第二引线并且与其卡合以实现耦合，所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述夹件为两端平坦中间向上凸出的帽状，其中所述夹件的一端的下表面固定在所述第二引线的上表面上，并且所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述第一引线和所述第二引线的从所述模制化合物露出的端部位于所述封装体的相对侧。
可选地，所述封装体包括第三引线，其中所述芯片电耦合至所述第三引线，所述第三引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，所述第三引线的从所述模制化合物露出的侧与所述第一引线和所述第二引线从所述模制化合物露出的侧不同。
可选地，所述第三引线的下表面从所述封装体露出。
根据本公开的另一实施例，提供了一种电子设备，包括上述的封装体。
根据本公开的又一实施例，提供了一种用于形成表面贴装组件封装体的方法，包括：提供多个第一引线和多个第二引线；提供多个芯片；将芯片分别固定至相应的第一引线上；提供多个夹件；将所述夹件与相应的第二引线分别耦合，并且将所述夹件的下表面固定在相应芯片的上表面上；使用模制化合物包裹所述多个第一引线、所述多个第二引线、所述芯片和所述夹件以形成封装体阵列；以及切割所述封装体阵列以形成多个单独的封装体，其中所形成的每个封装体的第一引线和第二引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，使用模制化合物形成封装体阵列包括：使得所述第一引线、所述第二引线的下表面从所述封装体露出。
可选地，所述夹件为弯曲的形状，将所述夹件与相应的第二引线分别耦合包括：将所述夹件的一端插入所述第二引线并且与其卡合以实现耦合，并且将所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述夹件为两端平坦中间向上凸出的帽状，将所述夹件与相应的第二引线分别耦合包括：将所述夹件的一端的下表面固定在所述第二引线的上表面上，并且将所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述第一引线和所述第二引线的从所述模制化合物露出的端部位于所述封装体的相对侧。
可选地，上述方法还包括：在使用模制化合物形成封装体阵列之前，提供第三引线，以及将所述芯片电耦合至所述第三引线；以及在通过切割形成单独的封装体之后，所述第三引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，所述第三引线的从所述模制化合物露出的侧与所述第一引线和所述第二引线从所述模制化合物露出的侧不同。
可选地，所述第三引线的下表面从所述封装体露出。
根据本公开的又一实施例，提供了一种用于形成表面贴装组件封装体的方法，包括：提供第一引线和第二引线；提供芯片；将芯片固定至所述第一引线上；提供夹件；将所述夹件与所述第二引线耦合，并且将所述夹件的下表面固定在所述芯片的上表面上；以及使用模制化合物包裹所述第一引线、所述第二引线、所述芯片和所述夹件，从而形成所述封装体，其中所述封装体的第一引线和第二引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，使用模制化合物形成封装体包括：使得所述第一引线、所述第二引线的下表面从所述封装体露出。
可选地，所述夹件为弯曲的形状，将所述夹件与所述第二引线耦合包括：将所述夹件的一端插入所述第二引线并且与其卡合以实现耦合，并且将所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述夹件为两端平坦中间向上凸出的帽状，将所述夹件与所述第二引线耦合包括：将所述夹件的一端的下表面固定在所述第二引线的上表面上，并且将所述夹件的另一端的下表面固定在所述芯片的上表面上。
可选地，所述第一引线和所述第二引线的从所述模制化合物露出的端部位于所述封装体的相对侧。
可选地，上述方法还包括：在使用模制化合物形成所述封装体之前，提供第三引线，以及将所述芯片电耦合至所述第三引线；以及在形成所述封装体之后，所述第三引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
可选地，所述第三引线的从所述模制化合物露出的侧与所述第一引线和所述第二引线从所述模制化合物露出的侧不同。
可选地，所述第三引线的下表面从所述封装体露出。
虽然已经参考若干具体实施方式描述了本公开，但是应该理解，本公开并不限于所公开的具体实施方式。本公开旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (9)

1.一种无引脚的表面贴装组件封装体，其特征在于，包括：
第一引线；
第二引线；
芯片，固定在所述第一引线的上表面上；
夹件，与所述第二引线耦合，并且所述夹件的下表面固定在所述芯片的上表面上；以及
模制化合物，用于包裹所述第一引线、所述第二引线、所述芯片和所述夹件，其中所述第一引线和所述第二引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
2.根据权利要求1所述的封装体，其特征在于，所述第一引线、所述第二引线的下表面从所述封装体露出。
3.根据权利要求1所述的封装体，其特征在于，所述夹件为弯曲的形状，并且所述夹件的一端插入所述第二引线并且与其卡合以实现耦合，所述夹件的另一端的下表面固定在所述芯片的上表面上。
4.根据权利要求1所述的封装体，其特征在于，所述夹件为两端平坦中间向上凸出的帽状，并且所述夹件的一端的下表面固定在所述第二引线的上表面上，所述夹件的另一端的下表面固定在所述芯片的上表面上。
5.根据权利要求1所述的封装体，其特征在于，所述第一引线和所述第二引线的从所述模制化合物露出的端部位于所述封装体的相对侧。
6.根据权利要求1所述的封装体，其特征在于，所述封装体包括第三引线，并且所述芯片电耦合至所述第三引线，所述第三引线的端部仅从所述模制化合物露出而不从所述模制化合物向外延伸。
7.根据权利要求6所述的封装体，其特征在于，所述第三引线的从所述模制化合物露出的侧与所述第一引线和所述第二引线从所述模制化合物露出的侧不同。
8.根据权利要求6所述封装体，其特征在于，所述第三引线的下表面从所述封装体露出。
9.一种电子设备，其特征在于，包括根据权利要求1-8中任一项所述的封装体。
CN201320777456.XU 2013-11-27 2013-11-27 无引脚的表面贴装组件封装体以及电子设备 Expired - Lifetime CN203746824U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320777456.XU CN203746824U (zh) 2013-11-27 2013-11-27 无引脚的表面贴装组件封装体以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320777456.XU CN203746824U (zh) 2013-11-27 2013-11-27 无引脚的表面贴装组件封装体以及电子设备

Publications (1)

Publication Number Publication Date
CN203746824U true CN203746824U (zh) 2014-07-30

Family

ID=51346587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320777456.XU Expired - Lifetime CN203746824U (zh) 2013-11-27 2013-11-27 无引脚的表面贴装组件封装体以及电子设备

Country Status (1)

Country Link
CN (1) CN203746824U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681505A (zh) * 2013-11-27 2015-06-03 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681505A (zh) * 2013-11-27 2015-06-03 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法
CN104681505B (zh) * 2013-11-27 2021-05-28 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法

Similar Documents

Publication Publication Date Title
US8305180B2 (en) Electromagnetic coil means
CN104681505A (zh) 无引脚的表面贴装组件封装体及其制造方法
US11942263B2 (en) Supportable package device and package assembly
CN206076349U (zh) 电连接片及电池模组
CN103474859B (zh) 端子制作方法及端子与电子元器件芯体的制作方法
US11942711B2 (en) Electrical connector with electrical terminals
CN203746824U (zh) 无引脚的表面贴装组件封装体以及电子设备
CN201708396U (zh) 模组元件
CN104135139A (zh) 一种电源供应模块
CN214068695U (zh) 一种2.5d封装结构及电子设备
CN111081914A (zh) 锂电池
CN210429562U (zh) 一种薄膜电容器及电机驱动器
CN201440496U (zh) 改良的连接件端子
CN207426159U (zh) 一种新型发射天线
CN215070166U (zh) 便于更换电芯的锂电池
CN109785989A (zh) 一种车用线形连接带及其制造方法
CN202602010U (zh) 模块式滤波结构
CN201966480U (zh) 基于半导体制冷器的同轴激光器装置
CN216648296U (zh) 复合型电子元件
CN209374712U (zh) CFast卡的改良结构
CN220290604U (zh) 一种电感连接结构
CN210129597U (zh) 一种大电流焊孔结构、锂电池保护板和锂电池
CN208782169U (zh) 稳定可靠的USB Type-C连接器
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN215266577U (zh) 电芯模组及其采样系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 5 / F East B501, South B502, North B503, 6th floor, block B, TCL Industrial Research Institute building, No. 006, Gaoxin South 1st Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

Address before: 518057 SKYWORTH building, South Zone, hi tech Zone, Nanshan District Science Park, Guangdong, Shenzhen

Patentee before: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

CP02 Change in the address of a patent holder
CX01 Expiry of patent term

Granted publication date: 20140730

CX01 Expiry of patent term