CN203481234U - 绝缘栅双极型晶体管 - Google Patents

绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN203481234U
CN203481234U CN201320220752.XU CN201320220752U CN203481234U CN 203481234 U CN203481234 U CN 203481234U CN 201320220752 U CN201320220752 U CN 201320220752U CN 203481234 U CN203481234 U CN 203481234U
Authority
CN
China
Prior art keywords
insulated gate
gate bipolar
energy level
groove
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320220752.XU
Other languages
English (en)
Inventor
汉斯-约阿希姆·舒尔茨
弗兰克·普菲尔什
霍尔格·豪斯肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN201320220752.XU priority Critical patent/CN203481234U/zh
Application granted granted Critical
Publication of CN203481234U publication Critical patent/CN203481234U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

本实用新型提供了一种绝缘栅双极型晶体管,包括:第一基区,具有第二导电类型;源区,具有不同于第二导电类型的第一导电类型并与第一基区形成第一pn结;漂移区,具有第一导电类型并与第一基区形成第二pn结;集电区,具有第二导电类型;至少一个沟槽,其中,至少一个沟槽由栅电极填充,至少一个沟槽具有第一沟槽部和第二沟槽部,第一沟槽部具有第一宽度,第二沟槽部具有第二宽度,第二宽度与第一宽度不同;以及场终止区,具有第一导电类型,位于漂移区和集电区之间并与集电区形成第三pn结,其中,场终止区包括深能级第一导电类型掺杂区。场终止区具有深能级掺杂区,可以保证在绝缘栅双极型晶体管断开期间功率损耗降低也能够获得良好的短路鲁棒性。

Description

绝缘栅双极型晶体管
技术领域
本实用新型涉及一种半导体器件,更具体地,涉及一种绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管(IGBT:Insulated Gate Bipolar Transistor)是由金属氧化物半导体场效应晶体管(MOSFET:Metal-Oxide-SemiconductorField-Effect Transistor)和双极型晶体管(BJT:Bipolar Junction Transistor)复合而成的半导体器件,其兼具这两种器件的优点,既具有MOSFET的驱动功率小和开关速度快的优点,又具有BJT的饱和压降低且容量大的优点。因此,近年来IGBT已经广泛应用于诸如交流电机、变频器、开关电源、照明电路、牵引传动等需要进行电力转换的领域。
图1示出了现有的IGBT的一个实例。如图1所示,IGBT10被示出为具有沟槽栅场终止型结构,其包括顺次层叠的p型集电区11、n型场终止区12、n-型漂移区13、p型基区14以及n+型源区15,以及形成在n-型漂移区13、p型基区14以及n+型源区15中的栅极16和栅氧化层17。
进一步地,在图1所示的IGBT10中,栅极16包括具有均匀截面宽度的上部栅极161以及截面宽度大于上部栅极161的截面宽度的下部栅极162。这种结构可被称为局部窄台(PNM:Partially Narrow Mesa)结构。在Masakiyo Sumitomo等人发表于2012年第24届国际功率半导体器件与功率集成电路会议(ISPSD:International Symposium on PowerSemiconductor Devices and IC)的论文“Low Loss IGBT with PartiallyNarrow Mesa Structure(PNM-IGBT)”以及美国专利第US7800187B2号中记载了具有类似结构的IGBT。通过形成如图1中虚线框所示的局部窄台结构(两个相邻沟槽栅之间的基区被窄化),能够在确保不减小金属-半导体接触面积的情况下减小台面宽度(两个相邻沟槽栅之间的基区的宽度),从而IGBT10的饱和电压显著降低,并且通态电压和关断损耗之间也能获得良好权衡。
然而,在绝缘栅双极型晶体管在正面侧上具有极小的台面结构的情况下,靠近晶体管的正面侧在其导通状态下存在高浓度的自由电荷载流子,以获得低的饱和电压值VCEsat。因此,有必要降低绝缘栅双极型晶体管的背面发射极的射极效率以减少绝缘栅双极型晶体管断开期间出现的功率损耗。另一方面,绝缘栅双极型晶体管的软断开特性要求在断开期间避免高电压峰值,尤其是对于高漏电感的情况。此外,为了获得良好的短路鲁棒性,射极效率在室温或甚至更低的操作温度下不应该太低,以避免或至少降低有害的电场的垂直分布的“反转(Umklapp)”效应(也称作Kirk效应)。
实用新型内容
鉴于以上情况,期望提供一种能够在断开期间减少功率损耗而同时在低温下操作时能够获得良好的短路鲁棒性的IGBT器件。
根据本实用新型的一个实施方式,提供了一种绝缘栅双极型晶体管,包括半导体本体,其特征在于,包括:第一基区,具有第二导电类型;源区,具有不同于所述第二导电类型的第一导电类型并与所述第一基区形成第一pn结;漂移区,具有不同于所述第二导电类型的第一导电类型并与所述第一基区形成第二pn结;集电区,具有与所述第一导电类型不同的第二导电类型;至少一个沟槽,其中,所述至少一个沟槽由栅电极填充,并且其中,所述至少一个沟槽具有第一沟槽部和第二沟槽部,所述第一沟槽部具有第一宽度,所述第二沟槽部具有第二宽度,所述第二宽度与所述第一宽度不同;以及场终止区,具有所述第一导电类型,位于所述漂移区和所述集电区之间并与所述集电区形成第三pn结,其中,所述场终止区包括深能级第一导电类型掺杂区。
所述深能级第一导电类型掺杂区包括在导带边缘之下至少0.2eV的能级。
所述深能级第一导电类型掺杂区包括在硅的能带间隙中具有深能级的至少一种原子。硅的能带间隙中的所述深能级为在硅的最接近能带边缘之下至少0.2eV。
优选地,所述至少一种原子包括来自硒和硫中的至少一种。
优选地,所述至少一种原子的浓度为1.E+16cm-3以上。
进一步地,所述深能级第一导电类型掺杂区包括:第一区域,具有第一深能级原子掺杂浓度;以及第二区域,比所述第一区域更靠近所述集电区与所述场终止区之间的所述第三pn结,并具有第二深能级原子掺杂浓度,其中,所述第二深能级原子掺杂浓度大于所述第一深能级原子掺杂浓度,并且与所述第一区域的掺杂轮廓相比通常具有较高的掺杂轮廓梯度。
可选地,所述场终止区进一步包括能级靠近硅的最接近能带边缘的原子。
可选地,所述场终止区进一步包括:至少一个具有所述第二导电类型的埋入区。
所述至少一个埋入区包括相对于彼此在所述绝缘栅双极型晶体管的横向排列的多个埋入局部p型区。
所述至少一个埋入区包括具有覆盖几个单元节距的横向延伸的多个埋入局部p型区。
所述至少一个埋入区与所述绝缘栅双极型晶体管的正面侧结构对准。
此外,所述场终止区可选地包括质子注入区,以及所得的质子注入引起的施主浓度。
所述集电区包括:第一集电区域,具有第一掺杂浓度;以及第二集电区域,具有第二掺杂浓度,其中,所述第一集电区域与所述第二集电区域横向排列,并且所述第一掺杂浓度和所述第二掺杂浓度不同。
所述绝缘栅双极型晶体管进一步包括,形成在所述半导体本体表面上并至少部分地设置在所述源区处的沟槽,并且其中,所述沟槽由发射电极的一部分填充从而使得所述发射电极与所述源区和所述第一基区接触。
所述沟槽的深度大于或等于由所述源区和所述第一基区形成的所述第一pn结的深度。
所述绝缘栅双极型晶体管进一步包括,防闩锁区(P+),形成在所述第一基区中,具有所述第一导电类型以及比所述第一基区大的掺杂浓度。
所述防闩锁区(P+)具有位于所述源区之下并与所述源区接触的至少第一部分。
所述第二沟槽部设置在所述绝缘栅双极型晶体管的垂直方向上、所述第一沟槽部之下,并且其中,在所述绝缘栅双极型晶体管的横向上所述第二宽度大于所述第一宽度。
所述第一沟槽部的所述第一宽度为沿着所述第一沟槽部均匀的宽度。
所述至少一个沟槽包括绝缘体,所述绝缘体将所述栅电极至少与所述源区和所述第一基区绝缘。
在根据本实用新型的绝缘栅双极型晶体管中,由于场终止区包括深能级掺杂区,所以,对于低温操作,深能级掺杂区中的深能级掺杂原子在场终止区的非耗尽层中的活性相对低,从而射极效率在较低的温度可以被选择为相对高,而与较高的操作温度相比,在较低的温度,射极效率通常明显较低,从而既可以保证在绝缘栅双极型晶体管的较高操作温度下断开期间功率损耗降低也能够获得良好的短路鲁棒性。此外,通过该措施可以最小化该装置的漏电流
附图说明
在附图中,不同视图中的相似参考符号一般表示相同部分。附图不一定按比例绘制,重点在于对本实用新型的原则进行图解说明。在以下说明中,根据以下附图对本实用新型的各个实施方式进行了说明,在附图中:
图1是示出现有技术的IGBT的一个实例的斜视图;
图2是示出根据本实用新型的一个实施方式的IGBT的截面图;
图3是示出根据本实用新型的在深能级掺杂区中分两步掺杂有Se和S的IGBT的截面图;
图4是示出根据本实用新型的示意性Se+S-场终止掺杂轮廓图;以及
图5是示出根据本实用新型的变形例的IGBT的截面图。
具体实施方式
以下详细说明参照附图进行,附图以图解方式示出可实施本实用新型的具体细节和实施方式。
本文可使用关于在侧面或表面“之上”形成材料的词语“之上”,表示该材料可“直接”形成于所述侧面或表面“之上”,例如,与其直接接触。本文可使用关于在侧面或表面“之上”形成材料的词语“之上”,表示材料可“间接”形成于所述侧面或表面“之上”,所述侧面或表面与该材料之间设有一个或多个附加层。
在本实用新型中,对于在较高操作温度下,具有窄台结构的IGBT的背面p发射极的相对低的射极效率的情况,提出使用特定的场终止结构,以确保软断开特性和相对低操作温度下(例如,室温或甚至更低的温度)的良好的短路鲁棒性。
图2是示出根据本实用新型的一个实施方式的IGBT的截面图。参照图2,IGBT20被示出为包括顺次层叠的集电极C、p型集电区21、n型场终止区22、n-型漂移区23、p型基区24以及n+型源区25,以及形成在n-型漂移区23、p型基区24以及n+型源区25中的栅极26和栅介电层27。栅介电层27将栅电极26至少与源区25和基区24绝缘。另外,在p型基区24、n+型源区25、栅极26的上表面上形成有层间介电层28。IGBT20还具有发射极29,发射极29包括第一发射极部分291和第二发射极部分292。第一发射极部分291形成在层间介电层28上,第二发射极部分292从第一发射极部分291的下表面向下延伸穿过层间介电层28,以与p型基区24和n+型源区25接触。
此外,在图2所示的IGBT20中,栅极26包括具有均匀截面宽度的上部栅极261以及截面宽度大于上部栅极261的截面宽度的下部栅极262。上部栅极261的宽度沿着上部栅极261是均匀的。
沟槽形成在所述半导体本体表面上并至少部分地设置在所述源区25处,并且其中,所述沟槽由发射电极的一部分填充从而使得发射电极与源区和第一基区24接触。所述沟槽的深度大于或等于由源区25和第一基区24形成的pn结的深度。防闩锁区(P+)形成在所述第一基区(24)中,具有所述第一导电类型以及比所述第一基区大的掺杂浓度。所述防闩锁区(P+)具有位于所述源区25之下并与所述源区25接触的至少第一部分。
在图2所示的根据本实用新型的一个实施方式的IGBT中,n型场终止区22包括掺杂有在硅的能带间隙中具有深能级的至少一种原子的深能级掺杂区22’。在上下文中,深能级掺杂区表示掺杂原子的能带间隙中的至少一个能级具有在最接近能带之下与最接近能带边缘至少150meV的差值,优选地,至少200meV的差值。这样的具有深能级的原子的实例例如包括硒(Se)或硫(S),但并不限于这两种原子。这两种原子在硅的能带间隙中具有两个深能级。这些深能级的优点在于,对于低操作温度,这些原子在n型场终止区22的非耗尽区中的活性相对低(导致相对高的传输因子),从而IGBT的射极效率在较低的温度可以被选择为相对高。特别地,在室温,软断开特性为临界点,这是因为,与较高的操作温度相比,在较低的温度,IGBT的射极效率通常明显较低。换句话说,通过在IGBT的漂移区和集电区之间设置包括掺杂有在硅的能带间隙中具有深能级的原子的深能级掺杂区的场终止区,使得根据本实用新型的IGBT能够具有相对软的断开特性和在低温下良好的短路鲁棒性,以及在高温下的不太高的断开损耗。此外,通过使用这样的深能级掺杂区可以显著降低IGBT的高温下的漏电流。此外,n型场终止区22可以进一步包括能级靠近硅的最接近能带边缘的原子。深能级掺杂区22’包括在导带边缘之下至少0.2eV的能级。
优选地,期望至少在靠近p型集电区和场终止区之间的pn结处的作为深能级施主的原子的浓度相对高。优选高掺杂能级的原因在于,掺杂能级越高,这些掺杂原子的活性的温度依赖性越强,而背面射极效率的温度依赖性越小(甚至可以为负)。因此,期望掺杂浓度,特别是靠近IGBT的场终止区和p型集电区之间的pn结处优选超过1.E+16cm-3。也可以是超过1.E+15cm-3的掺杂能级。p型集电区的掺杂能级必须适应提高的场终止区浓度。
在IGBT导通状态下的低浓度的自由电荷载流子在整个操作温度范围上是有用的IGBT的一些区域中(例如,在结终端的区域或栅衬垫或栅引线之下的区域中),场终止区的掺杂浓度甚至可以更高;此外,在这些区域中,如果场终止区另外或可选地包含能级相对接近硅的导带边缘的原子以减少对于整个操作温度范围的这些区域中的自由电荷载流子的注入,则是有利的。
作为优化IGBT的软断开特性的具体实例,可以在n型场终止区22的深能级掺杂区中通过向内扩散技术(in-diffusion technique)或离子束溅射法分两步掺杂硒(Se)和硫(S),但并不限于上述掺杂方法。
图3示出了根据本实用新型的具有以两个不同的渗透深度掺杂的Se和S的IGBT的截面图,其中与图2中类似的参考标号(31、32、32’、33、34、35、36、37、361、362)对应于图2中相应的部分(21、22、22’、23、24、25、26、27、261、262),其具体指代将不再详细描述。图4示出了根据本实用新型的示意性Se+S-场终止掺杂轮廓图,其中,横轴对应于从IGBT背面(左)沿向前面的方向穿过IGBT的垂直切割(深度),纵轴表示掺杂原子的浓度。
由图4可以看出,与硒的穿透深度相比,硫的穿透深度通常较深,因此,硫的浓度将较低,从而在IGBT中形成了两步掺杂轮廓。所得的两步掺杂轮廓可以通过两种掺杂剂的两步扩散来获得。可选地,也可以同时向内扩散,因为与硒的扩散系数相比,硫的扩散系数更高。由于在IGBT断开期间其空间电荷层的穿透速度降低,从而所得的两步掺杂轮廓使得IGBT具有极软的断开特性。此外,由于在短路期间流动的电流的非常有效的局部补偿,通过这样的两步掺杂轮廓可以显著提高短路鲁棒性,从而降低Kirk效应。
作为提高IGBT断开期间的软断开特性的另一种选择,可以在场终止区的深能级掺杂区中实现多个埋入局部p型区(local p-type region),如图5所示。标号52’’表示多个埋入局部p型区,其他与图2中类似的参考标号(51、52、52’、53、54、55、56、57、561、562)对应于图2中相应的部分(21、22、22’、23、24、25、26、27、261、262),其具体指代将不再详细描述。
至少一个埋入局部p型区具有覆盖几个单元节距的横向延伸。
可选地,至少一个埋入区包括相对于彼此在所述绝缘栅双极型晶体管的横向排列的多个埋入局部p型区。
可选地,场终止区52包括深能级n型掺杂区52’。
所述埋入局部p型可以或不与绝缘栅双极型晶体管的正面结构对准。
由于在场终止区中实现多个埋入局部p型区,这使得在IGBT的断开期间可控制自由电荷载流子的注入。在IGBT的导通状态下,这些埋入局部p型区对自由电荷载流子的浓度没有显著影响,但是,在IGBT断开期间,通过这些埋入局部p型区的pn结的可控的击穿确保了通过这些埋入局部p型区向场终止区的自由电荷载流子的另外的注入,从而提高了IGBT断开期间的软断开特性。由于以深施主能级原子掺杂场终止区,所以,该控制的载流子注入是特别有效的。
在结终端或栅衬垫或栅引线之下的区域中,可以省略这些埋入局部p型区以通过这些区域中的最小的注入来提高IGBT器件的鲁棒性。
尽管以上已经通过在IGBT的深能级掺杂区中掺杂在硅的能带间隙中具有相对深的能级的原子或在场终止区中实现多个埋入局部p型区的实例描述了能够实现上述效果的本实用新型的实施方式,但本实用新型并不限于这些实例。
可选地,可以将至少部分场终止区通过质子注入而形成质子注入区,即,质子感应n型层。这些质子感应n型层具有相对小的穿透深度,从而对于IGBT器件的短路鲁棒性是有益的。质子注入与在250℃和420℃之间的温度下执行的IGBT器件的退火步骤一起导致了可控的施主的产生。这些处理可以在执行制造IGBT器件所需的高温处理步骤之后来执行,更具体地,在从背面将晶片薄化之后来执行。
可选地,还可以通过使得IGBT器件的背面发射极(集电区)的浓度另外或可选地实施为横向变化(lateral variation),以提高具有小的台面结构的IGBT器件的断开期间的软断开特性。
在本实用新型中,在具有小的台面结构的IGBT中实现具有深施主能级和另外或可选地具有埋入局部p型层的n型场终止层以确保在高温下IGBT器件的断开期间低的功率损耗,以及在整个温度范围内的软断开特性。此外,通过质子辐射在IGBT器件的场终止区中产生n型掺杂。另外,实现了具有发射极的可控的横向变化的背面p发射极以及注入效率。
上文根据特定实施方式对本实用新型进行了具体示出和说明,但本领域的技术人员应理解,只要不脱离所附权利要求限定的本实用新型的主旨和范围,可对其形式和细节进行各种改变。因此,本实用新型的范围如所附权利要求所述,因此,只要符合权利要求等同物的意义和范围,可进行各种改变。

Claims (22)

1.一种绝缘栅双极型晶体管,包括半导体本体,其特征在于,包括: 
第一基区,具有第二导电类型; 
源区,具有不同于所述第二导电类型的第一导电类型并与所述第一基区形成第一pn结; 
漂移区,具有不同于所述第二导电类型的第一导电类型并与所述第一基区形成第二pn结; 
集电区,具有与所述第一导电类型不同的第二导电类型; 
至少一个沟槽,其中,所述至少一个沟槽由栅电极填充,并且其中,所述至少一个沟槽具有第一沟槽部和第二沟槽部,所述第一沟槽部具有第一宽度,所述第二沟槽部具有第二宽度,所述第二宽度与所述第一宽度不同;以及 
场终止区,具有所述第一导电类型,位于所述漂移区和所述集电区之间并与所述集电区形成第三pn结, 
其中,所述场终止区包括深能级第一导电类型掺杂区。 
2.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于, 
所述深能级第一导电类型掺杂区包括在导带边缘之下至少0.2eV的能级。 
3.根据权利要求1或2所述的绝缘栅双极型晶体管,其特征在于,所述深能级第一导电类型掺杂区包括在硅的能带间隙中具有深能级的至少一种原子。 
4.根据权利要求3所述的绝缘栅双极型晶体管,其中,硅的能带间隙中的所述深能级为在硅的最接近能带边缘之下至少0.2eV。 
5.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述至少一种原子包括来自硒和硫中的至少一种。 
6.根据权利要求3所述的绝缘栅双极型晶体管,其特征在于,所述至少一种原子的浓度为1.E+16cm-3以上。 
7.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于, 
所述深能级第一导电类型掺杂区包括: 
第一区域,具有第一深能级原子掺杂浓度;以及 
第二区域,比所述第一区域更靠近所述集电区与所述场终止区之间的所述第三pn结,并具有第二深能级原子掺杂浓度, 
其中,所述第二深能级原子掺杂浓度大于所述第一深能级原子掺杂浓度。 
8.根据权利要求2、4或6中任一项所述的绝缘栅双极型晶体管,其特征在于, 
所述深能级第一导电类型掺杂区包括: 
第一区域,具有第一深能级原子掺杂浓度;以及 
第二区域,比所述第一区域更靠近所述集电区与所述场终止区之间的所述第三pn结,并具有第二深能级原子掺杂浓度, 
其中,所述第二深能级原子掺杂浓度大于所述第一深能级原子掺杂浓度。 
9.根据权利要求1、2、6或7中任一项所述的绝缘栅双极型晶体管,其特征在于,所述场终止区进一步包括能级靠近硅的最接近能带边缘的原子。 
10.根据权利要求1、2、6或7中任一项所述的绝缘栅双极型晶体管,其特征在于, 
所述场终止区进一步包括: 
至少一个具有所述第二导电类型的埋入区。 
11.根据权利要求10所述的绝缘栅双极型晶体管,其特征在于,所述至少一个埋入区包括相对于彼此在所述绝缘栅双极型晶体管的横向排列的多个埋入局部p型区。 
12.根据权利要求10所述的绝缘栅双极型晶体管,其特征在于, 
所述至少一个埋入区包括具有覆盖几个单元节距的横向延伸的多个埋入局部p型区。 
13.根据权利要求10所述的绝缘栅双极型晶体管,其特征在于,所述至少一个埋入区与所述绝缘栅双极型晶体管的正面侧结构对准。 
14.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述场终止区包括质子注入区。 
15.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于, 
所述集电区包括: 
第一集电区域,具有第一掺杂浓度;以及 
第二集电区域,具有第二掺杂浓度, 
其中,所述第一集电区域与所述第二集电区域横向排列,并且所述第一掺杂浓度和所述第二掺杂浓度不同。 
16.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,进一步包括 
形成在所述半导体本体表面上并至少部分地设置在所述源区处的沟槽,并且其中,所述沟槽由发射电极的一部分填充从而使得所述发射电极与所述源区和所述第一基区接触。 
17.根据权利要求16所述的绝缘栅双极型晶体管,其特征在于,所述沟槽的深度大于或等于由所述源区和所述第一基区形成的所述第一pn结的深度。 
18.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,进一步包括 
防闩锁区(P+),形成在所述第一基区中,具有所述第一导电类型以及比所述第一基区大的掺杂浓度。 
19.根据权利要求18所述的绝缘栅双极型晶体管,其特征在于,所述防闩锁区(P+)具有位于所述源区之下并与所述源区接触的至少第一部分。 
20.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述第二沟槽部设置在所述绝缘栅双极型晶体管的垂直方向上、所述第一沟槽部之下,并且其中,在所述绝缘栅双极型晶体管的横向上所述第二宽度大于所述第一宽度。 
21.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述第一沟槽部的所述第一宽度为沿着所述第一沟槽部均匀的宽度。 
22.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述至少一个沟槽包括绝缘体,所述绝缘体将所述栅电极至少与所述源区和所述第一基区绝缘。 
CN201320220752.XU 2013-04-26 2013-04-26 绝缘栅双极型晶体管 Expired - Lifetime CN203481234U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320220752.XU CN203481234U (zh) 2013-04-26 2013-04-26 绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320220752.XU CN203481234U (zh) 2013-04-26 2013-04-26 绝缘栅双极型晶体管

Publications (1)

Publication Number Publication Date
CN203481234U true CN203481234U (zh) 2014-03-12

Family

ID=50229509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320220752.XU Expired - Lifetime CN203481234U (zh) 2013-04-26 2013-04-26 绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN203481234U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261719A (zh) * 2015-06-30 2020-06-09 英飞凌科技奥地利有限公司 半导体器件和用于形成半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261719A (zh) * 2015-06-30 2020-06-09 英飞凌科技奥地利有限公司 半导体器件和用于形成半导体器件的方法
CN111261719B (zh) * 2015-06-30 2023-11-21 英飞凌科技奥地利有限公司 半导体器件和用于形成半导体器件的方法

Similar Documents

Publication Publication Date Title
CN102623513B (zh) 用于快速开关的带有可控注入效率的二极管结构
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
CN107799587B (zh) 一种逆阻型igbt及其制造方法
CN102956684B (zh) 集成晶胞的掩埋场环场效应晶体管植入空穴供应通路
US9620631B2 (en) Power semiconductor device
CN105531825A (zh) 半导体装置及半导体装置的制造方法
JP4479052B2 (ja) 半導体装置
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
JPH08316479A (ja) 絶縁ゲート型半導体装置およびその製造方法
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN102184944A (zh) 一种横向功率器件的结终端结构
CN102456690B (zh) 半导体器件及其制造方法
CN203339170U (zh) 绝缘栅双极型晶体管
CN112397593B (zh) 半导体器件及制造方法
CN106057879A (zh) Igbt器件及其制造方法
CN113725292A (zh) 一种具有低导通电压高抗闩锁能力的igbt及其制备方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN203481234U (zh) 绝缘栅双极型晶体管
CN111370464A (zh) 沟槽栅功率器件及其制造方法
CN203481235U (zh) 绝缘栅双极型晶体管
CN104617139A (zh) Ldmos器件及制造方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN113838913A (zh) 分段式注入的自钳位igbt器件及其制作方法
CN103779404B (zh) P沟道注入效率增强型绝缘栅双极型晶体管
CN203445129U (zh) 绝缘栅双极型晶体管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20140312