CN111261719B - 半导体器件和用于形成半导体器件的方法 - Google Patents

半导体器件和用于形成半导体器件的方法 Download PDF

Info

Publication number
CN111261719B
CN111261719B CN202010079121.5A CN202010079121A CN111261719B CN 111261719 B CN111261719 B CN 111261719B CN 202010079121 A CN202010079121 A CN 202010079121A CN 111261719 B CN111261719 B CN 111261719B
Authority
CN
China
Prior art keywords
region
depletable
semiconductor device
doped region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010079121.5A
Other languages
English (en)
Other versions
CN111261719A (zh
Inventor
F·希尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN202010079121.5A priority Critical patent/CN111261719B/zh
Publication of CN111261719A publication Critical patent/CN111261719A/zh
Application granted granted Critical
Publication of CN111261719B publication Critical patent/CN111261719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，包括竖直电气元件布置的多个补偿区、竖直电气元件布置的多个漂移区和不可耗尽的掺杂区。多个补偿区中的补偿区被布置在该半导体器件的半导体衬底中。此外，竖直电气元件布置的多个漂移区被布置在该半导体器件的单元区之内的半导体衬底中。多个漂移区和多个补偿区在横向方向上被交替地布置。不可耗尽的掺杂区从单元区的边缘朝着半导体衬底的边缘横向延伸。不可耗尽的掺杂区具有在阻断操作的期间施加至半导体器件的电压不可耗尽的掺杂。

Description

半导体器件和用于形成半导体器件的方法
本申请是于2016年6月30日向中国国家专利局提出、申请号为201610507479.7、优先权日为2015年6月30日、发明名称为“半导体器件和用于形成半导体器件的方法”的中国发明专利申请的分案申请。
技术领域
各个实施例涉及针对用于半导体器件的边缘终止结构的概念，并且具体涉及半导体器件和用于形成半导体器件的方法。
背景技术
在许多应用中，功率晶体管以反向模式(reverse mode)(例如，半桥布置)进行操作。结合这种情况，体二极管可以变成正向操作，并且p型本体区和n型衬底(在n沟道MOS中的金属氧化物半导体)将电子和空穴作为离子注入到漂移区(zone)。由于边缘区域的体积很大，因此，特别是在该边缘区域处就可能存储了许多等离子体(plasma)，这些等离子体在施加阻断电压(换流(commutating))的期间被耗尽。例如，来自边缘区域的所有的空穴必须通过最外面的源极/体接触点流出，而电子则能够流出至所提供的大面积的衬底。结果，在边缘区域处可能会达到非常高的空穴电流密度和非常高的空穴浓度。希望增强半导体器件的可靠性和/或耐用性。
发明内容
可能存在针对提供了用于提供增强的可靠性和/或耐用性的半导体器件的概念的要求。
这种要求可以通过各个权利要求的主题而被满足。
某些实施例涉及半导体器件，所述半导体器件包括竖直电气元件布置的多个补偿区、该竖直电气元件布置的多个漂移区和不可耗尽(non-depletable)的掺杂区。多个补偿区中的补偿区被布置在该半导体器件的半导体衬底中。而且，该竖直电气元件布置的多个漂移区被布置在该半导体器件的单元(cell)区之内的半导体衬底中。多个漂移区和多个补偿区在横向方向上被交替地布置。不可耗尽的掺杂区从单元区的边缘朝着半导体衬底的边缘横向延伸。该不可耗尽的掺杂区包括在阻断操作期间由施加至所述半导体器件的电压不可耗尽的掺杂。此外，多个补偿区和该不可耗尽的掺杂区包括第一导电类型且多个漂移区包括第二导电类型。该不可耗尽的掺杂区包括在靠近单元区的区域(area)处的最大掺杂浓度，以及在距半导体衬底和单元区之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、在距半导体衬底与单元区之内的所述竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于漂移区或所述多个补偿区中的补偿区的深度处的、或在被定位成比由最低的导电层所实现的栅场板(gate fieldplate)更靠近半导体衬底的边缘的位置处的较低掺杂浓度，该较低掺杂浓度是所述不可耗尽的掺杂区的所述最大掺杂浓度的至少10％。
某些实施例涉及半导体器件，所述半导体器件包括竖直电气元件布置和不可耗尽的掺杂区。该竖直电气元件布置使能在该半导体器件的半导体衬底的前侧和后侧之间的电流。而且，该不可耗尽的掺杂区从半导体衬底的单元区的边缘朝着半导体衬底的边缘横向延伸。不可耗尽的掺杂区包括在阻断操作期间由施加至半导体器件的电压不可耗尽的掺杂。该不可耗尽的掺杂区包括第一导电类型。该不可耗尽的掺杂区包括在靠近单元区的区域处的最大掺杂浓度，以及在距半导体衬底与单元区之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、在距半导体衬底与单元区之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于竖直电气元件布置的漂移区的深度处的、或在被定位成比由最低的导电层所实现的栅场板更靠近半导体衬底的边缘的位置处的较低掺杂浓度，较低掺杂浓度是不可耗尽的掺杂区的最大掺杂浓度的至少10％。此外，不可耗尽的掺杂区的包括较低掺杂浓度的部分与半导体衬底的包括第二导电类型并且被定位在单元区的外部的掺杂区之间的横向距离小于20μm。
某些实施例涉及用于形成半导体器件的方法。所述方法包括形成竖直电气元件布置的多个补偿区。多个补偿区中的补偿区延伸进入该半导体器件的半导体衬底中。此外，该竖直电气元件布置的多个漂移区被延伸进入该半导体器件的单元区之内的半导体衬底中。多个漂移区和多个补偿区在横向方向上被交替地布置。多个补偿区包括第一导电类型且多个漂移区包括第二导电类型。而且，所述方法包括形成从单元区的边缘朝着半导体衬底的边缘横向延伸的不可耗尽的掺杂区。该不可耗尽的掺杂区包括在阻断操作期间由施加至半导体器件的电压不可耗尽的掺杂。此外，该不可耗尽的掺杂区包括第一导电类型。该不可耗尽的掺杂区包括在靠近单元区的区域处的最大掺杂浓度，以及在距半导体衬底与单元区之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、在距半导体衬底与单元区之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于竖直电气元件布置的漂移区的深度处的、或在被定位成比由最低的导电层所实现的栅场板更靠近半导体衬底的边缘的位置处的较低掺杂浓度，较低掺杂浓度是不可耗尽的掺杂区的最大掺杂浓度的至少10％。
附图说明
将在下文中仅以示例的方式并且参考附图对装置和/或方法的某些实施例进行描述，在附图中：
图1图示了半导体器件的一部分的示意性的截面图；
图2图示了包括场效应晶体管布置的半导体器件的一部分的示意性的截面图；
图3图示了不可耗尽的掺杂区的掺杂分布的示意性的说明；
图4图示了包括围绕小区区域的不可耗尽的掺杂区的半导体器件的示意性的俯视图；
图5图示了包括到达栅极焊盘(gate pad)下面的不可耗尽的掺杂区的半导体器件的示意性的俯视图；
图6图示了包括在角区域具有更高的掺杂的不可耗尽的掺杂区的半导体器件的示意性的俯视图；
图7图示了用于形成半导体器件的方法的流程图；
图8图示了半导体器件的一部分的示意性的截面图；以及
图9图示了用于形成半导体器件的方法的流程图。
具体实施方式
现在将参考在其中说明了某些示例实施例的附图来更全面地描述各个示例实施例。在附图中，为了清楚可能放大了线的宽度、层的厚度和/或区域的厚度。
因此，虽然多个示例实施例能够具有各种修改和备选形式，但是其中的实施例的示出是以附图中的示例的方式并且将在本文中被具体地描述。然而，需要理解的是，并不是旨在将示例实施例限定在所公开的特定的形式，而是恰恰相反，示例实施例旨在覆盖落入公开内容的范围之内的所有的修改、等价形式和备选形式。在附图的全部说明中，相似的数字指代相似或类似的元件。
需要理解的是，当元件被称作“被连接至”或“被耦合至”另一个元件时，这可以是直接地被连接或被耦合至另一个元件或可以存在中间的元件。相反，当元件被称作“被直接连接至”或“被直接耦合至”另一个元件时，则不存在中间的元件。被用于描述元件之间的关系的其他词语(例如，“在…之间”与“直接在…之间”、“靠近”与“直接靠近”等)应该以相似的方式被解释。
本文所使用的术语仅仅是出于描述特定的实施例的目的，而不是旨在限制示例实施例。如本文所使用的，单数形式的“一”、“一个”和“所述”也旨在包含复数的形式，除非在上下文中另外清楚地进行指示。还需要理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时，规定了存在所声明的特征、整体、步骤、操作、元件和/或组件，但是并没有排除存在或者添加了一个或多个其他的特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外地被定义，否则本文所使用的所有的术语(包含技术术语和科技术语)都具有与示例实施例所属领域的普通技术人员通常所理解的相同的意义。还需要理解的是，例如在通常所使用的字典中所定义的那些术语的术语，应该被解释为具有与其在相关领域的上下文中的意义相一致的意义。然而，如果在本公开中给出了术语背离了普通技术人员通常所理解的意义的特定的意义，这就意味着在具体的上下文中应该考虑在本文中指定了的这种定义。
图1图示了根据实施例的半导体器件100。该半导体器件100包括竖直电气元件布置的多个补偿区110、该竖直电气元件布置的多个漂移区120和不可耗尽的掺杂区130。多个补偿区中的补偿区110被布置在该半导体器件100的半导体衬底中。而且，该竖直电气元件布置的多个漂移区120被布置在该半导体器件的单元区102内的半导体衬底中。多个漂移区120和多个补偿区110在横向方向上被交替地布置。
不可耗尽的掺杂区130从单元区102的边缘朝着半导体衬底的边缘104横向延伸。该不可耗尽的掺杂区130包括在阻断操作的期间由施加至该半导体器件100的电压不可耗尽的掺杂。而且，多个补偿区110和该不可耗尽的掺杂区130包括第一导电类型且多个漂移区120包括第二导电类型。该不可耗尽的掺杂区130包括在靠近单元区102的区域处的最大掺杂浓度132(或最大的掺杂剂量)，以及在距半导体衬底和单元区102之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、在距半导体衬底和单元区102之内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于多个补偿区中的补偿区110的深度处的或在被定位成比由最低的导电层所实现的栅场板更靠近半导体衬底的边缘104的位置处的较低掺杂浓度134(或较低掺杂剂量)，该较低掺杂浓度是最大掺杂浓度132(或最大的掺杂剂量)的至少10％。
半导体衬底单元区102之内的漂移区120和围绕单元区102的边缘区域可以在场效应晶体管布置的反向模式(例如，体二极管的正向模式)或二极管布置的正向模式中洪泛(flood)自由载流子电荷(电子和空穴)。这些载流子电荷可以在竖直电气元件布置的换流期间被去除，导致了在单元区102处的大的电流密度，这是因为位于边缘区域的载流子电荷(空穴和电子)通过例如位于单元区102的边缘处的接触点流出。从单元区102延伸至边缘区域的不可耗尽的掺杂区130可以促进通过位于单元区102的边缘处的接触点去除载流子电荷。由于不可耗尽的掺杂区130，在转变到竖直电气元件布置的阻断状态时仍然位于边缘区域的载流子电荷的数目可能显著地降低。而且，竖直电气元件布置上的电压降则由于在到达阻断状态时需要去除的载流子电荷的数量更少而被更快地增加。可以将不可耗尽的掺杂区130的最优的或最合适的掺杂提供用于在换流期间由于不可耗尽的掺杂区130的横向变化所引起的快速变化的条件而引起的更大的电流范围。通过不可耗尽的掺杂区130的实现，可以减少在单元区102的边缘处的负荷或压力(stress)。采用这种方法，可以改善半导体器件100的可靠性和/或耐用性。
不可耗尽的掺杂区130包括横向变化的掺杂浓度或掺杂剂量。不可耗尽的掺杂区130的每个部分都可以包括至少是通过在阻断操作期间施加给半导体器件的电压而被耗尽的掺杂浓度或掺杂剂量之上的掺杂浓度或掺杂剂量。半导体器件的竖直电气元件布置在半导体器件的阻断操作期间可以处于阻断状态(例如，二极管的反向或阻断模式或者关闭场效应晶体管的栅极的正向模式)。竖直电气元件布置在阻断状态下可以实质上阻断流过竖直电气元件布置的电流。
例如，耗尽区域(例如，在不可耗尽的掺杂区和第二导电类型的相邻区域之间)在半导体器件100的阻断操作期间不扩展至整个不可耗尽的掺杂区。例如，不可耗尽的掺杂区130可以包括所掺入的至少2.5*1012cm-2(或大于4*1012cm-2或大于7*1012cm-2)的掺杂剂量。也就是说，不可耗尽的掺杂区130的整个区域可以包括至少2.5*1012cm-2的掺杂剂量。不可耗尽的掺杂区130的区域上的掺杂剂量可以是不可耗尽的掺杂区130的每个单位区域(unitarea)上的掺杂物的数量的竖直(vertically)总和。
阻断操作可以是半导体器件100在正常操作期间的多个操作模式中的一种操作模式。例如，在半导体器件100的正常操作期间不会发生(例如，在半导体器件的数据表单中定义的)为该半导体器件100所规定的击穿电压或最大阻断电压之上的电压。例如，正常的操作可能包含换流半导体器件100和/或将竖直电气元件布置从导通状态转换至截止状态、以及从截止状态转换至导通状态。
不可耗尽的掺杂区130(至少)从单元区102的边缘朝着半导体衬底的边缘104延伸。半导体器件100的单元区102(或单元域(cell field)或激活区)可以被定位在半导体器件100的中心的附近或被定位成以其为中心。半导体器件100的单元区102可以占据例如半导体器件的表面的多于50％。在竖直电气元件布置的导通状态或非阻断状态(例如，二极管的正向模式或场效应晶体管的反向模式)中在半导体衬底的前侧和后侧之间流动的大多数电流(例如，多于90％)或全部电流可以流经半导体衬底的单元区102。
单元区102的边缘可以由被连接至该单元区内的竖直电气元件布置的导电接触结构(例如，源极电极结构)的该竖直电气元件布置的最外部的掺杂区(例如，本体区)表示或形成。该导电接触结构可以与半导体衬底的表面处的最外部的掺杂区接触。该导电接触结构可以包括与半导体衬底接触的金属层结构(例如，铜、铝和可选的势垒层，例如，硅化钛)或多晶硅结构。备选地，如果导电接触结构被短接(短路)至竖直电气元件布置的掺杂区(例如，本体区或源极区域)，那么单元区102的边缘可以由导电接触结构和位于半导体衬底的表面处的不可耗尽的掺杂区130的接触区域表示或形成。例如，常规的场效应晶体管单元和转变(transition)单元可以被布置在表示竖直电气元件布置的场效应晶体管布置的单元区之内。该转变单元可以被定位在单元区的边缘处并且能够以不同的几何结构实现和/或没有源极区域，从而使得在场效应晶体管布置的导通状态下没有电流流经该转变单元。然而，该转变单元可以被连接至导电接触结构，从而使得边缘电流在换流期间可以通过该导电接触结构流出。
例如，不可耗尽的掺杂区130可以从被连接至竖直电气元件布置的导电接触结构的、该竖直电气元件布置的掺杂区朝着半导体器件的边缘104横向延伸，或者可以从单元区102内的该竖直电气元件布置的导电接触结构朝着半导体器件的边缘横向延伸。竖直电气元件布置的掺杂区(被连接至得可耗尽的掺杂区)可以是竖直电气元件布置的阳极区、阴极区、源极区域、漏极区、本体区、发射极区域、集电极区、或基极区。
例如，不可耗尽的掺杂区130可以被定位在半导体衬底中，从而使得在不可耗尽的掺杂区130和单元区102内的该竖直电气元件布置的导电接触结构之间存在(在半导体衬底内的)欧姆路径。例如，不可耗尽的掺杂区130可以被定位成靠近第一导电类型的本体区，并且该本体区被连接至单元区内的该竖直电气元件布置的导电接触结构(例如，源极的电极结构)。
单元区102可以被边缘终止区域横向地围绕。边缘终止区域可以从半导体器件100(例如，半导体管芯)的半导体衬底的边缘104横向地朝着单元区102延伸。边缘终止区域可以包括从半导体衬底朝着单元区102所测量的例如小于500μm且大于50μm(或小于300μm且大于100μm)的横向宽度。
不可耗尽的掺杂区130包括在靠近单元区102的区域处的最大掺杂浓度132(或最大掺杂剂量)。靠近单元区102的区域可以是被定位在单元区102的边缘处的不可耗尽的掺杂区130的横向端部附近的区域(例如，不可耗尽的掺杂区的横向延伸部的最后的20％)。例如，靠近单元区102的区域是被定位成比包括较低掺杂浓度134的区域更靠近单元区102的不可耗尽的掺杂区130的区域。最大掺杂浓度132可以是不可耗尽的掺杂区130内的最大的掺杂浓度。例如，不可耗尽的掺杂区130可以包括大于1*1016cm-3(或大于2*1016cm-3或大于1*1017cm-3)的最大掺杂浓度132。
不可耗尽的掺杂区130包括比包括最大掺杂浓度的区域更靠近半导体器件的边缘的区域处的、最大掺杂浓度132的至少10％(或至少20％或至少30％)的较低掺杂浓度134。例如，具有较低掺杂浓度134的区域可能仍然是不可耗尽的。
例如，包括最大掺杂浓度的50％的不可耗尽的掺杂区130的一部分被定位在具有最大掺杂浓度132的区域和具有更低掺杂浓度134的区域之间的距离的20％至80％的间隔之内。
具有更低掺杂浓度134的不可耗尽的掺杂区130的区域(或至少一个区域)可以被定位在距离半导体衬底和单元区102内的竖直电气元件布置的导电接触结构(例如，源极的电极结构和/或体电极结构)之间的最接近的接触区域(例如，源极接触点和/或体接触点)的横向距离的大于20μm处。
备选地，具有更低掺杂浓度134的不可耗尽的掺杂区130的区域(或至少一个区域)可以被定位在距离半导体衬底和单元区102内的竖直电气元件布置的导电接触结构之间的最接近的接触区域(例如，源极接触点和/或体接触点)的横向距离大于漂移区或多个补偿区110中的补偿区110的深度处。最接近的接触区域可以是例如单元区102内的该竖直电气元件布置的最外部的接触区域。该竖直电气元件布置的漂移区可以是被定位在该竖直电气元件布置的前侧的掺杂区(例如，本体区、阳极区或阴极区)和半导体衬底的(例如，1*1019cm-3和1*1021cm-3之间)高掺杂区之间的半导体衬底的(例如，1*1017cm-3之下)轻掺杂区。可选地，域停止层(field stop layer)或缓冲层可以被布置在漂移区和半导体衬底的高掺杂区之间。
进一步备选地，具有更低掺杂浓度134的不可耗尽的掺杂区130的区域(或至少一个区域)可以在被定位成比由最低的导电层所实现的场板更靠近半导体衬底的边缘104的区域处。例如，如果竖直电气元件布置是场效应晶体管布置，那么该竖直电气元件布置可以包括将竖直电气元件布置的一个或多个栅极与栅极焊盘连接在一起的栅极的电极结构。栅极的电极结构可以包括覆盖单元区102的边缘的附近的场氧化物的边缘的栅场板。栅场板可以由作为在半导体衬底的前侧上所形成的最低的导电层的导电层(例如，多晶硅层或金属层)实现。场氧化物可以是覆盖终止区域而没有覆盖单元区102的氧化物层，从而使得场氧化物层的边缘产生在单元区102的边缘的附近。
不可耗尽的掺杂区130可以包括小于5μm(或小于3μm或小于2μm)的(竖直维度上的)厚度。例如，不可耗尽的掺杂区130在半导体衬底中可以比在竖直电气元件布置的本体区中延伸至更深的深度。
不可耗尽的掺杂区130可以被定位成靠近半导体衬底的表面。也就是说，不可耗尽的掺杂区130可以被直接定位在半导体衬底的(前侧)表面处。备选地，不可耗尽的掺杂区130可以被掩埋在半导体衬底内。例如，包括第二导电类型的半导体层可以被定位在不可耗尽的掺杂区130和半导体衬底的(前侧)表面之间。
多个补偿区110可以是在半导体器件100的俯视图中包括条形形状、圆形形状或六边形形状的半导体衬底的多个区域。条形形状可以是在第一横向方向上比在正交的第二横向方向上实质上延伸得更远的几何结构。例如，补偿区110可以具有大于多个补偿区中的补偿区110的横向宽度的10倍(或大于其50倍或大于其100倍)的横向长度。补偿区110的横向长度可以是沿着半导体衬底的前侧表面的最大的延伸，而补偿区的横向宽度(例如，1μm和5μm之间或2μm和3μm之间)可以是补偿区110的最短的维度。多个补偿区中的补偿区可能全部都包括相同的横向长度和/或相同的横向宽度。备选地，多个补偿区110中的补偿区的横向长度和/或横向宽度可能至少部分地彼此不同。
进一步地，多个补偿区110中的补偿区包括竖直的延伸(例如，竖直的深度)。也就是说，多个补偿区110可以是层状结构或者可以包括柱状、壁状或板状的几何结构。例如，竖直的延伸可以大于横向宽度且小于横向长度。例如，多个补偿区110中的补偿区从半导体衬底的前侧表面延伸至大于10μm(或大于20μm或大于50μm)的深度。例如，多个补偿区110中的补偿区可以从竖直电气元件布置的本体区竖直延伸进半导体衬底。
例如，多个补偿区中的补偿区110可以通过整个单元区102在一个方向上横向地延伸。可选地，多个补偿区中的补偿区110也在一个方向上延伸进边缘终止区域。备选地，多个补偿区中的补偿区110可以显著地小于单元区102的横向的延伸(例如，多个补偿结构可以被成排布置、并且多排补偿结构可以彼此平行地被布置)。例如，多个补偿区中的补偿区110的至少一部分可以实质上彼此平行地被布置(例如，忽略制造容差)。
在正交于单元的补偿区110的横向长度的截面中，补偿区可以包括柱形的形状或圆柱形的形状。多个补偿区110被布置成与竖直电气元件布置的多个漂移区120进行交替(在正交于补偿区的横向长度的截面中)。也就是说，竖直电气元件布置的漂移区可以延伸进半导体器件100的单元区102内的两个补偿区110之间的半导体衬底。
多个漂移区120可以是竖直电气元件布置的共用漂移区的一部分。例如，漂移区120可以从本体区或补偿区110之间的竖直电气元件布置的表面竖直延伸进半导体衬底。漂移区120可以由补偿区110彼此向下隔离至补偿区的深度。例如，漂移区可以由漂移区的共用部分或共享部分被彼此连接至补偿区110的下方。漂移区120可以在竖直电气元件布置的导通状态下携带在半导体衬底的前侧和后侧之间流动的电流的大部分或全部的电流。
半导体器件100可以是补偿器件(超结器件)。补偿器件可以基于竖直电气元件布置的漂移区中的n型掺杂和p型掺杂区域中的电荷的至少一部分。例如，在竖直晶体管中，p型和n型的柱或板(多个漂移区和多个补偿区)可以成对地被布置。例如，多个补偿区110的补偿区110包括第一导电类型(p型或n型)的每个单位区域上的掺杂物的数量的横向总和，其偏离了第二导电类型(n型或p型)的每个单位区域上的掺杂物的数量的横向总和的一半，其中包括被定位成靠近该补偿区的相反的两侧的、小于由该补偿区所包括的第一导电类型的每个单位区域上的掺杂物的数量的横向总和的+/-25％(或小于15％、小于+/-10％、小于+/-5％、小于2％或小于1％)的两个漂移区。每个单位区域上的掺杂物的数量的横向总和实质上可以是常量或者可以针对不同的深度改变。例如，每个单位区域上的掺杂物的数量的横向总和可以等于或正比于补偿区110内的、或在特定的深度中待被补偿的漂移区内的自由载流子电荷的数量。
包括第一导电类型的区域可以是(例如，由所引入的铝离子或硼离子所引起的)p型掺杂的区域或(例如，由所引入的锑离子或磷离子或砷离子所引起的)n型掺杂的区域。因此，第二导电类型指示相反的n型掺杂的区域或p型掺杂的区域。也就是说，第一导电类型可以指示p型掺杂而第二导电类型可以指示n型掺杂，或者反之亦然。
例如，半导体衬底可以是半导体晶片或半导体管芯的一部分。例如，半导体器件100的半导体衬底可以是硅衬底、碳化硅衬底、砷化镓衬底或氮化镓衬底。
半导体衬底的表面(例如，前侧表面或主表面)可以是朝着半导体的表面上的金属层、绝缘层或钝化(passivation)层的半导体衬底的半导体的表面。与半导体衬底的(例如，通过隔离半导体衬底或通过其他方式产生的)基本上竖直的边缘相比，半导体衬底的表面可以是基本上横向地延伸的水平表面。半导体衬底的表面可以是基本上均匀的平面(例如，忽略了由于制造工艺或沟槽所引起的不均匀性)。也就是说，半导体衬底的表面可以是半导体材料和半导体衬底上的绝缘层、金属层或钝化层之间的界面。
例如，横向方向或横向扩展可以基本上平行于前侧表面或后侧表面被定向、而且竖直方向或竖直扩展可以基本上正交于前侧表面被定向。
竖直电气元件布置可以是场效应晶体管布置(例如，金属氧化物半导体晶体管或绝缘栅双极型晶体管)或二极管布置等。竖直电气元件布置可以包括多个单元或单元域内的重复的结构(例如，场效应晶体管单元、金属氧化物半导体晶体管单元或绝缘栅双极型晶体管单元)。例如，场效应晶体管单元可以包括(例如，与其他单元共享的)源极区域、本体区、漏极区和用于控制穿过本体区的沟道的栅极。
例如，不可耗尽的掺杂区130至少可以被定位在单元区的边缘的一部分处被横向地布置成比单元区的边缘的50％更加远离场效应晶体管布置的栅极焊盘。也就是说，单元区的每个部分都具有与栅极焊盘(最接近的部分)之间的定义好的距离，并且是与单元区的边缘之间的距离的一半，所定义好的距离大于单元区的边缘的另一半。不可耗尽的掺杂区130至少可以被定位在单元区的边缘的一部分处，其具有的到栅极焊盘的距离要大于单元区的边缘的50％。备选地或另外地，不可耗尽的掺杂区130至少可以被定位在位于半导体衬底的第一半处的单元区的边缘的一部分处，同时栅极焊盘被定位在半导体衬底的第二半处。然而，不可耗尽的掺杂区130的部分可以被定位在被定位成靠近栅极焊盘和/或同时在该栅极焊盘的下方的单元区的边缘的一部分处。
例如，半导体器件100可以是功率半导体器件，其具有大于10V(例如，10V、20V或50V)，大于100V(例如，200V、300V、400V或500V的击穿电压)，或大于500V(例如，600V、700V、800V或1000V的击穿电压)，或大于1000V(例如，1200V、1500V、1700V或2000V的击穿电压)的击穿电压或阻断电压。
图2图示了根据实施例的半导体器件200。半导体器件200的实现类似于图1中图示的半导体器件。在图2的示例中，竖直电气元件布置是补偿或超结场效应晶体管布置。竖直电气元件布置包括位于单元区102内的多个晶体管单元。每个晶体管单元都包括源极区域260(例如，高的n型掺杂)和本体区270(例如，高的p型掺杂)，以及用于控制穿过本体区270的沟道的栅极240。半导体衬底(例如，高的n型掺杂衬底)内的漂移区120和/或漏极区220以及漏极电极222(漏极金属化)可以由竖直电气元件布置的两个或多于两个或所有的晶体管单元共享。在半导体衬底的表面上，竖直电气元件布置的源极区域260和本体区270被与源极区域260和本体区270接触的源极的电极结构230短路。竖直电气元件布置的栅极240通过栅极的电极结构被连接至栅极滑道(runner)244或栅极焊盘。栅极的电极结构可以包括在最低的导电层处围绕单元区的栅场板242、以及至少部分地被定位在栅场板242的上方的栅极环或栅极焊盘244。栅极环或栅极焊盘244能够被实现在最外部的导电层(例如，铜层)之内。而且，漏极环250在边缘104处或者靠近半导体衬底的边缘104围绕半导体衬底。在该示例中，半导体衬底是硅衬底。
不可耗尽的掺杂区130从竖直电气元件布置的本体区实质上横向地延伸栅场板242的边缘。例如，不可耗尽的掺杂区130可以被定位在栅极聚合(poly)(栅场板)和栅极焊盘G上。例如，不可耗尽的掺杂区130可以在从单元区至半导体衬底的边缘104的方向上横向地延伸超过20μm。
更高掺杂的掺杂区280(例如，也包括不可耗尽的掺杂)能够以距离不可耗尽的掺杂区130的不同的距离、并且相比不可耗尽的掺杂区130更靠近半导体器件104的边缘被定位。更高掺杂的掺杂区280可以通过一个或多个可耗尽的掺杂区290被连接至高掺杂的掺杂区280。
而且，半导体器件200可以包括被定位在单元区102的外部的第一导电类型的多个边缘终止补偿区210，它们被直接地连接至不可耗尽的掺杂区130。另外的边缘终止补偿区211可以被定位在边缘终止区域内，它们由一个或多个可耗尽的掺杂区290被直接地连接至不可耗尽的掺杂区130。例如，另外的边缘终止补偿区212可以被设置在边缘终止区域内，它们没有被连接至不可耗尽的掺杂区130。
p+型的区域130(p型掺杂的不可耗尽的掺杂区)可以与最后接触的本体区重叠，以通过低欧姆的路径对空穴进行放电。可选地，在边缘侧，p+型区域130(p型掺杂的不可耗尽的掺杂区)可以与轻掺杂的p型的结终止扩展(JTE)290重叠。p+型的区域130可以比本体区的掺杂更低，但是却可以到达更深的地方，这是因为温度预算可以更高。p型的结终止扩展(JTE)能够以掩埋的方式被实现。采用这种办法，圆柱(补偿区)可能也不能延伸至表面，从而使得表面场可能更加同质(homogeneous)，从而使得离子化集合(integral)的电流可以被减小、并且使得动态击穿电压可以被增大、等等。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。图2中的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1)或下文(例如图3-图9)所描述的一个或多个实施例所提及的一个或多个方面。
根据所描述的概念或上文或下文中的一个或多个实施例的半导体器件的不可耗尽的掺杂区130的掺杂分布可以包括各种特性。例如，不可耗尽的掺杂区130的掺杂浓度的横向分布可以从包括不可耗尽的掺杂区的最大掺杂浓度132的区域向着包括较低掺杂浓度134的区域平均地减小。例如，掺杂浓度可以从包括不可耗尽的掺杂区的最大掺杂浓度132的区域向着包括较低掺杂浓度134的区域实质上线性地减小。
备选地，不可耗尽的掺杂区130的掺杂浓度的横向分布可以包括在包括不可耗尽的掺杂区的最大掺杂浓度132的区域与包括较低掺杂浓度134的区域之间的多个局部极大值和局部极小值。例如，多个局部极大值和局部极小值中的相邻的局部极大值和局部极小值的差别可以大于最大掺杂浓度132的10％(或大于20％或大于30％)。掺杂浓度的局部极大值和局部极小值可以单调减小或者甚至是从包括不可耗尽的掺杂区的最大掺杂浓度132的区域向着包括较低掺杂浓度134的区域实质上线性地减小。
图3图示了根据所描述的包括局部极大值和极小值的构思的、沿着略微低于半导体表面的不可耗尽的掺杂区的横向切口的(掺杂浓度相对于横向距离的)掺杂分布310的示例与具有实质上恒定的高掺杂浓度的短的不可耗尽的掺杂区的掺杂分布320之间的比较。由于掺杂浓度在在距离上的振荡，掺杂分布310包括具有最大掺杂浓度132的10％的较低掺杂浓度134的多于一个区域。具有较低掺杂浓度134的至少一个区域可以被定位在距半导体衬底和单元区内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处，可以被定位在距半导体衬底和单元区内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于多个补偿区中的补偿区的深度处，或者可以在被定位成比由最低的导电层所实现的场板更靠近半导体衬底的边缘的区域处。
例如，图3示出了沿着(半导体衬底的)表面的净掺杂。掺杂分布可以示出线性降低的区域的可能的特性。掺杂可以平均地线性减小。更大或更小的峰值和谷值(极大值和极小值)以及更大或更小的最大浓度可以根据外扩散来保持。
图4图示了根据实施例的半导体器件500的示意性的俯视图。半导体器件500包括围绕单元区102的不可耗尽的掺杂区130。在该示例中，不可耗尽的掺杂区130被定位在半导体器件500的场氧化物边缘510的下方。
例如，图4图示了在角部具有栅极焊盘的芯片布局。氧化物边缘510可以被定位在激活区102的边缘处。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。在图4中图示出的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1-图3)或下文(例如图7-图9)所描述的一个或多个实施例所提及的一个或多个方面。
可选地，不可耗尽的掺杂区可以至少在半导体器件的栅极焊盘的一部分的下方横向地延伸。图5图示了根据实施例的半导体器件600的示意性的俯视图。半导体器件600包括到达栅极焊盘610的下方的不可耗尽的掺杂区130。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。在图5中图示出的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1-图3)或下文(例如图7-图9)所描述的一个或多个实施例所提及的一个或多个方面。
可选地，不可耗尽的掺杂区可以包括在单元区的角部区处的平均掺杂浓度，该浓度大于实质上平行于半导体衬底的边缘延伸超过200μm的单元区的边缘处的平均掺杂浓度。图6图示了根据实施例的半导体器件700的示意性的俯视图。半导体器件700包括在角部区732具有更高的掺杂的不可耗尽的掺杂区。角部区732可以具有比平行于半导体衬底的边缘延伸的不可耗尽的掺杂区的部分734更高的掺杂浓度。
例如，图4图示了在角部具有栅极焊盘的芯片布局。氧化物边缘510可以被定位在激活区102的边缘处。p型区域(不可耗尽的掺杂区)可以通过(在注入掩模内)更多的孔和/或(在注入掩模中的孔的)更短的距离在角部732使用更高的掺杂而被实现。
例如，必须在角部的区域或栅极焊盘的区域处对更多的空穴进行放电，这是因为在芯片处的空穴中的空穴的反向流动依赖于几何结构。因此，p型掺杂(不可耗尽的掺杂区的掺杂)可以适于不同的电流密度。例如，注入的空穴至少在外角部的区域处可以被设计成比在长边(side)处具有更长和/或更短的距离。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。在图6中图示出的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1-图3)或下文(例如图7-图9)所描述的一个或多个实施例所提及的一个或多个方面。
备选地，多个不可耗尽的掺杂区可以被定位在单元区的角部区处，同时在平行于半导体衬底的边缘实质上延伸超过200μm的单元区的边缘处中断了多个不可耗尽的掺杂区。在单元域的角部区处布置所提出的不可耗尽的掺杂区可能足以改善半导体器件的可靠性和/或耐用性。
图7图示了根据实施例形成半导体器件的方法的流程图。方法800包括形成810竖直电气元件布置的多个补偿区。多个补偿区中的补偿区延伸进入半导体器件的半导体衬底。而且，竖直电气元件布置的多个漂移区延伸进入半导体器件的单元区内的半导体衬底。多个漂移区和多个补偿区在横向方向上被交替地布置。多个补偿区包括第一导电类型而多个漂移区包括第二导电类型。
而且，方法800包括形成820从单元区朝着半导体衬底的边缘横向延伸的不可耗尽的掺杂区。不可耗尽的掺杂区包括不可耗尽的掺杂，通过在阻断操作的期间向该半导体器件施加电压。而且，不可耗尽的掺杂区包括第一导电类型。而且，不可耗尽的掺杂区包括靠近单元区的区域处的最大掺杂浓度，以及在半导体衬底和单元区内的竖直电气元件布置的导电接触结构之间的、距离最接近的接触区域大于20μm的横向距离处的、该不可耗尽的掺杂区的最大掺杂浓度的至少10％的较低掺杂浓度，在半导体衬底和单元区内的竖直电气元件布置的导电接触结构之间的、距离最接近的接触区域的横向距离大于多个补偿区中的补偿区的深度处的、该不可耗尽的掺杂区的最大掺杂浓度的至少10％的较低掺杂浓度，或在被定位在比由最低的导电层所实现的栅场板更靠近半导体衬底的边缘的区域处的、该不可耗尽的掺杂区的最大掺杂浓度的至少10％的较低掺杂浓度。
从单元区延伸进入边缘区域的不可耗尽的掺杂区可以促进通过位于单元区的边缘处的接触点去除载流子电荷。通过实现不可耗尽的掺杂区，可以减少单元区的边缘处的负荷或压力。采用这种办法，可以改善半导体器件的可靠性和/或耐用性。
不可耗尽的掺杂区的掺杂浓度的改变能够以不同的办法形成820。例如，形成820不可耗尽的掺杂区可以包括在半导体衬底上形成注入掩模。在从计划获得不可耗尽的掺杂区的最大掺杂浓度的区域到计划获得较低掺杂浓度的区域，注入掩模可以包括具有减小的尺寸的孔或孔之间具有增大的距离。例如，采用这种方法，不可耗尽的掺杂区可以利用变化的掺杂浓度或变化的掺杂剂量而被实现，但是针对不可耗尽的掺杂区的整个区域采用了实质上恒定的掺杂剂量完成了注入。掩模内的孔可以包括(例如，围绕单元区)的圆形形状、多边形形状、或条形形状，或具有不同于(inverse to)圆形、多边形和/或条形的几何结构的连续的区域。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。在图7中图示出的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1-图6)或下文(例如图8-图9)所描述的一个或多个实施例所提及的一个或多个方面。
图8图示了根据实施例的半导体器件900的一部分的示意性的截面图。半导体器件900包括竖直电气元件布置910和不可耗尽的掺杂区920。竖直电气元件布置910实现了在半导体器件的半导体衬底的前侧908和后侧906之间的电流。
而且，不可耗尽的掺杂区920从半导体衬底的单元区的边缘朝着半导体衬底的边缘904横向延伸。不可耗尽的掺杂区920包括在阻断操作的期间施加至半导体器件900的电压不可耗尽的掺杂。不可耗尽的掺杂区920包括第一导电类型。不可耗尽的掺杂区920包括在靠近单元区902的区域处的最大掺杂浓度922，以及在距半导体衬底和单元区902内的竖直电气元件布置910的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、在距半导体衬底和单元区902内的竖直电气元件布置910的导电接触结构之间的最接近的接触区域的横向距离大于竖直电气元件布置910的漂移区的深度处的、或在被定位成比由最低的导电层所实现的栅场板更靠近半导体衬底的边缘的区域处的较低掺杂浓度，该较低掺杂浓度是不可耗尽的掺杂区的最大掺杂浓度的至少10％。而且，不可耗尽的掺杂区920的包括较低掺杂浓度924的部分与半导体衬底的包括第二导电类型并且被定位在单元区902的外部的掺杂区930之间的横向距离要小于20μm。
从单元区延伸进入边缘区域的不可耗尽的掺杂区可以促进通过位于单元区的边缘处的接触点去除载流子电荷。通过实现不可耗尽的掺杂区，可以减少单元区的边缘处的负荷或压力。采用这种办法，可以改善半导体器件的可靠性和/或耐用性。
例如，结合图1中所图示出的示例或上文或下文中所描述的另一个实施例描述了关于不可耗尽的掺杂区、不可耗尽的掺杂、半导体器件的阻断操作、不可耗尽的掺杂区的最大掺杂浓度、不可耗尽的掺杂区较低掺杂浓度、栅场板、单元区、竖直电气元件布置、半导体衬底、半导体器件和结合图8的示例所提及的其他的特征的各个方面和细节。
不可耗尽的掺杂区920的包括较低掺杂浓度924的部分与被定位在单元区902的外部的第二导电类型的掺杂区930之间的横向距离要小于20μm(或小于10μm或小于5μm或小于1μm)。不可耗尽的掺杂区920的实现可以在半导体器件900的换流期间显著地减少位于单元区的边缘处的负荷和压力。因此，另外实现结合了不可耗尽的掺杂区920且朝着半导体衬底的边缘904延伸得更远的可耗尽的掺杂区可以被避免或可以不需要，等等。结果，从不可耗尽的掺杂区920的包括较低掺杂浓度924的部分到衬底的包括第二导电类型的部分的不可耗尽的掺杂浓度的快速的转变就可以被实现。
竖直电气元件布置910可以是场效应晶体管布置(例如，金属氧化物半导体晶体管或绝缘栅双极型晶体管)或二极管的布置、等等。竖直电气元件布置可以包括多个单元或单元域内的重复的结构(例如，场效应晶体管单元、金属氧化物半导体晶体管单元或绝缘栅双极型晶体管单元)。例如，场效应晶体管单元可以包括(例如，与其他单元共享的)源极区域、本体区、漏极区和用于控制穿过本体区的沟道的栅极。
例如，不可耗尽的掺杂区920至少可以被定位在单元区的边缘的一部分处，其被横向地布置成距离场效应晶体管布置的栅极焊盘远于单元区的边缘的50％。也就是说，单元区的每个部分都具有与栅极焊盘(最接近的部分)之间的定义好的距离，并且是与单元区的边缘之间的距离的一半，所定义好的距离大于单元区的边缘的另一半。不可耗尽的掺杂区920至少可以被定位在单元区的边缘的一部分处，其具有的到栅极焊盘的距离要大于单元区的边缘的50％。备选地或另外地，不可耗尽的掺杂区920至少可以被定位在位于半导体衬底的第一半处的单元区的边缘的一部分处，同时栅极焊盘被定位在半导体衬底的第二半处。然而，不可耗尽的掺杂区920的部分可以被定位在被定位成靠近栅极焊盘和/或同时在该栅极焊盘的下方的单元区的边缘的一部分处。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。在图8中图示出的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1-图7)或下文(例如图9)所描述的一个或多个实施例所提及的一个或多个方面。
图9图示了用于形成根据实施例的半导体器件的方法的流程图。方法1000包括形成1010实现了在半导体器件的半导体衬底的前侧和后侧之间的电流的竖直电气元件布置。
而且方法1000包括形成1020从半导体衬底的单元区的边缘朝着半导体衬底的边缘横向延伸的不可耗尽的掺杂区。不可耗尽的掺杂区包括在阻断操作的期间施加至该半导体器件的电压不可耗尽的掺杂。不可耗尽的掺杂区包括第一导电类型。不可耗尽的掺杂区包括在靠近单元区的区域处的最大掺杂浓度，以及在距半导体衬底和单元区内的竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、在半导体衬底和单元区内的竖直电气元件布置的导电接触结构之间最接近的接触区域的横向距离大于漂移区或多个补偿区中的补偿区的深度处的、或在被定位在比由最低的导电层所实现的栅场板更靠近半导体衬底的边缘的区域处的较低掺杂浓度，该较低掺杂浓度是不可耗尽的掺杂区的最大掺杂浓度的至少10％。此外，不可耗尽的掺杂区的包括较低掺杂浓度的部分与半导体衬底的包括第二导电类型且被定位在单元区的外部的掺杂区之间的横向距离要小于20μm。
从单元区延伸进入边缘区域的不可耗尽的掺杂区可以促进通过位于单元区的边缘处的接触点去除载流子电荷。通过实现不可耗尽的掺杂区，可以减少单元区的边缘处的负荷或压力。采用这种办法，可以改善半导体器件的可靠性和/或耐用性。
结合在上文或下文中所描述的实施例提出了更多的细节和方面。在图9中图示出的实施例可以包括一个或多个可选的附加特征，它们对应于结合所提出的概念或上文(例如图1-图8)或下文所描述的一个或多个实施例所提及的一个或多个方面。
某些实施例涉及使用了分级注入的换流鲁棒的CoolMOSTM。
在具有竖直圆柱的超结晶体管处，大多数空穴首先从圆柱中流向表面并且在此之后靠近朝着最后一个单元的表面，从而产生达到了更高数量级的电流密度或空穴电流密度(相对于单元区中的空穴电流密度)。这可以导致(例如，氧化物阶梯或斜坡下方)高表面场强区域处的载流子电荷的成倍的增加，从而能够使动态击穿电压降低并且使器件被损坏。在芯片的角部或在栅极焊盘区域处的问题可能会增多，这是因为在这些区域处的(每个边缘长度的)离子洪泛的量可能要更大(增加了电流密度或空穴电流的密度)，并且可能由于附加的曲率而增大了电场。主要是在这些区域上能够检测到受破坏时的熔化区域。
例如，提出了在场氧化物边缘和/或栅极聚合板且可选地在栅极焊盘的下方实现高掺杂、不可耗尽的、接近表面(例如，具有朝着外部逐渐减少的掺杂)的p型区域，这可以通过经过(掩模层内的)多个孔进行注入来实现。可以至少部分地朝着芯片的边缘减少孔和/或可以增大各个孔(彼此之间)的距离。可以形成孔或可以是条、孔或网格。
例如，在硅中的靠近表面的p型区域(不可耗尽的掺杂区)处的最大的p型剂量可以大于2.5*1012cm-2或者大于4*1012cm-2或7*1013cm-2。注入剂量可以大于3*1012cm-2或6*1012cm-2(例如，可能会由于硼的偏析效应而丢失1…5的因子)。单元也可以被实现为沟槽单元等。有梯度的分布(graded profile)也可以采用其他的办法来实现(例如，灰阶光刻和注入)。
接近表面、高掺杂的、有梯度的p型区域可以采用几何方法被布置在芯片的整个周界处、或者只被布置在在其中必须对许多离子进行放电的关键区域处(例如，在芯片的角部和/或环绕栅极焊盘和/或在栅极焊盘的下方)。长边可以不具有梯度或具有另一个梯度(例如，(注入模板)具有比外部的芯片角部处的孔更小的孔)。
例如，应用可以是具有使用所提出的有梯度的XU(具有所提出的不可耗尽的掺杂区)的超结器件的半桥或全桥配置。
例如，所提出的半导体器件可以基于补偿结构。这种补偿器件可以是n沟道或p沟道的金属氧化物半导体场效应晶体管、二极管、绝缘栅双极型晶体管(IGBT)、晶闸管或其他组件。补偿器件可以基于晶体管的漂移区中的n型和p型掺杂区域的电荷的相互补偿。所述区域可以在空间上被布置成使得在沿着垂直于pn结行进的线上的掺杂的线性累加保持在低于材料特有的击穿电荷(对于轻掺杂的硅近似2x 1012cm-2)。例如，在竖直晶体管中，可以成对地布置p型和n型柱、或p型和n型板。
示例实施例还提供了具有程序代码的计算机程序，当该计算机程序在计算机或处理器上执行时，用于执行上述方法中的一种方法的。本领域的技术人员将容易地认识到上述不同方法的各个动作可以由编程的计算机执行。在本文中，某些示例实施例也旨在覆盖例如数字数据存储介质的程序存储设备，它们是机器可读或计算机可读的并且编码了机器可执行的或计算机可执行的指令程序，其中的指令执行上述方法的某些动作或所有动作。程序存储设备可以是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘、或光学可读的数字数据存储介质。另外的示例实施例还旨在覆盖被编程为执行上述方法的动作的计算机、或被编程为执行上述方法的动作的(现场)可编程的逻辑阵列((F)PLA)或(现场)可编程的门阵列((F)PGA)。
说明书和附图仅仅说明了公开内容的原理。因此需要了解的是，本领域的技术人员将能够设计不同的布置，这些不同的布置虽然没有在本文中被明确地描述或图示出，但是却体现了公开内容的原理且被包含在其精神和范围之内。而且，本文所引述的所有的示例主要旨在被表示为仅用于教导的目的，从而帮助读者理解公开内容的原理和发明人相对于本领域所做出贡献的概念，并且旨在被视为没有被限制在具体引述的这些示例和条件。此外，本文中引述了公开内容的原理、方面和实施例、以及其中的具体示例的所有的陈述都旨在涵盖它们的等同形式。
需要本领域的技术人员了解的是，本文中的任何一个框图都代表体现了公开内容的原理的说明性的电路。类似地，需要了解的是，任何一个流程图、流程框图、状态转移图、伪代码等都代表不同的过程，所述不同的过程实质上可以被表示在计算机可读介质中并且由计算机或处理器执行，与是否明确地示出了该计算机或处理器无关。
而且，之后的权利要求由此被并入详细说明中，其中的每项权利要求都可以将其自身作为独立的实施例。虽然每项权利要求将其自身作为独立的实施例，但是需要注意的是-虽然从属权利要求可以引用权利要求以得到结合了一个或多个其他的权利要求的具体的组合-但是其他的实施例也可以包含从属权利要求与其他的从属或独立权利要求中的每一个的主题的组合。除非在本文中声明了不想要特定的组合，否则在本文中就是提出了这样的组合。而且，旨在还将权利要求的特征包含进任何一项其他的独立权利要求，即使该权利要求没有直接引用该独立权利要求。
还要注意的是，在说明书或权利要求中公开的方法可以由具有用于执行这些方法中的各个动作中的每个动作的装置的设备来实现。
而且，还需要理解的是，在说明书或权利要求中公开的多个动作或功能的公开内容可以被视为没有按照特定的顺序。因此，所公开的多个动作或功能不将其自身限制为特定的顺序，但是不包括这些动作或功能由于技术原因不能互换的情况。而且，在某些实施例中，单个动作可以包含或者被分解成多个子动作。这些子动作可以被包含在所公开的该单个动作中或者是其一部分，但是不包括明确将其排除在外的情况。

Claims (22)

1.一种半导体器件，包括：
竖直电气元件布置，使得电流能够在所述半导体器件的半导体衬底的前侧和后侧之间流动；以及；
不可耗尽的掺杂区，从所述半导体衬底的单元区的边缘朝向所述半导体衬底的边缘横向延伸，其中所述不可耗尽的掺杂区包括在阻断操作期间由施加至所述半导体器件的电压不可耗尽的掺杂，
其中所述不可耗尽的掺杂区包括第一导电类型，
其中所述不可耗尽的掺杂区包括在靠近所述单元区的区域处的最大掺杂浓度，以及在距所述半导体衬底与所述单元区之内的所述竖直电气元件布置的导电接触结构之间的最接近的接触区域的横向距离大于20μm处的、或在距所述半导体衬底与所述单元区之内的所述竖直电气元件布置的所述导电接触结构之间的最接近的接触区域的横向距离大于所述竖直电气元件布置的漂移区的深度处的较低掺杂浓度，所述较低掺杂浓度是所述不可耗尽的掺杂区的所述最大掺杂浓度的至少10％。
2.一种半导体器件，包括：
竖直电气元件布置，使得电流能够在所述半导体器件的半导体衬底的前侧和后侧之间流动；以及；
不可耗尽的掺杂区，从所述半导体衬底的单元区的边缘朝向所述半导体衬底的边缘横向延伸，其中所述不可耗尽的掺杂区包括在阻断操作期间由施加至所述半导体器件的电压不可耗尽的掺杂，
其中所述不可耗尽的掺杂区包括第一导电类型，
其中所述不可耗尽的掺杂区包括在靠近所述单元区的区域处的最大掺杂浓度，以及在被定位成比由最低的导电层所实现的栅场板更靠近所述半导体衬底的所述边缘的位置处的较低掺杂浓度，所述较低掺杂浓度是所述不可耗尽的掺杂区的所述最大掺杂浓度的至少10％；以及
其中所述不可耗尽的掺杂区包括小于5μm的厚度。
3.根据权利要求1或2所述的半导体器件，其中所述不可耗尽的掺杂区围绕所述单元区。
4.根据权利要求3所述的半导体器件，其中所述不可耗尽的掺杂区位于所述半导体器件的场氧化物边缘的下方。
5.根据权利要求4所述的半导体器件，其中所述场氧化物边缘位于所述单元区的所述边缘。
6.根据权利要求3所述的半导体器件，进一步包括至少部分地位于所述不可耗尽的掺杂区外部的栅极焊盘。
7.根据权利要求6所述的半导体器件，其中所述不可耗尽的掺杂区在邻近所述栅极焊盘的所述不可耗尽的掺杂区的角部区处具有较高的掺杂。
8.根据权利要求6所述的半导体器件，其中所述不可耗尽的掺杂区沿着与所述栅极焊盘的边界具有大致均匀的宽度。
9.根据权利要求3所述的半导体器件，进一步包括栅极焊盘，其中所述不可耗尽的掺杂区到达所述栅极焊盘的下方。
10.根据权利要求3所述的半导体器件，其中所述不可耗尽的掺杂区具有大致均匀的宽度。
11.根据权利要求1所述的半导体器件，其中所述不可耗尽的掺杂区在所述不可耗尽的掺杂区的角部区处具有较高的掺杂。
12.根据权利要求11所述的半导体器件，其中所述不可耗尽的掺杂区的所述角部区具有高于所述不可耗尽的掺杂区的平行于所述半导体衬底的所述边缘延伸的部分的掺杂浓度。
13.一种竖直半导体器件，包括：
第一导电类型的多个补偿区，以及被布置在半导体衬底中；
第二导电类型的多个漂移区，以及被布置在单元区之内的所述半导体衬底中；以及
所述第一导电类型的不可耗尽的掺杂区，以及从所述单元区的边缘朝向所述半导体衬底的边缘横向延伸，
其中所述不可耗尽的掺杂区包括在阻断操作期间由施加至所述半导体器件的电压不可耗尽的掺杂，
其中所述不可耗尽的掺杂区具有在靠近所述单元区的区域处的最大掺杂浓度，
其中所述不可耗尽的掺杂区具有在以下处的较低掺杂浓度：(i)在距所述半导体衬底与所述单元区之内的导电接触结构之间的最接近的接触区域的横向距离大于20μm处；或(ii)在距所述半导体衬底与所述导电接触结构之间的最接近的接触区域的横向距离大于所述多个漂移区下方的漂移区的深度处，所述较低掺杂浓度是所述不可耗尽的掺杂区的所述最大掺杂浓度的至少10％。
14.一种竖直半导体器件，包括：
第一导电类型的多个补偿区，以及被布置在半导体衬底中；
第二导电类型的多个漂移区，以及被布置在单元区之内的所述半导体衬底中；以及
所述第一导电类型的不可耗尽的掺杂区，以及从所述单元区的边缘朝向所述半导体衬底的边缘横向延伸，
其中所述不可耗尽的掺杂区包括在阻断操作期间由施加至所述半导体器件的电压不可耗尽的掺杂，
其中所述不可耗尽的掺杂区具有在靠近所述单元区的区域处的最大掺杂浓度，
其中所述不可耗尽的掺杂区具有在以下处的较低掺杂浓度：在被定位成比由最低的导电层所实现的栅场板更靠近所述半导体衬底的所述边缘的位置处，所述较低掺杂浓度是所述不可耗尽的掺杂区的所述最大掺杂浓度的至少10％；以及
其中所述不可耗尽的掺杂区包括小于5μm的厚度。
15.根据权利要求13或14所述的竖直半导体器件，其中所述不可耗尽的掺杂区围绕所述单元区。
16.根据权利要求15所述的竖直半导体器件，其中所述不可耗尽的掺杂区位于所述半导体器件的场氧化物边缘的下方。
17.根据权利要求15所述的竖直半导体器件，进一步包括至少部分地位于所述不可耗尽的掺杂区外部的栅极焊盘。
18.根据权利要求17所述的竖直半导体器件，其中所述不可耗尽的掺杂区在邻近所述栅极焊盘的所述不可耗尽的掺杂区的角部区处具有较高的掺杂。
19.根据权利要求17所述的竖直半导体器件，其中所述不可耗尽的掺杂区沿着与所述栅极焊盘的边界具有大致均匀的宽度。
20.根据权利要求15所述的竖直半导体器件，进一步包括栅极焊盘，其中所述不可耗尽的掺杂区到达所述栅极焊盘的下方。
21.根据权利要求15所述的竖直半导体器件，其中所述不可耗尽的掺杂区具有大致均匀的宽度。
22.根据权利要求13或14所述的竖直半导体器件，其中所述不可耗尽的掺杂区在所述单元区的角部区处的平均掺杂浓度大于所述单元区的实质上平行于所述半导体衬底的所述边缘延伸超过200μm的所述边缘处的平均掺杂浓度。
CN202010079121.5A 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法 Active CN111261719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010079121.5A CN111261719B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102015110484.9 2015-06-30
DE102015110484.9A DE102015110484B4 (de) 2015-06-30 2015-06-30 Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN202010079121.5A CN111261719B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法
CN201610507479.7A CN106328710B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610507479.7A Division CN106328710B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法

Publications (2)

Publication Number Publication Date
CN111261719A CN111261719A (zh) 2020-06-09
CN111261719B true CN111261719B (zh) 2023-11-21

Family

ID=57582783

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010079121.5A Active CN111261719B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法
CN201610507479.7A Active CN106328710B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610507479.7A Active CN106328710B (zh) 2015-06-30 2016-06-30 半导体器件和用于形成半导体器件的方法

Country Status (4)

Country Link
US (2) US9768291B2 (zh)
JP (1) JP6177969B2 (zh)
CN (2) CN111261719B (zh)
DE (1) DE102015110484B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103240B2 (en) * 2010-04-30 2018-10-16 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge
CN114582959B (zh) * 2022-05-06 2022-08-02 绍兴中芯集成电路制造股份有限公司 沟槽型功率mos器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498368B2 (en) * 1999-12-09 2002-12-24 Hitachi, Ltd. Power semiconductor device
US6512268B1 (en) * 1999-08-23 2003-01-28 Fuji Electric Co., Ltd. Super-junction semiconductor device
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
CN103165604A (zh) * 2011-12-19 2013-06-19 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
CN203481234U (zh) * 2013-04-26 2014-03-12 英飞凌科技股份有限公司 绝缘栅双极型晶体管
CN105185821A (zh) * 2014-05-14 2015-12-23 英飞凌科技奥地利有限公司 在边缘区域具有场电介质的半导体器件

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382820A (en) * 1993-12-08 1995-01-17 United Microelectronics Corporation High voltage CMOS device to integrate low voltage controlling device
US5698884A (en) * 1996-02-07 1997-12-16 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
KR100393201B1 (ko) * 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US20020185695A1 (en) * 2001-06-08 2002-12-12 Beasom James Douglas Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
US7541660B2 (en) 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
DE102006025218B4 (de) * 2006-05-29 2009-02-19 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
US7880260B2 (en) 2008-04-22 2011-02-01 Infineon Technology Austria AG Semiconductor device with a semiconductor body and method for its production
US7973359B2 (en) * 2008-08-19 2011-07-05 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
US8564088B2 (en) 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US8089095B2 (en) * 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
US8901652B2 (en) 2009-09-01 2014-12-02 Stmicroelectronics S.R.L. Power MOSFET comprising a plurality of columnar structures defining the charge balancing region
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5691550B2 (ja) 2011-01-21 2015-04-01 サンケン電気株式会社 半導体装置
JP5459403B2 (ja) 2011-03-28 2014-04-02 トヨタ自動車株式会社 縦型半導体装置
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
WO2013008543A1 (ja) * 2011-07-14 2013-01-17 富士電機株式会社 高耐圧半導体装置
DE102012103699A1 (de) * 2012-02-15 2013-08-22 First Sensor AG Halbleiterstruktur für einen Strahlungsdetektor sowie Strahlungsdetektor
US8546875B1 (en) * 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8975662B2 (en) * 2012-06-14 2015-03-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using an impurity source containing a metallic recombination element and semiconductor device
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9070765B2 (en) * 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
DE112014001838T5 (de) * 2013-04-03 2015-12-17 Mitsubishi Electric Corporation Halbleitervorrichtung
US8946817B2 (en) * 2013-04-15 2015-02-03 Infineon Technologies Austria Ag Semiconductor device with compensation regions
US9209292B2 (en) * 2013-07-18 2015-12-08 Infineon Technologies Austria Ag Charge compensation semiconductor devices
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9281392B2 (en) * 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512268B1 (en) * 1999-08-23 2003-01-28 Fuji Electric Co., Ltd. Super-junction semiconductor device
US6498368B2 (en) * 1999-12-09 2002-12-24 Hitachi, Ltd. Power semiconductor device
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
CN103165604A (zh) * 2011-12-19 2013-06-19 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
CN203481234U (zh) * 2013-04-26 2014-03-12 英飞凌科技股份有限公司 绝缘栅双极型晶体管
CN105185821A (zh) * 2014-05-14 2015-12-23 英飞凌科技奥地利有限公司 在边缘区域具有场电介质的半导体器件

Also Published As

Publication number Publication date
JP2017028263A (ja) 2017-02-02
US20180033884A1 (en) 2018-02-01
JP6177969B2 (ja) 2017-08-09
DE102015110484B4 (de) 2023-09-28
CN111261719A (zh) 2020-06-09
US20170005192A1 (en) 2017-01-05
CN106328710B (zh) 2020-03-10
US9768291B2 (en) 2017-09-19
US10096704B2 (en) 2018-10-09
CN106328710A (zh) 2017-01-11
DE102015110484A1 (de) 2017-01-05

Similar Documents

Publication Publication Date Title
US9461127B2 (en) Vertical power MOSFET having planar channel and its method of fabrication
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
US10354992B2 (en) Semiconductor devices and methods for forming a semiconductor device
EP1803159B1 (en) Mos-gated transistor with reduced miller capacitance
JP5867606B2 (ja) 半導体装置および半導体装置の製造方法
CN107863380B (zh) 半导体器件
US20080185643A1 (en) Semiconductor device having trench edge termination structure
US10453931B2 (en) Semiconductor device having termination trench
EP2787534A1 (en) Insulated gate semiconductor device and method for manufacturing same
CN108281487B (zh) 半导体器件和用于形成半导体器件的方法
CN105706241B (zh) Mos双极器件
CN111261719B (zh) 半导体器件和用于形成半导体器件的方法
KR101201382B1 (ko) 감소된 셀 피치를 가지는 전력 반도체 소자
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
US9704954B2 (en) Semiconductor device and a method for forming a semiconductor device
US10770578B2 (en) Semiconductor devices and methods for forming a semiconductor device
US20190043982A1 (en) Transistor Device with Trench Edge Termination
US20220173227A1 (en) Finfet power semiconductor devices
TWM544107U (zh) 具有平面通道的垂直功率金氧半導體場效電晶體
JP2014060345A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant