CN203377865U - 一种rfid小数分频pll装置 - Google Patents
一种rfid小数分频pll装置 Download PDFInfo
- Publication number
- CN203377865U CN203377865U CN201320378093.2U CN201320378093U CN203377865U CN 203377865 U CN203377865 U CN 203377865U CN 201320378093 U CN201320378093 U CN 201320378093U CN 203377865 U CN203377865 U CN 203377865U
- Authority
- CN
- China
- Prior art keywords
- phase
- decimal
- adder
- rfid
- fractional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种RFID小数分频PLL装置，包括鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路、分频器、可编程放大器、兼容器、相位寄存器、小数累加器和小数寄存器，鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路和分频器依次相连，可编程放大器、兼容器、相位寄存器、小数累加器、鉴相器和加法器依次相连，小数累加器和小数寄存器相连。由于所述RFID小数分频PLL装置采用在鉴相器后面增加一个加法器，在分频器之前增加脉冲删除电路，具有低N值、低噪音，降低杂散水平的优点。
Description
技术领域
本实用新型涉及一种RFID小数分频PLL装置。
背景技术
锁相环作为时钟发生器在现阶段SOC芯片中的应用越来越广泛，高精度、低功耗的锁相环得到了更大的发展。然而，由于传统整数型锁相环电路本身的特点，它的输出频率的解析度较低，无法满足一些需要高解析度输出频率的系统要求。在射频微波收发器中往往需要使用锁相环，在现有技术中，经常采用粗调和细调相结合的方法将锁相环的输出频率锁定在参考频率上。而且锁相环频率的数字频段调节时间较长，一是没有充分利用锁相环中鉴相器的频率比较高的特点，二是在数字频段粗调过程中，没有配合二分查找法的特点，比较精度保持不变。在这个情况下，小数分频的锁相环由于输出频率解析度很高而得到了广泛的应用。而现有的小数N分频PLL的缺点是杂散水平较高，平均分频是正确的，但瞬时分频是错误的。因此，PFD和电荷泵会不断地试图校正瞬时相位误差。提供求平均值功能的调制器会承受繁重的数字运算活动，从而在输出处产生杂散成分。数字噪声加上电荷泵的匹配不精确性，导致杂散水平高于大多数通信标准的容许水平。
实用新型内容
本实用新型要解决的技术问题是提供一种低N值、低噪音，降低杂散水平的RFID小数分频PLL装置。
为解决上述问题，本实用新型采用如下技术方案：一种RFID小数分频PLL装置，包括鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路、分频器、可编程放大器、兼容器、相位寄存器、小数累加器和小数寄存器，所述鉴 相器、加法器、低通滤波器、压控振荡器、脉冲删除电路和分频器依次相连，所述可编程放大器、兼容器、相位寄存器、小数累加器、鉴相器和加法器依次相连，所述小数累加器和小数寄存器相连。
作为优选，所述相位寄存器与脉冲删除电路相连，所述分频器为小数N程序分频器。
作为优选，所述兼容器为数字模拟转换器。
本实用新型RFID小数分频PLL装置的有益效果是：由于所述RFID小数分频PLL装置采用在鉴相器后面增加一个加法器，在分频器之前增加脉冲删除电路，具有低N值、低噪音，降低杂散水平的优点。
附图说明
图1为本实用新型RFID小数分频PLL装置的原理框图。
具体实施方式
参阅图1所示，一种RFID小数分频PLL装置，包括鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路、分频器、可编程放大器、兼容器、相位寄存器、小数累加器和小数寄存器，鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路和分频器依次相连，可编程放大器、兼容器、相位寄存器、小数累加器、鉴相器和加法器依次相连，小数累加器和小数寄存器相连。
所述相位寄存器与脉冲删除电路相连，所述分频器为小数N程序分频器，所述兼容器为数字模拟转换器。
完成小数_N分频通用的方法是采用一个相位累加器，图1中的上部分是一基。本单环锁相频率合成器，鉴相频率为fr，所不同的是鉴相器后面增加一个加法器，在N程序分频器之前增加脉冲删除电路。N和F值由微机控制。小数寄存器、加法器和相位寄存器决定了从VCO(压控振荡器)输出中删除脉冲的频繁程 度。删除脉冲电路时每删除一个脉冲，VCO信号经N分频后输出电压就产生一个相移，以致使鉴相器输出发生一次跳变。整个过程中鉴相器输出是一个阶梯电压，假如这阶梯电压直接加大到VCO，对VCO进行频率调整，则合成器的输出频谱显然十分差的。为了获得良好的输出频谱，必须消除该阶梯电压的影响。相位寄存器中含有分频比的小数部分F的信息，该信息在DAC中变换成一个模拟信号，即与鉴相器输出级的阶梯电压的极性恰好相反的阶梯电压，两者通过加法器相消，当环路达到稳态后，两个极性相反的阶梯电压相加后，得到所需的直流电平，这样就达到既完成小数分频，又改善信号频谱的目的。
要求环路输出频率fo=5.3fr，参考信号Ur的10个周期正好等于输出电压Uo的53个周期，则环路便完成5.3倍频。在分频过程中，第一个参考周期内，上面环路以N=5分频工作，累加器加进小数F=0.3，并记忆：第二个第三参考周期内，环路仍以N=5分频工作，累加器存数从0.3递增到0.6，再递增到0.9；第四个参考周期内，累加器存数再递增到0.3，使OVF溢出一次，控制脉冲删除电路在Uo中删去一个脉冲，然后环路仍以N=5分频工作，累加器存数在溢出之后存有余数为0.2；再经过三个参考周期，在第七个参考周期又溢出一次，并存有余数为0.1；再经过三个参考周期，在第十个参考周期再溢出一次，存有余数为0，并复位到是初始状态。这样经过10个参考周期完成一次循环，OVF共溢出三次，删除3个脉冲，因此在10参考周期内，VCO共有10×5十3=53个脉冲，这便完成了N.F=5.3小数_N分频。
本实用新型RFID小数分频PLL装置的有益效果是：由于所述RFID小数分频PLL装置采用在鉴相器后面增加一个加法器，在分频器之前增加脉冲删除电路，具有低N值、低噪音，降低杂散水平的优点。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求书所限定的保护范围为准。
Claims (2)
1.一种RFID小数分频PLL装置，其特征在于：包括鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路、分频器、可编程放大器、兼容器、相位寄存器、小数累加器和小数寄存器，所述鉴相器、加法器、低通滤波器、压控振荡器、脉冲删除电路和分频器依次相连，所述可编程放大器、兼容器、相位寄存器、小数累加器、鉴相器和加法器依次相连，所述小数累加器和小数寄存器相连；所述兼容器为数字模拟转换器。
2.根据权利要求1所述的一种RFID小数分频PLL装置，其特征在于：所述相位寄存器与脉冲删除电路相连，所述分频器为小数N程序分频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320378093.2U CN203377865U (zh) | 2013-06-27 | 2013-06-27 | 一种rfid小数分频pll装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320378093.2U CN203377865U (zh) | 2013-06-27 | 2013-06-27 | 一种rfid小数分频pll装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203377865U true CN203377865U (zh) | 2014-01-01 |
Family
ID=49840365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320378093.2U Expired - Fee Related CN203377865U (zh) | 2013-06-27 | 2013-06-27 | 一种rfid小数分频pll装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203377865U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103414469A (zh) * | 2013-06-27 | 2013-11-27 | 深圳市创成微电子有限公司 | 一种rfid小数分频pll技术 |
-
2013
- 2013-06-27 CN CN201320378093.2U patent/CN203377865U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103414469A (zh) * | 2013-06-27 | 2013-11-27 | 深圳市创成微电子有限公司 | 一种rfid小数分频pll技术 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8724765B2 (en) | Locking system and method thereof | |
| US7498856B2 (en) | Fractional-N frequency synthesizer | |
| CN102769462A (zh) | 直接数字频率锁相倍频器电路 | |
| CN101908883B (zh) | 可编程小数分频器 | |
| CN104901686A (zh) | 一种低相位噪声的锁相环 | |
| CN203708219U (zh) | 一种用于cpt钟的3.4g数字锁相倍频器 | |
| CN104485951A (zh) | 带锁相环(pll)的频率合成源电路及控制方法 | |
| CN203313155U (zh) | 一种锁相环及其时钟产生电路 | |
| CN103684445A (zh) | 多相位高分辨率锁相环 | |
| CN105391447A (zh) | 一种相位插值扩频时钟产生方法 | |
| CN101217277B (zh) | 非整数除频器以及可产生非整数时脉信号的锁相回路 | |
| CN105024701A (zh) | 一种用于杂散抑制的分频比调制器 | |
| CN109104187B (zh) | 一种全数字宽带频率综合器 | |
| CN203377865U (zh) | 一种rfid小数分频pll装置 | |
| CN103888131A (zh) | 一种用于锁相环电路的锁定检测电路 | |
| CN110581708B (zh) | 锁频环型全数字频率综合器 | |
| CN103414469A (zh) | 一种rfid小数分频pll技术 | |
| CN207603614U (zh) | 一种dds信号源时钟发生电路及信号源 | |
| US9742414B2 (en) | Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop | |
| CN113114237B (zh) | 一种能够实现快速频率锁定的环路系统 | |
| CN109600137B (zh) | 基于量子系统锁频的装置 | |
| CN2901700Y (zh) | 一种低温漂晶振时钟电路 | |
| CN108306636B (zh) | 一种非连续微波探询信号的产生装置 | |
| PERIŠIĆ et al. | FLL as digital period synthesizer based on Binary Rate Multiplier control | |
| Li et al. | An Event-Driven-Based behavioral modeling for Fractional-N CP-PLL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 518055 Guangdong city of Shenzhen province Nanshan District City Pingshan road Xili University Industrial District 5 Building 3 floor Da Yuan Patentee after: SHENZHEN CHUANGCHENG MICROELECTRONICS Co.,Ltd. Address before: Baoan District Shiyan street Shenzhen city Guangdong province 518108 Luo community rent white pine road Taiwan industrial village into a building 1 6A Patentee before: SHENZHEN CHUANGCHENG MICROELECTRONICS Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: 518055 2201, 2202, 2203, 2204, 2205, block a, building 8, Shenzhen International Innovation Valley, Dashi 1st Road, Xili community, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SHENZHEN CHUANGCHENG MICROELECTRONICS Co.,Ltd. Address before: 518055 3rd floor, building 5, Dayuan industrial North District, Pingshan 1st Road, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN CHUANGCHENG MICROELECTRONICS Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140101 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |