CN202796960U

CN202796960U - 一种具有内置二极管的igbt结构

Info

Publication number: CN202796960U
Application number: CN 201220337320
Authority: CN
Inventors: 肖秀光; 刘鹏飞; 吴海平
Original assignee: Ningbo BYD Semiconductor Co Ltd
Current assignee: BYD Semiconductor Co Ltd
Priority date: 2012-07-12
Filing date: 2012-07-12
Publication date: 2013-03-13
Anticipated expiration: 2022-07-12

Abstract

本实用新型提供一种具有内置二极管的IGBT结构，通过在半导体衬底的正面形成条形元胞区，在半导体衬底的背面形成交替平行排列的p型和n型条形掺杂区，正面条形元胞区和背面p型和n型条形掺杂区相互垂直，从而实现在制造IGBT的过程中,利用单面光刻机即可方便地完成晶圆背面结构与正面结构的自对准。并且，通过调整p型条形掺杂区与n型条形掺杂区的宽度比例，可以优化器件性能。此外，根据本实用新型实施例的具有内置二极管的IGBT由于结构分布均匀，器件工作时电流、功耗、温度等分布均匀，从而增强器件的稳定性。

Description

一种具有内置二极管的IGBT结构

技术领域

本实用新型涉及半导体设计及制造技术领域，特别涉及一种具有内置二极管的IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）结构。

背景技术

IGBT结合了功率MOSFET（Metal-Oxide-Semiconductor-Field-Effect- Transistor，金属氧化物半导体场效应晶体管）及功率晶体管的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用于功率控制领域。在实际应用中，IGBT很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此现有的IGBT产品，一般采用反并联一个二极管以起到续流作用，保护IGBT。

为降低成本，反并联的二极管可以集成在IGBT芯片内，即集成反并联二极管的IGBT或具有内置二极管的IGBT。图1为典型的具有内置二极管的IGBT结构剖面图。如图1所示，以n沟道IGBT为例，该IGBT包括：半导体衬底207’，形成在衬底207’中的两个p型阱区206’，分别形成在每个p型阱区206’中的表面区域的n型源区205’，依次形成在半导体衬底207’的正面上的第一绝缘层204’、多晶硅层203’、第二绝缘层202’和金属电极201’，形成在半导体衬底207’的背面上的p型集电区208’、n型集电区209’和金属电极210’。其中，半导体衬底207’为n-漂移区，多晶硅层203’为门极，金属电极210’连接p型集电区208’和n型集电区209’构成集电极，金属电极201’连接两个p型阱区206’和两个n型源区205’构成发射极。

集成反并联二极管的IGBT的背面区域引入n型集电区的209’，由于n型集电区209’相对p型阱区206’的位置变化将会引起器件过流路径的变化，从而导致器件性能发生变化。因此，为保证产品性能一致性，在制作集成反并联二极管的IGBT的背面区域时，在光刻工艺中，需要将晶圆背面的掩膜板（mask）图案与已形成的晶圆正面结构的图案进行对准。由于在进行背面光刻时，晶圆已经翻转为背面朝上，普通的单面光刻机无法利用正面的对准标记，故背面的n型集电区的209’的图案无法与正面结构的图案对准，需要采用昂贵的双面光刻机。

实用新型内容

本实用新型的目的旨在至少解决上述技术缺陷，特别是解决具有内置二极管的IGBT的背面结构与正面结构的需要采用昂贵的双面光刻机才能对准的问题，提供一种具有内置二极管的IGBT结构，利用单面光刻机完成晶圆背面结构与正面结构的自对准，并且提高器件的稳定性。

为达到上述目的，本实用新型一方面提出了一种具有内置二极管的IGBT结构，包括：半导体衬底；多个条形元胞区，所述多个条形元胞区形成在所述半导体衬底的第一表面，且沿第一方向平行排列，每个所述条形元胞区包括：形成在所述半导体衬底中的第一阱区和第二阱区，位于所述第一阱区和第二阱区之间的积累区，形成在所述第一阱区中的第一源区，形成在所述第二阱区中的第二源区，和形成在所述半导体衬底上的第一绝缘层、栅极层、第二绝缘层、第一金属层，其中，所述第一绝缘层覆盖部分所述第一源区、部分所述第一阱区、所述积累区、部分所述第二阱区、部分所述第二源区，所述栅极层形成在所述第一绝缘层上，所述第二绝缘层覆盖部分所述第一源区、所述栅极层、部分所述第二源区，所述第一金属层覆盖部分所述第一阱区、部分所述第一源区、所述第二绝缘层、部分所述第二源区、部分所述第二阱区；和第一类型条形掺杂区和多个第二类型条形掺杂区，所述第一类型条形掺杂区形成在所述半导体衬底的第二表面，所述第一类型条型掺杂区沿第一方向或第二方向间隔设有平行排列的多个沟槽，所述多个第二类型条型掺杂区形成在所述第一类型条型掺杂区的多个沟槽中，所述第二方向和第一方向相互垂直，所述多个第二类型条形掺杂区上形成有第二金属层。

其中，第一类型条形掺杂区和多个第二类型条型掺杂区分布为第一类型集电区和第二类型集电区，第一类型集电区与条形元胞区构成IGBT结构，第二类型集电区与条形元胞区构成MOSFET结构，MOSFET结构寄生的二极管构成IGBT的反并联二极管。

在本实用新型的一个实施例中，所述第一类型条型掺杂区沿第一方向或第二方向间隔设有的多个平行排列的沟槽大小相同。

在本实用新型的一个实施例中，所述多个平等排列的沟槽之间的间隔大小相同。

在本实用新型的一个实施例中，所述半导体衬底为半导体晶圆，所述第一方向平行或垂直于所述半导体晶圆的主平边。借助晶圆的主平边可以方便地实现晶圆正面条形元胞区和背面条形掺杂区的自对准。

在本实用新型的一个实施例中，相邻的第一类型条形掺杂区和第二类型条形掺杂区之间的间距D满足：D≥0。

在本实用新型的一个实施例中，所述半导体衬底为第一类型轻掺杂，所述第一阱区和第二阱区为第二类型掺杂，所述第一源区和第二源区为第一类型掺杂。

本实用新型附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为典型的具有内置二极管的IGBT结构剖面图；

图2为本实用新型实施例的晶圆第一表面的条形元胞和第二表面的p型和n型条形掺杂区的分布示意图；

图3为本实用新型另一实施例的晶圆第一表面的条形元胞和第二表面的p型和n型条形掺杂区的分布示意图；

图4为图2或图3所示的具有内置二极管的IGBT晶圆的立体示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

需要说明的是，此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。进一步地，在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本实用新型提供一种具有内置二极管的IGBT结构，如图2和图3所示，该IGBT结构包括：半导体衬底，形成在半导体衬底的第一表面100的沿第一方向平行排列的多个条形元胞区1，形成在半导体衬底的第二表面200的沿第二方向交替平行排列的多个第一类型条形掺杂区2和多个第二类型条形掺杂区3。在本实用新型各实施例中，将半导体衬底的第一表面100定义为正面，将半导体衬底的第二表面200定义为背面；且将第一类型掺杂定义为n型掺杂，将第二类型掺杂定义为p型掺杂。上述限定仅为描述方便起见，因此不能理解为对本实用新型的限制，本领域技术人员可以理解，与之相反的限定，同样可以实现本实用新型。

其中，第一方向和第二方向相互垂直，从而在光刻形成半导体衬底背面的结构图案时，不需要将衬底背面的mask图案与已形成的衬底正面结构的图案进行对准，只需保证衬底背面的mask图案中的条纹方向与衬底正面的条形元胞区的方向相互垂直，从而达到正面结构图案和背面结构图案自对准的目的。

半导体衬底包括但不限于基本半导体，例如硅、锗、金刚石，或化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。半导体衬底可以可选地包括外延层，可以包括各种掺杂配置，可以被应力改变以增强其性能，以及也可以包括绝缘体上硅（SOI）结构。在本实施例中，半导体衬底可以为n型轻掺杂衬底。

图2和图3分别为本实用新型两个实施例的晶圆正面的条形元胞和背面的p型和n型条形掺杂区的分布示意图。由于半导体衬底通常可以为半导体晶圆，因此在本实用新型优选的实施例中，可以借助晶圆的主平边，将正面100的条形元胞区1的条纹方向（即第一方向）设置为与主平边平行，将背面200的p型条形掺杂区2和n型条形掺杂区3的条纹方向（即第二方向）设置为与主平边垂直，如图2所示；或者将正面100的条形元胞区1的条纹方向设置为与主平边垂直，将背面200的p型条形掺杂区2和n型条形掺杂区3的条纹方向设置为与主平边平行，如图3所示。从而方便地实现晶圆正面条形元胞区和背面条形掺杂区的自对准。需指出的是，根据本实用新型实施例的具有内置二极管的IGBT结构，还可以通过调整p型条形掺杂区与n型条形掺杂区的宽度比例，优化器件性能。

图4为图2或图3所示的具有内置二极管的IGBT晶圆的立体示意图。其中，正面100的条形元胞区1的结构同样可以参考图4。如图4所示，条形元胞区1包括：形成在半导体衬底300中的第一阱区101和第二阱区102，形成在第一阱区101和第二阱区102之间的半导体衬底300中的积累区105，形成在第一阱区101中的第一源区103，形成在第二阱区102中的第二源区104，和依次堆叠形成在半导体衬底300上的第一绝缘层106、栅极层107、第二绝缘层108、第一金属层109。其中，第一绝缘层107覆盖部分第一源区103、部分第一阱区101、积累区105、部分第二阱区102、部分第二源区104；栅极层107形成在第一绝缘层106上，栅极层107的材料可以为多晶硅；第二绝缘层108覆盖部分第一源区103、栅极层107、部分第二源区104，第二绝缘层108用于隔离栅极层107和第一金属层109，绝缘层的材料包括氧化硅、氧化氮等介质材料；第一金属层109覆盖部分第一阱区101、部分第一源区103、第二绝缘层108、部分第二源区104、部分第二阱区102。

如图4所示，衬底的背面200的表面形成有n型条型掺杂区3，所述n型条型掺杂区3沿第一方向或者第二方向间隔设有平行排列的多个沟槽，多个p型条型掺杂区2形成在n型条型掺杂区3的多个沟槽中。所述多个p型条型掺杂区2形成在n型条型掺杂区3的多个沟槽中，这种结构可以缩短器件导通时的电流路径，降低器件导通的导通损耗，而且可以缩短器件关断时的关断时间，降低关断损耗。

需要说明的是，n型条型掺杂区3沿第一方向或第二方向间隔设有的多个平行排列的沟槽大小相同，也可以不相同。

需要说明的是，n型条型掺杂区3沿第一方向或第二方向间隔设有的多个平等排列的沟槽之间的间隔大小相同，也可以不相同。

其中，n型条型掺杂区3和多个p型条型掺杂区2的延伸方向与条形元胞区1所包含的各个区域的延伸方向相互垂直。其中，多个p型条形掺杂区2为p型集电区2，n型条型掺杂区3为n型集电区3。p型集电区2和n型集电区3上形成有第二金属层201，用于连接p型集电区和n型集电区构成集电极；栅极层107构成门极；第一金属层109连接第一阱区101、第一源区103、第二阱区102、第二源区104构成发射极。p型集电区2与条形元胞区1构成IGBT结构，n型集电区3与条形元胞区1构成MOSFET结构，MOSFET结构寄生的二极管构成IGBT的反并联二极管。

需说明的是，相邻的p型条形掺杂区2和n型条形掺杂区3之间的间距D满足：D≥0，即n型条形掺杂区3与其相邻的p型条形掺杂区2可以存在一定的间距，同样的p型条形掺杂区2与其相邻的n型条形掺杂区3可以存在一定的间距。图2和图3中仅示出D=0的情况。

需说明的是，本实用新型实施例以n沟道IGBT为例描述，对于p沟道IGBT可以参考本实用新型实施例进行，在此不再赘述。n沟道IGBT器件各部分的掺杂情况可以如下：半导体衬底300为n型轻掺杂，第一阱区101和第二阱区102为p型掺杂，积累区位于第一阱区101和第二阱区102的表面，即积累区为p型掺杂，第一源区103和第二源区104为n型掺杂。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同限定。

Claims

1.一种具有内置二极管的IGBT结构，其特征在于，包括：

半导体衬底；

多个条形元胞区，所述多个条形元胞区形成在所述半导体衬底的第一表面，且沿第一方向平行排列，每个所述条形元胞区包括：形成在所述半导体衬底中的第一阱区和第二阱区，位于所述第一阱区和第二阱区之间的积累区，形成在所述第一阱区中的第一源区，形成在所述第二阱区中的第二源区，和形成在所述半导体衬底上的第一绝缘层、栅极层、第二绝缘层、第一金属层，其中，所述第一绝缘层覆盖部分所述第一源区、部分所述第一阱区、所述积累区、部分所述第二阱区、部分所述第二源区，所述栅极层形成在所述第一绝缘层上，所述第二绝缘层覆盖部分所述第一源区、所述栅极层、部分所述第二源区，所述第一金属层覆盖部分所述第一阱区、部分所述第一源区、所述第二绝缘层、部分所述第二源区、部分所述第二阱区；和

第一类型条形掺杂区和多个第二类型条形掺杂区，所述第一类型条形掺杂区形成在所述半导体衬底的第二表面，所述第一类型条型掺杂区沿第一方向或第二方向间隔设有多个平行排列的沟槽，所述多个第二类型条型掺杂区形成在所述第一类型条型掺杂区的多个沟槽中，所述第二方向和第一方向相互垂直，所述多个第二类型条形掺杂区上形成有第二金属层。

2.如权利要求1所述的具有内置二极管的IGBT结构，其特征在于，所述多个平行排列的沟槽大小相同。

3.如权利要求1或2所述的具有内置二极管的IGBT结构，其特征在于，所述相邻两个沟槽之间的间隔相同。

4.如权利要求1所述的具有内置二极管的IGBT结构，其特征在于，所述半导体衬底为半导体晶圆，所述第一方向平行或垂直于所述半导体晶圆的主平边。

5.如权利要求1所述的具有内置二极管的IGBT结构，其特征在于，相邻的第一类型条形掺杂区和第二类型条形掺杂区之间的间距D满足：D≥0。

6.如权利要求1所述的具有内置二极管的IGBT结构，其特征在于，所述半导体衬底为第一类型轻掺杂，所述第一阱区和第二阱区为第二类型掺杂，所述第一源区和第二源区为第一类型掺杂。