CN202713239U - 电容放大电路 - Google Patents

Abstract

本实用新型提供一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端。第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的反相输入端和第一跨导放大器的输出端之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。在本实用新型中将第一跨导放大器的两输入端与第二跨导放大器的两个输入端反接，最终导致两个跨导放大器的输入误差在一定程度上互相抵消，同时也能起到电容放大作用，从而无需消耗更大的芯片面积和工作电流。

Description

电容放大电路

【技术领域】

本实用新型涉及一种稳定性电容补偿电路领域，特别涉及一种改进型电容放大电路，其通过把补偿电容放大从而产生更低频的零点。

【背景技术】

图1为现有技术中电容放大电路的电路图。所述电容放大电路包括第一跨导放大器gm1、第二跨导放大器gm2、补偿电容C、电阻R1和R2。所述第一跨导放大器gm1的同相输入端接一参考电压Vr，反相输入端接一反馈电压Vf。所述补偿电容C、电阻R1和R2依次串联在第一跨导放大器gm1的反相输入端和输出端之间。所述第二跨导放大器gm2的同相输入端与补充电容C和电阻R2的中间节点连接，第二跨导放大器gm2的反相输入端与其输出端以及电阻R2和R1的中间节点连接。

图1示出的电容放大电路可以实现电容放大，其放大倍数等于(1+gm2.R2)，gm2为第二跨导放大器的跨导，但是这种方法会导致增大跨导放大器的输入端Ve形成的误差，假设第一跨导放大器gm1的输入误差(offset)为V_OS1，第二跨导放大器gm2的输入误差为V_OS2，其等效的第一跨导放大器gm1的输出端的总误差为V_OS1+V_OS2.(gm2/gm1)。与无电容放大的结构相比，增加了V_OS2.(gm2/gm1)，虽然可以通过把gm1/gm2设计得很大，而减小增加的误差。由于为了实现较大的电容放大效应，gm2也需设计得很大，则gm1需设计的更大，gm1与输入管的宽长比成正比，也随其工作电流增加而增加。如果需要增大gm1，则需要较大的芯片面积和电流消耗。

因此，有必要提出一种改进的技术方案来解决上述问题。

【实用新型内容】

本实用新型的目的在于提供一种改进型电容放大电路，其可以实现电容放大功能，但同时有助于减小跨导放大器的输入误差，且无需消耗更大的芯片面积和工作电流。

为了实现上述目的，本实用新型提出一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端。第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的反相输入端和第一跨导放大器的输出端之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。

进一步的，所述电容放大电路的最终的输入误差等于V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导，V_OS1为第一跨导放大器的输入误差，V_OS2为第二跨导放大器的输入误差。

再进一步的，gm2/gm1＜1。

进一步的，所述跨导放大器包括输入级电路和输出级电路。

所述输入级电路包括差分PMOS晶体管MP1和MP2、电流源I1、NMOS晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2，差分晶体管MP1的栅极为跨导放大器的同相输入端，差分晶体管MP2的栅极为跨导放大器的反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级，所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间，所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间，所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连，所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连。

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4以及电阻R3，所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连，所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联，所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。

根据本实用新型的另一方面，本实用新型提供了另一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端。第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的输出端和地之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。

进一步的，所述电容放大电路的最终的输入误差等于V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导，V_OS1为第一跨导放大器的输入误差，V_OS2为第二跨导放大器的输入误差。

更进一步的，gm2/gm1＜1。

进一步的，所述跨导放大器包括输入级电路和输出级电路。

所述输入级电路包括差分PMOS晶体管MP1和MP2、电流源I1、NMOS晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2，差分晶体管MP1的栅极为跨导放大器的同相输入端，差分晶体管MP2的栅极为跨导放大器的反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级，所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间，所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间，所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连，所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连。

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4以及电阻R3，所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连，所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联，所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。

与现有技术相比，在本实用新型中将第一跨导放大器的两输入端与第二跨导放大器的两个输入端反接，最终导致两个跨导放大器的输入误差在一定程度上互相抵消，同时也能起到电容放大作用，从而无需消耗更大的芯片面积和工作电流。

【附图说明】

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中电容放大电路的电路图；

图2为本实用新型中的改进型电容放大电路在一个实施例中的电路示意图；

图3为本实用新型中的改进型电容放大电路在一个实施例中的电路示意图；和

图4为本实用新型中的型电容放大电路中的跨导放大器在一个实施例中的电路示意图。

【具体实施方式】

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

本实用新型提出了一种改进型电容放大电路，其可以实现电容放大功能，同时也可以减小跨导放大器的输入误差，并且无需消耗更大的芯片面积和工作电流。

图2为本实用新型中的改进型电容放大电路在一个实施例中的电路示意图。如图2所示，所述电容放大电路包括第一跨导放大器gm1、第二跨导放大器gm2、电容C和电阻R1。每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端。第一跨导放大器gm1的同相输入端与第二跨导放大器gm2的反相输入端连接，第一跨导放大器gm1的反相输入端与第二跨导放大器gm2的正相输入端连接。所述电容C和电阻R1依次串联在第一跨导放大器gm1的反相输入端和第一跨导放大器gm1的输出端之间，第二跨导放大器gm2的输出端与电容C和电阻R1的中间节点相连接。

图2所示的改进型电容放大电路可以进一步改善输入误差的问题，同时也能起到放大电容的作用。如果第一跨导放大器gm1的输入误差为V_OS1，第二跨导放大器的输入误差为V_OS2，由于第一跨导放大器和第二跨导放大器的两个输入端正好反接，使得最终的输入误差在一定程度上会相互抵消。抵消后的输入误差为V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导。如果gm2/gm1＜1且接近于1，且V_OS2接近于V_OS1，则抵消后的输入误差会被大大的减小。

可以在设计中采用相同的跨导放大器的结构，而且可以通过各种版图设计的方法，使V_OS1接近于V_OS2。实现更好的输入误差的抵消效果。一种具体的实现匹配的设计方法是除了输入差分对管的尺寸不一样外，第一跨导放大器gm1的其他器件连接和尺寸都和第二跨导放大器gm2的完全相同，而且各支路偏置工作电流也完全相同。在尺寸上，输入差分对管还可以设计为长度一样，单位宽度也一样，只是复数不一样，这里的等效总宽度等于单位宽度乘以复数。这样可以实现更好的匹配抵消效果。在版图设计上，可以采用许多常规的匹配设计方法，如插指或共心的方法取得更好的匹配效果。

当然，另一种实现匹配的设计方法是把输入差分对管的尺寸设计得相同，使其电流成一定比例。或者兼而有之。总之，可以尽量使V_OS1接近等于V_OS2，且使gm2/gm1小于1，但接近于1。

跨导放大器的跨导gm的计算公式如下：

$\mathrm{gm}=\sqrt{2I.\mathrm{\μ}.C_{\mathrm{ox}}.\left(\frac{W}{L}\right)}$

对于图2中的电容放大电路，其电容放大的理论关系如下：

根据基尔霍夫定律KCL有如下方程：

$-\mathrm{gm}1.\mathrm{Vf}=\frac{(\mathrm{Ve}-\mathrm{Vx})}{R1},$

$\frac{(\mathrm{Ve}-\mathrm{Vx})}{R1}+\mathrm{gm}2.\mathrm{Vf}=(\mathrm{Vx}-\mathrm{Vf}).s.C,$

其中Vf为第一跨导放大器的反相输入端所接的反馈电压，Vr为第一跨导放大器的正相输入端所接的参考电压，求解可得：

$\frac{\mathrm{Ve}}{\mathrm{Vf}}=-\frac{(\mathrm{gm}1-\mathrm{gm}2)+(\mathrm{gm}1.R1-1).s.C}{s.C}.$

如果gm1.R1＞＞1，简化上述公式可得：

$\frac{\mathrm{Ve}}{\mathrm{Vf}}=-\frac{(\mathrm{gm}1-\mathrm{gm}2)+\mathrm{gm}1.R1.s.C}{s.C}.$

等效的零点频率为：

$f_Z=\frac{1}{2\mathrm{\π}.\mathrm{gm}1.R1.C/(\mathrm{gm}1-\mathrm{gm}2)}=\frac{1}{2\mathrm{\π}.R1.C.(1-\mathrm{gm}2/\mathrm{gm}1)}.$

因此，图2示出的电容放大电路将电容C放大了1/(1-gm2/gm1)，如果gm2/gm1＝7/8，则相当于把电容C放大了8倍。

为了取得更大的放大倍数，也需要使gm2/gm1小于1，但尽可能接近于1，与上述减小输入误差的要求一致。

图3为本实用新型中的改进型电容放大电路在另一个实施例中的电路示意图。如图3所示，所述电容放大电路同样包括第一跨导放大器gm1、第二跨导放大器gm2、电容C和电阻1。第一跨导放大器gm1的同相输入端与第二跨导放大器gm2的反相输入端连接，第一跨导放大器gm1的反相输入端与第二跨导放大器gm2的正相输入端连接。所述电容C和电阻R1依次串联在第一跨导放大器gm1的反相输入端和地之间，第二跨导放大器gm2的输出端与电容C和电阻R1的中间节点相连接。

对于图2中的电容放大电路，其电容放大的理论关系如下：

根据基尔霍夫定律KCL有如下方程：

$\frac{(\mathrm{Ve}-\mathrm{Vx})}{R1}+\mathrm{gm}2.\mathrm{Vf}=\mathrm{Vx}.s.C,$

$\frac{(\mathrm{Ve}-\mathrm{Vx})}{R1}+\mathrm{gm}2.\mathrm{Vf}=\mathrm{Vx}.s.C,$

求解可得：

$\frac{\mathrm{Ve}}{\mathrm{Vf}}=-\frac{\mathrm{gm}1.R1.s.C+(\mathrm{gm}1-\mathrm{gm}2)}{s.C}$

等效的零点频率为：

$f_Z=\frac{1}{2\mathrm{\π}.\mathrm{gm}1.R1.C/(\mathrm{gm}1-\mathrm{gm}2)}=\frac{1}{2\mathrm{\π}.R1.C.(1-\mathrm{gm}2/\mathrm{gm}1)}$

图3示出的电容放大电路相当于将电容C放大了1/(1-gm2/gm1)倍，如果gm2/gm1＝7/8，则相当于把C放大了8倍。

与图2的分析相似可知，如果第一跨导放大器gm1的输入误差为V_OS1，第二跨导放大器gm2的输入误差为V_OS2，则抵消后的等效输入误差为V_OS1-V_OS2.(gm2/gm1)，可见V_OS1和V_OS2会存在一定的抵消效果。

图4为图2或图3中的跨导放大器gm1和/或gm2在一个实施例中的电路示意图。

所述跨导放大器包括输入级电路和输出级电路。

所述输入级电路包括差分PMOS(P-channel Metal Oxide Semiconductor)晶体管MP1和MP2、电流源I 1、NMOS(N-channel Metal Oxide Semiconductor)晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2。差分晶体管MP1的栅极为同相输入端，差分晶体管MP2的栅极为反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级。所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间。所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间。所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连。所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连。

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4、电阻R3。所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连。所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联。所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。

对于图2和3所示的跨导放大器gm1和gm2来说，都需要输出阻抗尽可能的高，所以此结构在输出级采用了级联结构，放大了输出阻抗。具体的讲，所述NMOS晶体管MN3的输出电阻被所述NMOS晶体管MNc3所放大，其放大倍数为gm_NC3.ro_NC3，其中gm_NC3为晶体管MNc3的跨导，ro_NC3为晶体管MNc3的输出电阻。晶体管MP3的输出电阻也被晶体管MPc3放大了gm_PC3.ro_PC3倍，其中gm_PC3为MPc3的跨导，ro_PC3为MPc3的输出电阻。

当然，也可以采用其他结构的跨导放大器，比如输出级不采用级联的结构。

本文中的电容放大电路可以应用于低压差电压调节器、开关电源转换器等的反馈回路中，第一跨导放大器可以用作反馈回路中的误差放大器，Vf为反馈回路中的反馈电压，Vr为反馈回路中的参考电压。

本文中的“连接”、“相接”、“接至”等涉及到电性连接的词均可以表示直接或间接电性连接。

上述说明已经充分揭露了本实用新型的具体实施方式。需要指出的是，熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (8)

1.一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端，其特征在于，第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的反相输入端和第一跨导放大器的输出端之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。

2.根据权利要求1所述的电容放大电路，其特征在于，所述电容放大电路的最终的输入误差等于V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导，V_OS1为第一跨导放大器的输入误差，V_OS2为第二跨导放大器的输入误差。

3.根据权利要求2所述的电容放大电路，其特征在于，gm2/gm1＜1。

4.根据权利要求1-3任一所述的电容放大电路，其特征在于，所述跨导放大器包括输入级电路和输出级电路，

所述输入级电路包括差分PMOS晶体管MP1和MP2、电流源I1、NMOS晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2，差分晶体管MP1的栅极为跨导放大器的同相输入端，差分晶体管MP2的栅极为跨导放大器的反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级，所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间，所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间，所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连，所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连；

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4以及电阻R3，所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连，所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联，所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。

5.一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端，其特征在于，第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的输出端和地之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。

6.根据权利要求1所述的电容放大电路，其特征在于，所述电容放大电路的最终的输入误差等于V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导，V_OS1为第一跨导放大器的输入误差，V_OS2为第二跨导放大器的输入误差。

7.根据权利要求6所述的电容放大电路，其特征在于，gm2/gm1＜1。

8.根据权利要求1-3任一所述的电容放大电路，其特征在于，所述跨导放大器包括输入级电路和输出级电路，

所述输入级电路包括差分PMOS晶体管MP1和MP2、电流源I1、NMOS晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2，差分晶体管MP1的栅极为跨导放大器的同相输入端，差分晶体管MP2的栅极为跨导放大器的反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级，所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间，所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间，所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连，所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连；

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4以及电阻R3，所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连，所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联，所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。

Images