CN202004645U - 一种电流采样电路 - Google Patents

一种电流采样电路 Download PDF

Info

Publication number
CN202004645U
CN202004645U CN2011200552333U CN201120055233U CN202004645U CN 202004645 U CN202004645 U CN 202004645U CN 2011200552333 U CN2011200552333 U CN 2011200552333U CN 201120055233 U CN201120055233 U CN 201120055233U CN 202004645 U CN202004645 U CN 202004645U
Authority
CN
China
Prior art keywords
nmos pipe
operational amplifier
multiplier
nmos
pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011200552333U
Other languages
English (en)
Inventor
方健
王泽华
吴琼乐
陈吕赟
管超
柏文斌
杨毓俊
黎俐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN2011200552333U priority Critical patent/CN202004645U/zh
Application granted granted Critical
Publication of CN202004645U publication Critical patent/CN202004645U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种电流采样电路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器。本实用新型通过采用五个运算放大器和两个乘法器，并利用第三NMOS管进行负反馈，实现了第一NMOS管和第二NMOS管漏源两极之间的电压成比例，突破了采样技术中要求功率管和采样管的三端电位完全一致的局限，相比于传统的电流采样结构，该电路结构的灵活性更大，同时提高了采样电流精度。

Description

一种电流采样电路
技术领域
本实用新型属于芯片设计技术领域，尤其涉及一种电流采样电路设计。
背景技术
开关电源是利用现代电力电子技术，通过控制开关管通断的时间比率来维持输出电压稳定的一种电源。如何对开关电源芯片进行简单、准确、快速地采样，关系到整个开关电源芯片性能的好坏。目前，开关电源中常用的电流采样方法有电阻采样、磁采样、MOSFET采样等。
在介绍电流采样电路在前，先对NMOS管漏极电流进行说明：工作在线性区的NMOS管漏极电流为
Figure BDA0000048830320000011
μn为电子的迁移率，Cox为单位面积的栅氧化层电容，W为栅的宽度，L为栅的长度，VGS为栅源两极之间的电压，VTH为NMOS管的阈值电压，VDS为漏源两极之间的电压，如果，工作在深线性区，其漏极电流表达式为
Figure BDA0000048830320000012
电流采样电路，一般用工作在深线性区的NMOS管进行电流采样。
现有的开关电源中主要采用如下两种电流采样电路：
第一种电流采样电路如图1所示，在此电路中，利用功率管MN1和采样管MN2构成电流镜，如果功率管MN1的栅的宽长比为(W/L)1，采样管MN2的栅的宽长比为(W/L)2，在理想的情况下，MN1管的源极、栅极、漏极电位分别与MN2的源极、栅极、漏极电位相等，采样管的电流Isense和功率管的电流Ildmos之比为常数，通过调整功率管MN1和采样管MN2的宽长比，可以获得所需要的电流采样比。但是这种电路在实际应用时，MN1管的源极电位和MN2的源极电位并不一定相等，结果造成MN1管和MN2的漏源两极之间的电压也不相等，进而使得采样管的电流和功率管的电流之比并非为常数，因此采样精度不高，限制了它的应用。
第二种电流采样电路如图2所示，运算放大器A0分别在采样管MN4和功率管MN3的源极电位进行采样作比较，将比较结果反馈输入到NMOS管MN5的栅极，通过改变NMOS管MN5的漏源电阻来改变采样管MN4的源极电位，将功率管MN3管和采样管MN4的源极电位钳位到相等。这样，功率管MN3管和采样管MN2管的栅漏源电位均相等，采样电流精度更高。但是这种电路结构严格要求功率管MN3的漏源两极之间的电压VDS3和采样管MN4漏源两极之间的电压VDS4相等，即VDS3＝VDS4，这样就造成这种电流采样电路在具体的电路应用中有一定的局限性。
实用新型内容
本实用新型的目的是为了解决现有的电流采样电路存在的问题，提出了一种电流采样电路。
为了实现上述目的，本实用新型的技术方案是：一种电流采样电路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器；其中，第一NMOS管的栅极分别连接到第一单端输出运算放大器的正输入端、第二单端输出运算放大器的正输入端和第二NMOS管的栅极，第一NMOS管的源极分别连接到第一单端输出运算放大器的负输入端、第一乘法器的第二输入端和第一电阻的一端，第一电阻的另一端接地，第一NMOS管的漏极分别与第二NMOS管的漏极、第一乘法器的第一输入端和第二乘法器的第一输入端相连；第二NMOS管的源极分别连接第二单端输出运算放大器负输入端、第二乘法器的第二输入端和第三NMOS管的漏极，第一单端输出运算放大器的输出端接第一双端输出的运算放大器的正输入端，第一双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小a1*VTH，其中，a1是第一单端输出运算放大器的放大增益，第一双端输出的运算放大器的两个输出端分别接第一乘法器第三、第四输入端，第二单端输出运算放大器的输出端接第二双端输出的运算放大器的正输入端，第二双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小a2*VTH，其中，a2是第二单端输出运算放大器的放大增益，第二双端输出的运算放大器的两个输出端分别接第二乘法器第三、第四输入端，第一乘法器的输出端接第三单端输出运算放大器正输入端，第二乘法器的输出端接第三单端输出运算放大器负输入端，第三单端输出运算放大器输出端接第三NMOS管的栅极，第三NMOS管的源极接地。
本实用新型的有益效果：本实用新型通过采用五个运算放大器和两个乘法器，并利用第三NMOS管进行负反馈，实现了第一NMOS管和第二NMOS管漏源两极之间的电压成比例，在有效实现电流采样的同时，突破了采样技术中要求功率管和采样管的三端电位完全一致的局限，相比于传统的电流采样结构，该电路结构的灵活性更大，同时提高了采样电流精度。
附图说明
图1为传统的一种电流采样电路结构示意图。
图2为传统的带负反馈的电流采样电路结构示意图。
图3为本实用新型实施例的电流采样电路结构示意图。
图4为本实用新型实施例的乘法器的具体电路结构示意图。
图5为本实用新型实施例的仿真结果示意图。
具体实施方式
下面结合附图和具体的实施例对本实用新型作进一步的阐述。
本实用新型实施例的电流采样电路如图3所示，包括第一NMOS管MN6，第二NMOS管MN7，第三NMOS管MN8，第一电阻R4，还包括第一单端输出运算放大器A1，第二单端输出运算放大器A2，第三单端输出运算放大器A5，第一双端输出运算放大器A3，第二双端输出运算放大器A4，第一乘法器B1，第二乘法器B2，第一NMOS管MN6的栅极分别连接到第一单端输出运算放大器A1的正输入端、第二单端输出运算放大器A2的正输入端和第二NMOS管MN7的栅极，第一NMOS管MN6的源极分别连接到第一单端输出运算放大器A1的负输入端、第一乘法器B1的第二输入端和第一电阻R4的一端，第一电阻R4的另一端接地，第一NMOS管MN6的漏极分别与第二NMOS管MN7的漏极、第一乘法器B1的第一输入端和第二乘法器B2的第一输入端相连；第二NMOS管MN7的源极分别连接第二单端输出运算放大器A2负输入端、第二乘法器B2的第二输入端和第三NMOS管MN8的漏极，第一单端输出运算放大器A1的输出端接第一双端输出的运算放大器A3的正输入端，第一双端输出的运算放大器A3的负输入端接外部的基准电压源，外部的基准电压源的大小a1*VTH，其中，a1是第一单端输出运算放大器A1的放大增益，第一双端输出的运算放大器A3的两个输出端分别接第一乘法器B1第三、第四输入端，第二单端输出运算放大器A2的输出端接第二双端输出的运算放大器A4的正输入端，第二双端输出的运算放大器A4的负输入端接外部的基准电压源，外部的基准电压源的大小a2*VTH，其中，a2是第二双端输出运算放大器A4的放大增益，第二双端输出的运算放大器A4的两个输出端分别接第二乘法器B2第三、第四输入端，第一乘法器B1的输出端接第三单端输出运算放大器A5正输入端，第二乘法器B2的输出端接第三单端输出运算放大器A5负输入端，第三单端输出运算放大器A5输出端接第三NMOS管MN8的栅极，第三NMOS管MN8的源极接地。
这里的第一NMOS管MN6为功率管，第二NMOS管MN7为采样管，这里所述的NMOS管型号和性能完全相同，VTH为NMOS管的阈值电压。
这里，第一NMOS管MN6，第二NMOS管MN7，第一单端输出运算放大器A1，第二单端输出运算放大器A2，第三单端输出运算放大器A5，第一双端输出运算放大器A3，第二双端输出运算放大器A4为本领域技术人员的公知常识，在此不再进行详细阐述。
第一乘法器B1和第二乘法器B2的结构相同，如图4所示，它由两级构成，第一级为吉尔伯特单元，由NMOS管MN9，NMOS管MN10，NMOS管MN11，NMOS管MN12，NMOS管MN13，NMOS管MN14，NMOS管MN15，电阻R6，电阻R7组成，可以实现乘法功能；第二级由PMOS管MP1，PMOS管MP2，NMOS管MN16，NMOS管MN17组成，实现双端输出转变为单端输出。
该电路的连接关系为：NMOS管MN9的栅极作为乘法器的第一对输入Vin1的第一输入端，接NMOS管MN10的栅极，NMOS管MN9的源极分别接NMOS管MN12的源极、NMOS管MN13的漏极，NMOS管MN9的漏极分别接电阻R6的一端、NMOS管MN11的漏极和NMOS管MN16的栅极，电阻R6的另一端接外部电源VCC，NMOS管MN10的栅极分别接NMOS管MN12的漏极和电阻R7的一端，电阻R7的另一端接外部电源VCC，NMOS管MN11的栅极作为乘法器的第一对输入Vin1的第二输入端，分别接NMOS管MN12的栅极、NMOS管MN17的栅极，NMOS管MN11的源极分别接MN10的源极、NMOS管MN14的漏极，MN13的栅极作为乘法器的第二对输入Vin2的第一输入端，MN13的源极分别接NMOS管MN14的源极、NMOS管MN15的漏极，NMOS管MN14的栅极作为乘法器的第二对输入Vin2的第二输入端，NMOS管MN15的源极接地，NMOS管MN15的栅极分别接PMOS管MP1的栅极、PMOS管MP1的漏极、PMOS管MP2的栅极，PMOS管MP1的源极接外部电源VCC，并与PMOS管MP2的源极相连接，PMOS管MP2的漏极分别接NMOS管MN17的漏极，NMOS管MN17的源极分别接NMOS管MN16的源极和地，PMOS管MP2的漏极即为乘法器的输出端VOUT。
这里第一对输入Vin1和第二对输入Vin2构成了乘法器的四个输入端，分别作为乘法器的第一、第二、第三和第四输入端。
上述电路通过合理选取管子，调整参数，可以实现输出电压等于两项输入电压的乘积，即有VOUT＝Vin1*Vin2，这里“合理选取管子，调整参数”属于本领域的公知常识，在此不再进行详细描述。
在图3中，第一单端输出运算放大器A1的正输入端接第一NMOS管MN6管的栅极，负输入端第一接NMOS管MN6的源极，输入为源极栅极电压之差
Figure BDA0000048830320000061
输出为
Figure BDA0000048830320000062
再与a1VTH做比较，将差值
Figure BDA0000048830320000063
输入到第一双端输出运算放大器A3，其输出接第一乘法器B1的两个输入端，第一乘法器B1的另外两个输入端分别接第一NMOS管MN6管的漏极和源极，其差值为
Figure BDA0000048830320000064
第一乘法器B1的输出为
Figure BDA0000048830320000065
a3为第一双端输出运算放大器A3的放大增益。
第二单端输出运算放大器A2的正输入端接第二NMOS管MN7管的栅极，负输入端接第二NMOS管MN7的源极，输入为源极栅极电压之差
Figure BDA0000048830320000066
输出为
Figure BDA0000048830320000067
再与a2VTH做比较，将差值
Figure BDA0000048830320000068
输入双端输出运算放大器A4，其输出接第二乘法器B2的两个输入端，第二乘法器B2的另外两个输入端分别接第二NMOS管MN7管的漏极和源极，其差值为第二乘法器B2的输出为
Figure BDA0000048830320000072
a4为第二双端输出运算放大器A4的放大增益。
两个乘法器的输出分别连接到第三单端输出放大器A5的两个输入端，第三单端输出放大器A5的输出控制第三NMOS管MN8的栅极电压，通过MN8的漏极输出实现负反馈调整电压。
工作在深线性区的第三NMOS管MN8的漏源之间的电阻RDS随着栅源两极之间的电压变化而变化，具体关系式为：
Figure BDA0000048830320000073
只要第三单端输出放大器A5的输入有失调，第三NMOS管MN8的栅极电位不断调整，第三NMOS管MN8的漏极电位同时也进行调整，最终将使两路输入信号钳位相等。即：
Figure BDA0000048830320000074
工作在深线性区NMOS管MN6、MN7的漏极电流表达式I6、I7如下：
I 6 = μ n C ox ( W L ) 6 ( V G 6 S 6 - V TH ) V D 6 S 6 ;
I 7 = μ n C ox ( W L ) 7 ( V G 7 S 7 - V TH ) V D 7 S 7 .
I6、I7的比值为：
Figure BDA0000048830320000077
则流过采样管MN7的电流为功率管MN6电流的倍，k为两管的宽长比，
Figure BDA0000048830320000079
可以由外部电路预先设定。
图5的仿真结果表明，流过采样管MN7的电流I7为功率管MN6电流I6的按比例放大，放大了约1400倍，实现了采样功能，同时，相比于传统的电流采样结构，该电路结构的灵活性更大，突破了采样技术中要求功率管和采样管的三端电位完全一致的局限，提高了采样电流的精度。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为实用新型的保护范围并不局限于这样的特别陈述和实施例。凡是根据上述描述做出各种可能的等同替换或改变，均被认为属于本实用新型的权利要求的保护范围。

Claims (2)

1.一种电流采样电路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一电阻，其特征在于，
还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器；其中，第一NMOS管的栅极分别连接到第一单端输出运算放大器的正输入端、第二单端输出运算放大器的正输入端和第二NMOS管的栅极，第一NMOS管的源极分别连接到第一单端输出运算放大器的负输入端、第一乘法器的第二输入端和第一电阻的一端，第一电阻的另一端接地，第一NMOS管的漏极分别与第二NMOS管的漏极、第一乘法器的第一输入端和第二乘法器的第一输入端相连；第二NMOS管的源极分别连接第二单端输出运算放大器负输入端、第二乘法器的第二输入端和第三NMOS管的漏极，第一单端输出运算放大器的输出端接第一双端输出的运算放大器的正输入端，第一双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小a1*VTH，其中，a1是第一单端输出运算放大器的放大增益，VTH为NMOS管的阈值电压，第一双端输出的运算放大器的两个输出端分别接第一乘法器第三、第四输入端，第二单端输出运算放大器的输出端接第二双端输出的运算放大器的正输入端，第二双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小a2*VTH，其中，a2是第二单端输出运算放大器的放大增益，第二双端输出的运算放大器的两个输出端分别接第二乘法器第三、第四输入端，第一乘法器的输出端接第三单端输出运算放大器正输入端，第二乘法器的输出端接第三单端输出运算放大器负输入端，第三单端输出运算放大器输出端接第三NMOS管的栅极，第三NMOS管的源极接地。
2.根据权利要求1所述的电流采样电路，其特征在于，所述第一乘法器和 所述第二乘法器的结构相同，由两级构成，第一级为吉尔伯特单元，由NMOS管MN9，NMOS管MN10，NMOS管MN11，NMOS管MN12，NMOS管MN13，NMOS管MN14，NMOS管MN15，电阻R6，电阻R7组成，可以实现乘法功能；第二级由PMOS管MP1，PMOS管MP2，NMOS管MN16，NMOS管MN17组成，实现双端输出转变为单端输出，具体连接关系如下：
NMOS管MN9的栅极作为乘法器的第一对输入Vin1的第一输入端，连接到NMOS管MN10的栅极，NMOS管MN9的源极分别接NMOS管MN12的源极、NMOS管MN13的漏极，NMOS管MN9的漏极分别接电阻R6的一端、NMOS管MN11的漏极和NMOS管MN16的栅极，电阻R6的另一端接外部电源，NMOS管MN10的栅极分别接NMOS管MN12的漏极和电阻R7的一端，电阻R7的另一端接外部电源，NMOS管MN11的栅极作为乘法器的第一对输入Vin1的第二输入端，分别接NMOS管MN12的栅极、NMOS管MN17的栅极，NMOS管MN11的源极分别接NMOS管MN10的源极、NMOS管MN14的漏极，NMOS管MN13的栅极作为乘法器的第二对输入Vin2的第一输入端，NMOS管MN13的源极分别接NMOS管MN14的源极、NMOS管MN15的漏极，NMOS管MN14的栅极作为乘法器的第二对输入Vin2的第二输入端，NMOS管MN15的源极接地，NMOS管MN15的栅极分别接PMOS管MP1的栅极、PMOS管MP1的漏极、PMOS管MP2的栅极，PMOS管MP1的源极接外部电源，并与PMOS管MP2的源极相连接，PMOS管MP2的漏极分别接NMOS管MN17的漏极，NMOS管MN17的源极分别接NMOS管MN16的源极和地，PMOS管MP2的漏极即为乘法器的输出端。 
CN2011200552333U 2011-03-04 2011-03-04 一种电流采样电路 Expired - Lifetime CN202004645U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011200552333U CN202004645U (zh) 2011-03-04 2011-03-04 一种电流采样电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011200552333U CN202004645U (zh) 2011-03-04 2011-03-04 一种电流采样电路

Publications (1)

Publication Number Publication Date
CN202004645U true CN202004645U (zh) 2011-10-05

Family

ID=44707371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011200552333U Expired - Lifetime CN202004645U (zh) 2011-03-04 2011-03-04 一种电流采样电路

Country Status (1)

Country Link
CN (1) CN202004645U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097939A (zh) * 2011-03-04 2011-06-15 电子科技大学 一种电流采样电路
CN107085138A (zh) * 2017-04-25 2017-08-22 电子科技大学 一种高分辨率负电平检测电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097939A (zh) * 2011-03-04 2011-06-15 电子科技大学 一种电流采样电路
CN107085138A (zh) * 2017-04-25 2017-08-22 电子科技大学 一种高分辨率负电平检测电路
CN107085138B (zh) * 2017-04-25 2019-05-21 电子科技大学 一种高分辨率负电平检测电路

Similar Documents

Publication Publication Date Title
US6150883A (en) Rail-to-rail input/output operational amplifier and method
CN101963819A (zh) 基准电压电路和电子设备
CN101951236A (zh) 一种数字可变增益放大器
CN103825557A (zh) 一种低功耗高线性度跨导放大器
CN104090625B (zh) 一种用于低电源电压的电流镜
CN108664077B (zh) 电流传送器电路、对应的设备、装置和方法
CN101877578A (zh) 占空比调节系统
CN102097939B (zh) 一种电流采样电路
CN103873032A (zh) 轨对轨输入迟滞比较器
CN201846315U (zh) 一种数字可变增益放大器
CN104216455A (zh) 用于4g通信芯片的低功耗基准电压源电路
CN101257282B (zh) 混频器
CN103095231A (zh) 一种新型的共模反馈电路
CN202004645U (zh) 一种电流采样电路
CN101795111A (zh) 运算放大电路
CN103066965B (zh) 电流比较器
Sengupta Adaptively biased linear transconductor
CN105529994A (zh) 带有增益自举功能的跨阻放大器
CN105048973B (zh) 带有offset和动态直流恢复的跨阻放大器
CN115085678A (zh) 一种减小系统失调的放大器
CN205283503U (zh) 一种恒定跨导轨对轨电压比较器
CN101588164A (zh) 一种恒定跨导偏置电路
CN103645771B (zh) 一种电流镜
US6507245B2 (en) Amplifier that is driven in a complementary manner
CN204517765U (zh) 宽摆幅轨到轨运算放大器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20111005

Effective date of abandoning: 20130227

AV01 Patent right actively abandoned

Granted publication date: 20111005

Effective date of abandoning: 20130227

RGAV Abandon patent right to avoid regrant