CN201956997U

CN201956997U - 一种基于BCD工艺的outbuf电路

Info

Publication number: CN201956997U
Application number: CN2010206767654U
Authority: CN
Inventors: 覃正才; 吴大军; 李冠林; 李长虹; 张建玲; 刘启付; 吕回; 周承捷
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2010-12-23
Filing date: 2010-12-23
Publication date: 2011-08-31
Anticipated expiration: 2020-12-23

Abstract

本实用新型涉及一种基于BCD工艺的outbuf电路，它包括一串联在一外部电源与地之间的轨至轨输入模块和一与之连接的AB类输出模块，所述第五MOS管的源极和衬底相连，第六MOS管的源极和衬底相连，所述第一MOS管的源极和衬底相连，第二MOS管的源极和衬底相连；所述outbuf电路还包括一连接在所述外部电源与第二十九MOS管的栅极之间的第一电压钳位模块和一连接在所述第三十MOS管的栅极与地之间的第二电压钳位模块。本实用新型通过将第一、第二、第五、第六MOS管的源极和衬底分别短接，从而保证在一定有限的电流时，它们的栅源和栅衬不被击穿；另外，本实用新型通过在第二十九、第三十MOS管的栅极分别加入第一、第二电压钳位模块，保证它们不被击穿。

Description

一种基于BCD工艺的outbuf电路

技术领域

本实用新型涉及集成电路，尤其涉及一种用于列驱动电路的基于BCD工艺(在同一芯片上制作双极管bipolar、CMOS和DMOS器件的单片集成工艺)的outbuf(输出缓冲)电路。

背景技术

在用于大尺寸TFT-LCD屏的列驱动电路(Source Driver)中，当采用HV(HighVoltage，高压)CMOS工艺开发时，由于该工艺提供的MOS管的阈值电压大、跨导小、导通电阻大，因此，对于大负载应用而言，其输出电路的面积会比较大。为了解决上述问题，业内人士开始利用BCD工艺中的LDMOS器件的跨导大、导通电阻小的特征，基于BCD工艺，开发用于大尺寸TFT-LCD屏的列驱动电路，从而减小输出电路的面积，缩小列驱动电路的面积。

Source Driver中实现数模转换功能的电路的系统框图如图1所示，其中，

电平转换电路1’(Level shifter)可以将低电压域的逻辑信号转换成模拟电压域的逻辑电压，其接收的数字输入信号一般有6bit和8bit等；

正电压D/A转换电路2’(POS DAC)和负电压D/A转换电路3’(NEG DAC)对应电平转换电路1’具有64个或者128种模拟输入电压，且电压范围分别为1/2VDDA-VDDA和0-1/2VDDA(VDDA为模拟电源)；

两个电阻分压阵列4’(Gamma Voltage array)的电路结构一样，只是对应不同的D/A转换电路，其输入和输出电压也不一样，当对应正的D/A电路时，电阻分压阵列4’的输入电压范围为1/2VDDA-VDDA，并将在此范围下的64个或者128个电压，输出给正电压D/A转换电路2’；当对应负的D/A电路时，电阻分压阵列4’的输入电压范围为0-1/2VDDA，并将在此范围下的64个或者128个电压，输出给负电压D/A转换电路3’；

两个输出缓冲电路5’(outbuf)的输入电压分别为正电压D/A转换电路2’和负电压D/A转换电路3’输出的模拟电压，且输入电压范围为0.1V-VDDA-0.1V，经过输出缓冲电路5’缓冲后输出给LCD的TFT屏幕。

上述Source Driver的工作原理是，输入的Picture Data/6bit or 8bit(即图像信号/6bit或者8bit的数字信号)经过两个电平转换电路1’分别去控制正电压D/A转换电路2’和负电压D/A转换电路3’的选择开关，从而选择相应的模拟电压输出给输出缓冲电路5’，最后实现液晶屏的驱动。

一般，Source Driver中的输出缓冲电路主要输入一定gamma(伽马)电压，其电压范围可以从0.1V-VDDA-0.1V，然后输出电压去驱动TFT上的电容，从而对屏幕进行控制，所以输出缓冲电路的输入级应该为rail to rail(轨至轨)结构，以达到最大的信号摆幅；另外，由于输出驱动时需要大的瞬态电流以使得输出电压更容易建立，同时又希望取得小的静态电流，因此，输出缓冲电路的输出级为ClassAB(AB类)结构。

现有技术中输出缓冲电路的原理图如图2所示，NMOS管M1’、M2’和PMOS管M5’、M6’组成了rail to rail输入结构；MOS管M29’、M30’、M18’、M20’、M16’、M14’、M12’和M10’组成了ClassAB输出结构。电压INP为正端输入电压，其电压范围为(0.1V---VDDA-0.1V)，电压INN为负端输入电压，电压OUT为驱动输出电压，应用中电压INN和电压OUT相接；电压VN1至VN5、VP1至VP5均为电流源偏置电压；VDDA为电压源，GNDA为模拟地。MOS管M27’、M28’是在大信号瞬态变化时，为输出负载提高大电流，从而提高输出的响应速度；在小信号时，不工作，从而不会影响环路的稳定性。电容C1’、C2’为补偿电容，图2中通过插入MOS管M12’、M18’作为共栅级结构的方法，来提高补偿电容所带来的零点的大小，从而有效地提高了电路的稳定性。

然而，在BCD工艺中，由于工艺中的高压器件的栅源(GS)或者栅衬(GB)耐电压小，所以上述电路用于BCD工艺下会出现的一些问题：

1、输入级的MOS管栅衬底击穿；当输入电压较低时，PMOS管M5’、M6’的栅衬会击穿，输入电压较高时，NMOS管M1’、M2’的栅衬底会击穿。

2、输出级的MOS管栅源和栅衬击穿；当输出电压从低到高时，需要大的源电流(source电流)去给负载电容充电；此时输出级的MOS管的栅级电压比较低，从而击穿输出MOS管M27’、M29’，同理在输出电压从高到低变化时，会击穿输出MOS管M28’、M30’。

实用新型内容

为了解决上述现有技术存在的问题，本实用新型旨在提供一种基于BCD工艺的outbuf电路，以克服BCD工艺中的高压器件的栅源和栅衬电压过高，而导致的器件损坏问题，使得outbuf电路能在BCD工艺下正常工作。

本实用新型所述的一种基于BCD工艺的outbuf电路，它包括一串联在一外部电源与地之间的轨至轨输入模块和一与之连接的AB类输出模块，

所述轨至轨输入模块包括第一MOS管、第二MOS管、第五MOS管和第六MOS管，其中，所述第五、第六MOS管的衬底和源极分别相连，它们的栅极分别接收一正输入电压和一负输入电压，所述第一、第二MOS管的衬底和源极分别相连，它们的栅极分别与所述第五、第六MOS管的栅极连接；

所述AB类输出模块包括依次串联在所述外部电源与地之间的第二十MOS管、第十八MOS管、第十六MOS管、第十二MOS管和第十MOS管M10、与第十六MOS管并联的第十四MOS管、依次串联在所述外部电源与地之间的第二十九MOS管和第三十MOS管，其中，所述第二十九MOS管的栅极连接至第十八MOS管和第十六MOS管之间，所述第三十MOS管的栅极连接至第十六MOS管和第十二MOS管之间，且所述第二十九MOS管和第三十MOS管的漏极相连，并输出一驱动电压；

所述第五MOS管的源极和衬底相连，第六MOS管的源极和衬底相连，所述第一MOS管的源极和衬底相连，第二MOS管的源极和衬底相连；

所述outbuf电路还包括一连接在所述外部电源与第二十九MOS管的栅极之间的第一电压钳位模块和一连接在所述第三十MOS管的栅极与地之间的第二电压钳位模块。

在上述的基于BCD工艺的outbuf电路中，

所述第一电压钳位模块包括依次串联的第三十四至第三十六MOS管，其中，所述第三十四MOS管的源极与其衬底连接至所述外部电源，其栅极与漏极连接至所述第三十五MOS管的源极，且该第三十五MOS管的栅极与漏极连接至所述第三十六MOS管的源极，且该第三十六MOS管的栅极与漏极与所述第二十九MOS管的栅极连接，所述第三十五、第三十六MOS管的衬底相连至所述外部电源；

所述第二电压钳位模块包括依次串联的第三十一至第三十三MOS管，其中，所述第三十一MOS管的栅极与漏极连接至所述第三十MOS管的栅极，所述第三十二MOS管的栅极与漏极连接至所述第三十一MOS管的源极，所述第三十三MOS管的栅极与漏极连接至所述第三十二MOS管的源极，所述第三十一至第三十三MOS管的衬底相连至地。

由于采用了上述的技术解决方案，本实用新型通过将轨至轨输入模块中第五、第六MOS管的源极和衬底分别短接，从而保证在一定有限的电流时，第五、第六MOS管的栅源和栅衬不被击穿，同理，第一MOS管和第二MOS管的栅源和栅衬也不会被击穿；另外，本实用新型通过在AB类输出模块中第二十九、第三十MOS管的栅极分别加入第一、第二电压钳位模块，并使第一、第二电压钳位模块在正常时不工作，在输入电压为大信号时，该第一、第二电压钳位模块工作，从而限制第二十九、第三十MOS管栅电压的大小，保证第二十九、第三十MOS管不被击穿。

附图说明

图1是列驱动电路中实现数模转换功能的电路的系统框图；

图2是现有技术中基于BCD工艺的outbuf电路的原理图；

图3是本实用新型一种基于BCD工艺的outbuf电路的较佳实施例的结构示意图。

具体实施方式

下面结合附图，对本实用新型的具体实施例进行详细说明。

如图3所示，本实用新型，即一种基于BCD工艺的outbuf电路，它包括轨至轨输入模块1、AB类输出模块2、第一电压钳位模块3和第二电压钳位模块4。

轨至轨输入模块1连接在外部电源VDDA与地GNDA之间，它包括第一MOS管M1、第二MOS管M2、第五MOS管M5和第六MOS管M6，其中，

第五MOS管M5的衬底和源极相连，第六MOS管M6的衬底和源极相连，且第五、第六MOS管M5、M6的源极相连，它们的栅极分别接收一正输入电压INP和一负输入电压INN，第一、第二MOS管M1、M2的衬底和源极分别相连，且第一MOS管M1的衬底和源极相连，第二MOS管M2的衬底和源极相连，它们的栅极分别与第五、第六MOS管M5、M6的栅极连接

AB类输出模块2包括第二十MOS管M20、第十八MOS管M18、第十六MOS管M16、第十二MOS管M12、第十MOS管M10、第十四MOS管M14、第二十九MOS管M29和第三十MOS管M30，其中，

第二十MOS管M20的源极和衬底与外部电源VDDA连接，其漏极分别与第一MOS管的漏极、第十八MOS管M18的源极连接；第十八MOS管M18的漏极与第十六MOS管M16的源极连接，其衬底与第十六MOS管M16的衬底相连至外部电源VDDA；第十六MOS管M16的漏极与第十二MOS管M12的漏极连接；第十二MOS管M12的源极分别与第五、第十MOS管M5、M10的漏极连接，其衬底与地GNDA连接；第十MOS管M10的源极与地GNDA连接；第十四MOS管M14的漏极、源极分别与第十六MOS管M16的源极、漏极连接，第二十九MOS管M29的源极和衬底相连至外部电源VDDA，其栅极与第十八MOS管M18的漏极连接，第三十MOS管M30的源极和衬底相连至地GNDA，其栅极与第十二MOS管M12的漏极连接，第二十九MOS管M29和第三十MOS管M30的漏极相连，并输出一驱动电压OUT。

第一电压钳位模块3包括第三十四至第三十六MOS管M34至M36，其中，

第三十四MOS管M34的源极与其衬底连接至外部电源VDDA，其栅极与漏极连接至第三十五MOS管M35的源极，且第三十五MOS管M35的栅极与漏极连接至第三十六MOS管M36的源极，且第三十六MOS管M36的栅极与漏极与第二十九MOS管M29的栅极连接，第三十五、第三十六MOS管M35、M36的衬底相连至外部电源VDDA。

第二电压钳位模块4包括第三十一至第三十三MOS管M31至M33，其中，

第三十一MOS管M31的栅极与漏极连接至第三十MOS管M30的栅极，第三十二MOS管M32的栅极与漏极连接至第三十一MOS管M31的源极，第三十三MOS管M33的栅极与漏极连接至第三十二MOS管M32的源极，第三十一至第三十三MOS管M31至M33的衬底相连至地GNDA。

轨至轨输入模块1与外部电源VDDA之间串联有第七、第八MOS管M7、M8，其中，第七MOS管M7的栅极接收第一P管提供电流源偏置电压VP1，其漏极与第五MOS管M5的源极连接，其衬底与外部电源VDDA连接，其源极与第八MOS管M8的漏极连接，第八MOS管M8的栅极接收第二P管提供电流源偏置电压VP2，其源极与衬底相连至外部电源VDDA。

轨至轨输入模块1与地GNDA之间串联有第三、第四MOS管M3、M4，其中，第三MOS管M3的栅极接收第二N管提供电流源偏置电压VN2，其漏极与第一MOS管M1的衬底、源极连接，其衬底与地GNDA连接，其源极与第四MOS管M4的漏极连接，第四MOS管M4的栅极接收第一N管提供电流源偏置电压VN1，其衬底与源极相连至地GNDA。

外部电源VDDA与地GNDA之间还包括第十九MOS管、第十七MOS管、第十五MOS管、第十一MOS管、第九MOS管和第十三MOS管，其中，

第十九MOS管M19的源极和衬底与外部电源VDDA连接，其栅极与第二十MOS管的栅极连接，其漏极分别与第十七MOS管M17的源极、第二MOS管的漏极连接；第十七MOS管M17的漏极分别与第十九MOS管M19的栅极、第十五MOS管M15的源极连接，其栅极与第十八MOS管的栅极连接，并接收第三P管提供电流源偏置电压VP3；第十五MOS管M15的栅极与第十六MOS管M16的栅极连接，并接收第四P管提供电流源偏置电压VP4，其漏极分别与第十一MOS管M11的漏极、第九MOS管M9的栅极连接，其衬底与第十七MOS管的衬底相连至外部电源VDDA；第十一MOS管M11的源极分别与第九、第六MOS管M9、M6的漏极连接，其衬底与地GNDA连接，其栅极与第十二MOS管M12的栅极连接，并接收第三N管提供电流源偏置电压VN3；第九MOS管M9的源极和衬底相连至地GNDA，其栅极与第十MOS管的栅极连接；第十三MOS管的漏极和源极分别与第十五MOS管的源极和漏极连接，其衬底与第十一MOS管的衬底连接，其栅极接收第四N管提供电流源偏置电压VN4。

本实用新型还包括第一、第二电容C1、C2以及第二十一至第二十八MOS管，其中，

第一电容C1的一端与第十八MOS管的源极连接，其另一端与第二电容C2的一端相连，并输出所述驱动电压OUT，第二电容C2的另一端与第十二MOS管M12的源极连接；第二十一MOS管M21的源极和衬底相连至外部电源VDDA，其栅极和漏极相连至第二十二MOS管M22的漏极；第二十二MOS管M22的栅极与第十二MOS管M12的漏极连接，其衬底与地GNDA连接，其源极与第二十三MOS管M23的漏极连接；第二十三MOS管M23的衬底和源极相连至地GNDA，其栅极接收第五N管提供电流源偏置电压VN5；第二十四MOS管M24的源极和衬底相连至外部电源VDDA，其栅极接收第五P管提供电流源偏置电压VP5，其漏极与第二十五MOS管M25的源极连接；第二十五MOS管M25的栅极与第十八MOS管M18的漏极连接，其衬底与外部电源VDDA连接；第二十六MOS管M26的漏极和栅极相连至第二十五MOS管M25的漏极，其衬底和源极相连至地GNDA；第二十七MOS管M27的源极和衬底相连至外部电源VDDA，其栅极与第二十五MOS管M25的源极连接，其漏极与第二十八MOS管M28的漏极连接，其栅极与第二十二MOS管的源极连接，其衬底和源极相连至地GNDA。

本实用新型中的第一至第四MOS管M1至M4、第九至第十四MOS管M9至M14以及第二十二、第二十三、第二十六、第二十八、第三十MOS管M22、M23、M26、M28、M30均为NMOS管；第五至第八MOS管M5至M8、第十五至第二十一MOS管M15至M21以及第二十四、第二十五、第二十七、第二十九MOS管M24、M25、M27、M29均为PMOS管。

在本实用新型中，第一、第二、第五、第六MOS管M1、M2、M5、M6的源极和衬底分别短接(LDMOS的结构可以很容易实现源衬短接)，从而保证在一定有限的电流时，第一、第二、第五、第六MOS管M1、M2、M5、M6的栅源和栅衬不被击穿。第一电压钳位模块3作为第二十九MOS管M29栅级的电压钳制电路，第二电压钳位模块4作为第三十MOS管M30栅级的电压钳制电路，使得第二十九、第三十MOS管M29、M30的栅源电压，在正常的工作时，大概为一个VGS(VGS为第二十九MOS管M29或第三十MOS管M30的栅源电压)，所以正常时第一、第二电压钳位模块3、4不工作，不会影响电路的性能。在正输入电压INP和负输入电压INN为大信号瞬态翻转时，第二十九、第三十MOS管M29、M30的栅源电压会很大，此时第一、第二电压钳位模块3、4工作，从而有效的限制它们栅源电压，使它们不会被击穿。

以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。

Claims

1.一种基于BCD工艺的outbuf电路，它包括一串联在一外部电源与地之间的轨至轨输入模块和一与之连接的AB类输出模块，

所述AB类输出模块包括依次串联在所述外部电源与地之间的第二十MOS管、第十八MOS管、第十六MOS管、第十二MOS管和第十MOS管M10、与第十六MOS管并联的第十四MOS管、依次串联在所述外部电源与地之间的第二十九MOS管和第三十MOS管，其中，所述第二十九MOS管的栅极连接至第十八MOS管和第十六MOS管之间，所述第三十MOS管的栅极连接至第十六MOS管和第十二MOS管之间，且所述第二十九MOS管和第三十MOS管的漏极相连，并输出一驱动电压；其特征在于，

2.根据权利要求1所述的基于BCD工艺的outbuf电路，其特征在于，