CN101546986A - 可改善回转率的运算放大器 - Google Patents

Abstract

本发明关于一种可改善回转率的运算放大器，其包括输入级与输出级。输入级接收多个输入电压之一，并据以产生内部电压。输出级接收并增益内部电压，并输出一输出电压。输出级包括第一晶体管、多个第一电容及第一切换单元。第一晶体管的第一源/漏极端耦接至第一电压，其栅极端受控于该内部电压。其中输出级依据第一晶体管的第二源/漏极端的电压输出上述输出电压。第一电容的第一端耦接至第一晶体管的第二源/漏极端。第一切换单元选择性地将内部电压传送到对应的第一电容之一的第二端。

Description

可改善回转率的运算放大器

技术领域

本发明涉及一种运算放大器，且特别是涉及一种可改善回转率的运算放大器。

背景技术

图1A示出了已知源极驱动器的示意图。请参考图1，源极驱动器用以接收一数字数据Din以驱动一面板(未示出)，且此源极驱动器包括伽玛(Gamma)产生器110、接口(Interface)电路120与数字模拟转换器(Digital-to-Analog Converter，DAC)130。伽玛产生器110提供多个伽玛参考电压至数字模拟转换器130。数字模拟转换器130分别依据接口电路120所输出的数字数据，而选取上述伽玛参考电压其中之一。数字模拟转换器130输出被选取的伽玛参考电压，以驱动面板(未示出)。另外，伽玛产生器110可以产生伽玛参考电压的三种集合，而此三种组合分别对应于红色(Red，R)、绿色(Green，G)以及蓝色(Blue，B)数据。伽玛参考电压的第一集合包括红色伽玛参考电压Gr0、Gr1、...、Grn；伽玛参考电压的第二集合包括绿色伽玛参考电压Gg0、Gg1、...、Ggn；伽玛参考电压的第三集合包括蓝色伽玛参考电压Gb0、Gb1、...、Gbn。

图1B示出了图1A源极驱动器中的伽玛产生器110的输出级的示意图。伽玛产生器110的输出包括运算放大器(OP Amplifiers)OPA0、OPA1、...、OPAn。每一运算放大器如同一缓冲器(Buffer)，并依序接收对应的红色、绿色与蓝色伽玛参考电压，以输出至数字模拟转换器130。具体来说，缓冲器OPA0接收伽玛参考电压Gr0、Gg0与Gb0；缓冲器OPA1接收参考电压Gr1、Gg1与Gb1；缓冲器OPAn接收伽玛参考电压Grn、Ggn与Gbn。

图1C示出了已知运算放大器的电路图。运算放大器OPAn包括输入级111与输出级112。而输入级111可以分别接收不同电压大小的输入电压Vin1～Vinm，会于输出级112产生不同的输出电压。举例来说，当输入级111接收输入电压Vin1时，于输出级112输出对应的输出电压。接着，当输入级111接收输入电压Vin2时，于输出级112输出对应的输出电压。接着，当输入级111接收输入电压Vin3时，于输出级112输出另一输出电压。另外，若是输入电压Vin1～Vin3输入至输入级111的时间间隔较短，且运算放大器OPAn中的回转率(slew rate)又不够高时，则于输出级112所输出的输出电压将无法达到较准确的电压值。

众所皆知的是，运算放大器OPAn的回转率是通过输入级111的偏压电流I与输出级112的补偿电容Cc的比值I/Cc所决定的。故若要在补偿电容Cc固定的情况下要提升回转率时，则必须增加输入级100的偏压电流I。另外，一昧地增加输入级110的偏压电流I，将会导致运算放大器OPAn的功率消耗变大。

发明内容

本发明提供一种运算放大器，其用以改善回转率(Slew Rate)，藉此可以减少功率消耗的问题。

本发明提出一种运算放大器，其可以改善回转率。此运算放大器包括输入级与输出级。其中，输入级用以接收多个输入电压之一，并据以产生内部电压。输出级用以接收并增益内部电压，以输出一输出电压。输出级包括第一晶体管、多个第一电容及第一切换单元。第一晶体管的第一源/漏极端耦接至第一电压，其栅极端受控于内部电压。输出级依据第一晶体管的第二源/漏极端的电压输出上述输出电压。上述第一电容的第一端耦接至第一晶体管的第二源/漏极端。第一切换单元用以选择性地将内部电压传送到对应的上述第一电容之一的第二端。

本发明通过在输出级配置多个电容，并且在运算放大器接收输入电压之前，先对各个电容进行充电至预定的电压电平。之后，当运算放大器开始运作后，利用输出级中的切换单元将输入电压转换后的内部电压传送至对应的电容，以便直接提供所需的输出电压。如此一来，本发明将可有效地提升运算放大器的回转率。

为使本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

图1A示出了已知源极驱动器的示意图。

图1B示出了图1A源极驱动器中的伽玛产生器的输出级的示意图。

图1C示出了已知运算放大器的电路图。

图2示出了本发明一实施例的可改善回转率的运算放大器的电路方块图。

图3示出了本发明一实施例的运算放大器的电路图。

图4示出了本发明另一实施例的运算放大器的电路图。

图5示出了本发明又一实施例的运算放大器的电路图。

图6示出了本发明另一实施例的运算放大器的电路图。

图7示出了本发明在一实施例的运算放大器的电路图。

附图符号说明

Din：数字数据

110：伽玛产生器

120：接口电路

130：数字模拟转换器

Gr0、Gr1、...、Grn：红色伽玛参考电压

Gg0、Gg1、...、Ggn：绿色伽玛参考电压

Gb0、Gb1、...、Gbn：蓝色伽玛参考电压

OPA0、OPA1、...、OPAn、200：运算放大器

111、210：输入级

112、220：输出级

I：偏压电流

Cc：补偿电容

VIN1～VINn：输入电压

Vi：内部电压

M1、M2、M4～M19：晶体管

C1～Cn：电容

230、610：切换单元

VOUT：输出电压

221、310、330、630：电流源

Vbias：偏压

VDD：工作电压

GND：接地电压

COUT：输出电容

320：电流镜模块

340、410、510、620、710：差动输入对

V1+～V5+：运算放大器200的正输入端

V1-～V5-：运算放大器200的负输入端

S1～S5：开关单元

CS1～CS5：控制信号

具体实施方式

图2示出了本发明一实施例的可改善回转率的运算放大器的电路方块图。请参考图2，此运算放大器200包括输入级210与输出级220。输入级210接收输入电压VIN1～VINn其中之一，并据以产生内部电压Vi，其中i＝1～n的正整数。举例来说，当输入级210接收输入电压VIN1，则对应地产生内部电压V1，当输入级210接收输入电压VIN2，则对应地产生内部电压V2，其余则类推。输出级220用以接收并增益内部电压Vi，以提供输出电压VOUT。

另外，输出级220包括晶体管M1、电容C1～Cn与切换单元230。晶体管M1的第一源/漏极端耦接至第一电压(例如为工作电压VDD)，晶体管M1的栅极端受控于内部电压Vi，其中输出级220会依据晶体管M1的第二源/漏极端的电压而提供输出电压VOUT。电容C1～Cn的第一端耦接至晶体管M1的第二源/漏极端。切换单元230用以选择性地将内部电压Vi传送到对应的电容C1～Cn之一的第二端。

在本实施例中，晶体管M1例如为PMOS晶体管。另外，运算放大器200通过切换单元230选择性地将内部电压Vi传送到对应的电容的第二端，以直接提供所需的输出电压VOUT，如此可有效地提升运算放大器200的回转率。

为了方便说明，在下述实施例中，将假设电容的数量为3个，且分别以C1、C2、C3表示，而输入电压的个数也为3个，分别以VIN1、VIN2、VIN3表示，且输入电压VIN1～VIN3各自具有不同的电压电平，但不限制其范围。

图3示出了本发明一实施例的运算放大器的电路图。请参考图3，输出级220还包括电流源310，且电流源310包括晶体管M2。晶体管M2的第一源/漏极端耦接至晶体管M1的第二源/漏极端，晶体管M2的栅极端耦接至偏压Vbias，晶体管M2的第二源/漏极端耦接至第二电压(例如为接地电压GND)。在本实施例中，晶体管M2例如为NMOS晶体管。输出电容COUT如同运算放大器200的负载。

输入级210包括电流镜模块320、电流源330、差动输入对340。电流镜模块320具有输入端、第一输出端及第二输出端，且电流镜模块320的输入端耦接至第一电压(工作电压VDD)。其中，电流镜模块320还包括晶体管M11、M12。晶体管M11的第一源/漏极端耦接至第一电压(工作电压VDD)，晶体管M11的第二源/漏极端与栅极端相互耦接，并作为电流镜模块320的第一输出端。晶体管M12的第一源/漏极端耦接至第一电压(工作电压VDD)，晶体管M12的栅极端耦接至晶体管M11的栅极端，晶体管M12的第二源/漏极端作为电流镜模块320的第二输出端。

差动输入对340包括晶体管M4、M5。晶体管M4的栅极端作为运算放大器200的正输入端V1+，晶体管M4的第一源/漏极端耦接至电流镜模块320的第一输出端，晶体管M4的第二源/漏极端耦接至电流源330。晶体管M5的栅极端作为运算放大器200的负输入端V1-，晶体管M5的第一源/漏极端耦接至电流镜模块320的第二输出端，晶体管M5的第二源/漏极端耦接至晶体管M4的第二源/漏极端，其中晶体管M5的第一源/漏极端的电压为内部电压Vi。电流源330包括晶体管M6。晶体管M6的第一源/漏极端耦接至晶体管M4的第二源/漏极端，晶体管M6的栅极端受控于偏压Vbias，晶体管M6的第二源/漏极端耦接至第二电压(接地电压GND)。在本实施例中，晶体管M4～M6例如为NMOS晶体管，晶体管M11、M12例如为PMOS晶体管。

上述已简略说明图3的运算放大器200的电路结构与其元件的耦接关系。接下来，将进一步说明此运算放大器200的运作流程。首先，在运算放大器200运作之前，先将电容C1～C3各别充电至预定的电压电平。当差动输入对340接收输入电压VIN1后，将输入电压VIN1转换为内部电压Vi(假设电压电平为V1)，并于晶体管M5的第二源/漏极端输出。在同一时间，切换单元230会将晶体管M1的栅极端与电容C1的第二端电连接，以便于使用电容C1作为补偿电容。由于电容C1已充电至预定的电压电平(亦即V1)，因此，于输出级220所输出的输出电压VOUT就可以快速地达到以输入电压VIN1为准的要求电平。

接下来，当差动输入对340接收输入电压VIN2后，将内部电压Vi(假设电压电平为V2)由晶体管M5的第一源/漏极端输出。在同一时间，切换单元230会将晶体管M1的栅极端与电容C2的第二端电连接，以便使用电容C2作为补偿电容。由于电容C2已充电至预定的电压电平，因此，于输出级220所输出的输出电压VOUT可以快速地达到以输入电压VIN2为准的要求电平。

之后，当差动输入对340接收输入电压VIN3后，将内部电压Vi(假设电压电平为V3)由晶体管M5的第二源/漏极端输出。在同一时间，切换单元230会将晶体管M1的栅极端与电容C3的第二端电连接，以便使用电容C3作为补偿电容。由于电容C3已充电至预定的电压电平，因此，于输出级220所输出的输出电压VOUT可以快速地达到以输入电压VIN3为准的要求电平。

在本实施例中，由于电容C1～C3分别对应输入电压VIN1、VIN2与VIN3，则对应的输出电压VOUT可以快速地达到对应的要求电平。如此一来，可以改善运算法大器200的回转率。

图4示出了本发明另一实施例的运算放大器的电路图。请参考图4，本实施例与图3的电路差别在于：输入级210还包括了输入差动对410与开关单元S1、S2。其中，开关单元S1耦接于晶体管M4的第二源/漏极端与电流源330之间。开关单元S1受控于控制信号CS1，而决定是否将晶体管M4的第二源/漏极端耦接至电流源330。也就是说，当控制信号CS1为逻辑高电压电平时，则晶体管M4的第二源/漏极端耦接至电流源330，当控制信号CS1为逻辑低电压电平时，则断开晶体管M4的第二源/漏极端与电流源330之间的连接。

差动输入对410包括晶体管M7、M8。晶体管M7的栅极端作为运算放大器200的第二正输入端V2+，晶体管M7的第一源/漏极端耦接至电流镜模块320的第一输出端。晶体管M8的栅极端作为运算放大器200的第二负输入端V2-，晶体管M8的第一源/漏极端耦接至电流镜模块320的第二输出端，而晶体管M8的第二源/漏极端耦接至晶体管M7的第二源/漏极端。开关单元S2耦接于晶体管M7的第二源/漏极端与电流源330之间，用以依据控制信号CS2的控制，而决定是否将晶体管M7的第二源/漏极端耦接至电流源330。也就是说，当控制信号CS2为逻辑高电压电平时，则晶体管M7的第二源/漏极端耦接至电流源330，当控制信号CS2为逻辑低电压电平时，则断开晶体管M7的第二源/漏极端与电流源330之间的连接。

在本实施例中，晶体管M7、M8与开关单元S1、S2例如为NMOS晶体管。另外，由于输入级210具有差动输入对340、410，因此，输入级210可以利用交替的方式接收输入电压VIN1～VIN3。也就是说，差动输入对340接收输入电压VIN1后，则差动输入对410再接收输入电压VIN2。之后，差动输入对340接收输入电压VIN3后，而差动输入对410再接收VIN1。接着，差动输入对340接收输入电压VIN2后，而差动输入对410再接收VIN3，以此类推。

此外，在运算放大器200运作之前，同样地先将电容C1～C3各自充电至预定的电压电平。当差动输入对接收输入电压时，同时致能对应的控制信号，以便让输入级210正常运作。也就是说，当差动输入对340接收输入电压时，则致能控制信号CS1，而当差动输入对410接收输入电压时，则致能控制信号CS2。而在差动输入对接收输入电压的同时，切换单元230会将晶体管M1的栅极端连接对应的电容的第二端，使得输入级210所产生的内部电压Vi可以传送到对应的电容的第二端。由于电容本身已充电至预定的电压电平，因此，于输出级220所输出的输出电压VOUT就为上述电容上的电压。

图5示出了本发明另一实施例的运算放大器的电路图。请参考图5，本实施例与图4的电路差别在于：输入级210还包括了差动输入对510与开关单元S3。差动输入对510包括晶体管M9、M10。晶体管M9的栅极端作为运算放大器200的第三正输入端V3+，晶体管M9的第一源/漏极端耦接至电流镜模块320的第一输出端。晶体管M10的栅极端作为运算放大器200的第三负输入端V3-，晶体管M10的第一源/漏极端耦接至电流镜模块320的第二输出端，而晶体管M10的第二源/漏极耦接至晶体管M9的第二源/漏极端。

开关单元S3耦接于晶体管M9的第二源/漏极端与电流源330之间，用以依据控制信号CS3的控制，而决定是否将晶体管M9的第二源/漏极端耦接至电流源330。也就是说，当控制信号CS3为逻辑高电压电平时，则晶体管M9的第二源/漏极端耦接至电流源330，当控制信号CS3为逻辑低电压电平时，则断开晶体管M9的第二源/漏极端与电流源330之间的连接。在本实施例中，晶体管M9、M10与开关单元S3例如为NMOS晶体管。

在本实施例中，输入级210具有差动输入对340、410、510，因此，差动输入对340、410、510可以一对一的方式，各自接收输入电压VIN1～VIN3。也就是说，差动输入对340接收输入电压VIN1，差动输入对410接收输入电压VIN2，而差动输入对510接收输入电压VIN3。接下来，将说明本实施例的运算放大器200的运作。

首先，在运算放大器200运作之前，同样地先将电容C1～C3各别充电至预定的电压电平。当差动输入对340的晶体管M4、M5的栅极端(运算放大器200的正输入端V1+与负输入端V1-)接收输入电压VIN1，并同时致能控制信号CS1(亦即控制信号CS1为逻辑高电压电平)，晶体管M4、M5的第二源/漏极端耦接至电流源330。之后，差动输入对340会将输入电压VIN1转换为内部电压V1，并于晶体管M5的第二源/漏极端输出。另一方面，在致能控制信号CS1的同时，切换单元230会将晶体管M1的栅极端与电容C1的第二端连接，使得内部电压V1可以传送到电容C1的第二端。由于电容C1已充电至预定的电压电平，因此，于输出级220所输出的输出电压VOUT就为电容C1上的电压。

接下来，控制信号CS1失能(亦即控制信号CS1为逻辑低电压电平)，以断开差动输入对340与电流源330之间的连接。此时，当差动输入对410的晶体管M7、M8的栅极端(运算放大器200的第二正输入端V2+与第二负输入端V2-)接收输入电压VIN2，并同时致能控制信号CS2，使得晶体管M7、M8的第二源/漏极端耦接至电流源330。之后，差动输入对410将输入电压VIN2转换为内部电压V2，并于晶体管M8的第一源/漏极端输出。另一方面，在致能控制信号CS2的同时，切换单元230会将晶体管M1的栅极端与电容C2的第二端连接，使得内部电压V2传送到电容C2的第二端。由于电容C2已充电至预定的电压电平，因此，于输出级220所输出的输出电压VOUT则为电容C2上的电压。

之后，控制信号CS2失能(亦即控制信号CS2为逻辑低电压电平)，以断开差动输入对410与电流源330之间的连接。此时，当差动输入对510的晶体管M9、M10的栅极端(运算放大器200的第三正输入端V3+与第三负输入端V3-)接收输入电压VIN3，并同时致能控制信号CS3，使得晶体管M9、M10的第二源/漏极端耦接至电流源330。之后，差动输入对510将输入电压VIN3转换为内部电压V3，并于晶体管M10的第二源/漏极端输出。另一方面，在致能控制信号CS3的同时，切换单元230会将晶体管M1的栅极端与电容C3的第二端连接，使得内部电压V3传送到电容C3的第二端。由于电容C3已充电至预定的电压电平，因此，于输出级220所输出的输出电压VOUT则为电容C3上的电压。如此一来，本实施例的运算法大器200同样具有较高的回转率。

图6示出了本发明另一实施例的运算放大器的电路图。输入级210包括由晶体管M13以及M14所组成的电流镜、电流源630与差动输入对620。晶体管M13与M14的第一源/漏极端耦接至接地电压GND。晶体管M13的第二源/漏极端耦接至其栅极端。晶体管M14的栅极端耦接至晶体管M13的栅极端。

差动输入对340包括晶体管M15与M16。晶体管M15的栅极端作为运算放大器200的负输入端V4-，晶体管M15的第一源/漏极端耦接至晶体管M13的第二源/漏极端，晶体管M15的第二源/漏极端耦接至电流源630。晶体管M16的栅极端作为运算放大器200的正输入端V4+，晶体管M16的第一源/漏极端耦接至晶体管M14的第二源/漏极端，晶体管M16的第二源/漏极端耦接至晶体管M15的第二源/漏极端，其中晶体管M16的第一源/漏极端的电压为内部电压Vi。电流源630包括晶体管M19。晶体管M19的第一源/漏极端耦接至晶体管M15的第二源/漏极端，晶体管M19的栅极端受控于偏压Vbias，晶体管M19的第二源/漏极端耦接至操作电压VDD。在本实施例中，晶体管M13-M14例如为NMOS晶体管，而晶体管M15、M16与M19例如为PMOS晶体管。

请参考图6，输出级220包括电流源221与晶体管M3、电容C1、C2与C3、切换单元610。电流源221耦接于晶体管M3的第一源/漏极端与操作电压VDD之间。晶体管M3的栅极端耦接至输出级210，用以接收内部电压Vi。晶体管M3的第二源/漏极端耦接至第三电压(例如为接地电压GND)。电容C1～C3的第一端耦接至晶体管M3的第一源/漏极端。切换单元610选择性地传送内部电压Vi至对应的电容C1～C3的第二端。在本实施例中，晶体管M3例如为NMOS晶体管。虽然，图6与图3的输入级210与输出级220采用不同的电路结构，但其运作的方式大致上相同，因此图6的运作流程可以通过图3的实施例来推得，故在此不再赘述。同样地，图6的运算放大器200也可有效地提升其回转率。

图7示出了本发明再一实施例的运算放大器的的电路图。请参考图7，本实施例与图6的电路差别在于：输入级210还包括差动输入对710与开关单元S4～S5。开关单元S4耦接于晶体管M15的第二源/漏极端与电流源630的间，且开开关单元S4受控于控制信号CS4，而决定是否将晶体管M15的第二源/漏极端耦接至电流源630。也就是说，当控制信号CS4为逻辑高电压电平时，则晶体管M15的第二源/漏极端耦接至电流源630，当控制信号CS4为逻辑低电压电平时，则断开晶体管M15的第二源/漏极端与电流源630之间的连接。

差动输入对710包括晶体管M17与M18。晶体管M17的栅极端作为运算放大器200的第二负输入端V5-，晶体管M17的第一源/漏极端耦接至晶体管M13的第二源/漏极端。晶体管M18的栅极端作为运算放大器200的第二正输入端V5+，晶体管M18的第一源/漏极端耦接至晶体管M14的第二源/漏极端，晶体管M18的第二源/漏极端耦接至晶体管M17的第二源/漏极端。

开关单元S5耦接于晶体管M17的第二源/漏极端与电流源630之间，用以依据控制信号CS5，而决定是否将晶体管M17的第二源/漏极端耦接至电流源630。也就是说，当控制信号CS5为逻辑高电压电平时，则晶体管M17的第二源/漏极端耦接至电流源630，当控制信号CS5为逻辑低电压电平时，则断开晶体管M17的第二源/漏极端与电流源630之间的连接。在本实施例中，晶体管M15～M19与开关单元S4～S5例如为NMOS晶体管。晶体管M13、M14例如为PMOS晶体管。

虽然，图7与图4的输入级210与输出级220采用不同的电路结构，但其运作的方式大致上相同，因此图7的运作流程可以通过图4的实施例来推得，故在此不再赘述。同样地，图7的运算放大器200也可有效地提升其回转率。

综上所述，本发明实施例通过在输出级配置多个电容，并且在运算放大器接收输入电压之前，先对各个电容进行充电至预定的电压电平。之后，当运算放大器开始运作后，利用输出级中的切换单元将输入电压转换后的内部电压传送至对应的电容，以便直接提供所需的输出电压。因此，本发明实施例不需要如同已知的运算放大器，因为在不同电压电平的输入电压且其输入间隔时间较短的情况下，对电容进行充放电的时间缩短，而产生较不准确的输出电压值。如此一来，本发明实施例将可有效地提高运算放大器的回转率，并且也不必额外增加电流源的电流量，以减少电路的功率消耗。

虽然本发明已以较佳实施例披露如上，但其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与修饰，因此本发明的保护范围应以本发明的权利要求为准。

Claims (12)

1.一种运算放大器，包括：

一输入级，用以接收多个输入电压之一，并据以产生一内部电压；以及

一输出级，用以接收并增益该内部电压，以输出一输出电压，其中该输出级包括：

一第一晶体管，其第一源/漏极端耦接至一第一电压，其栅极端受控于该内部电压，其中该输出级依据该第一晶体管的第二源/漏极端的电压输出该输出电压；

多个第一电容，所述第一电容的第一端耦接至该第一晶体管的第二源/漏极端；以及

一第一切换单元，用以选择性地将该内部电压传送到对应的所述第一电容之一的第二端。

2.如权利要求1所述的运算放大器，其中该输出级包括一第一电流源，其耦接至该第一晶体管的第二源/漏极端。

3.如权利要求2所述的运算放大器，其中该第一电流源包括一第二晶体管，其第一源/漏极端耦接至该第一晶体管的第二源/漏极端，其栅极端耦接至一偏压，而其第二源/漏极端耦接至一第二电压。

4.如权利要求1所述的运算放大器，其中该输出级包括一输出电容，其第一端耦接至该第一晶体管的第二源/漏极端，其第二端耦接至一第二电压。

5.如权利要求1所述的运算放大器，其中该输入级还包括：

一电流镜模块，具有一输入端、一第一输出端及一第二输出端，其中该电流镜模块的该输入端耦接至该第一电压；

一第二电流源；以及

一差动输入对，其包括：

一第四晶体管，其栅极端作为该运算放大器的第一正输入端，其第一源/漏极端耦接至该电流镜模块的该第一输出端，其第二源/漏极端耦接至该第二电流源；以及

一第五晶体管，其栅极端作为该运算放大器的第一负输入端，其第一源/漏极端耦接至该电流镜模块的该第二输出端，而其第二源/漏极端耦接至该第四晶体管的第二源/漏极端，其中该第五晶体管的第一源/漏极端的电压为该内部电压。

6.如权利要求5所述的运算放大器，其中该第二电流源包括一第六晶体管，其第一源/漏极端耦接至该第四晶体管的第二源/漏极端，其栅极端受控于一偏压，而其第二源/漏极端耦接至一第二电压。

7.如权利要求5所述的运算放大器，其中该输入级还包括：

一第一开关单元，耦接于该第四晶体管的第二源/漏极端与该第二电流源之间，其受控于一第一控制信号而决定是否将该第四晶体管的第二源/漏极端耦接至该第二电流源；

一第二差动输入对，其包括：

一第七晶体管，其栅极端作为该运算放大器的第二正输入端，其第一源/漏极端耦接至该电流镜模块的该第一输出端；以及

一第八晶体管，其栅极端作为该运算放大器的第二负输入端，其第一源/漏极端耦接至该电流镜模块的该第二输出端，而其第二源/漏极端耦接至该第七晶体管的第二源/漏极端；以及

一第二开关单元，其耦接于该第七晶体管的第二源/漏极端与该第二电流源之间，用以依据一第二控制信号的控制，而决定是否将该第七晶体管的第二源/漏极端耦接至该第二电流源。

8.如权利要求7所述的运算放大器，其中该输入级还包括：

一第三差动输入对，其包括：

一第九晶体管，其栅极端作为该运算放大器的第三正输入端，其第一源/漏极端耦接至该电流镜模块的该第一输出端；以及

一第十晶体管，其栅极端作为该运算放大器的第三负输入端，其第一源/漏极端耦接至该电流镜模块的该第二输出端，而其第二源/漏极耦接至该第九晶体管的第二源/漏极端；以及

一第三开关单元，其耦接于该第九晶体管的第二源/漏极端与该第二电流源之间，用以依据一第三控制信号的控制，而决定是否将该第九晶体管的第二源/漏极端耦接至该第二电流源。

9.如权利要求5所述的运算放大器，其中该电流镜模块包括：

一第十一晶体管，其第一源/漏极端耦接至该第一电压，其第二源/漏极端与栅极端相互耦接并作为该电流镜模块的该第一输出端；以及

一第十二晶体管，其第一源/漏极端耦接至该第一电压，其栅极端耦接至该第十一晶体管的栅极端，其第二源/漏极端作为该电流镜模块的该第二输出端。

10.如权利要求1所述的运算放大器，其中该输入级还包括：

一第十三晶体管，其第一源/漏极端耦接至该第一电压；

一第十四晶体管，其第一源/漏极端耦接至该第一电压，其栅极端耦接至该第十三晶体管的栅极端；

一差动输入对，其包括：

一第十五晶体管，其栅极端作为该运算放大器的第一正输入端，其第一源/漏极端耦接至该第十三晶体管的第二源/漏极端；以及

一第十六晶体管，其栅极端作为该运算放大器的第一负输入端，其第一源/漏极端耦接至该第十四晶体管的第二源/漏极端，而其第二源/漏极端耦接至该第十五晶体管的第二源/漏极端，其中该第十六晶体管的第一源/漏极端的电压为该内部电压；以及

一第三电流源，其耦接该第十五晶体管的第二源/漏极端。

11.如权利要求10所述的运算放大器，其中该输入级还包括：

一第四开关单元，耦接于该第十五晶体管的第二源/漏极端与该第三电流源之间，其受控于一第四控制信号，而决定是否将该第十五晶体管的第二源/漏极端耦接至该第三电流源；

一第五差动输入对，其包括：

一第十七晶体管，其栅极端作为该运算放大器的第二正输入端，其第一源/漏极端耦接至该第十三晶体管的第二源/漏极端；以及

一第十八晶体管，其栅极端作为该运算放大器的第二负输入端，其第一源/漏极端耦接至该第十四晶体管的第二源/漏极端，而其第二源/漏极端耦接至该第十七晶体管的第二源/漏极端；以及

一第五开关单元，其耦接于该第十七晶体管的第二源/漏极端与该第三电流源之间，用以依据一第五控制信号，而决定是否将该第十七晶体管的第二源/漏极端耦接至该第三电流源。

12.如权利要求10所述的运算放大器，其中该第三电流源包括一第十九晶体管，其第一源/漏极端耦接至该第十五晶体管的第二源/漏极端，其栅极端耦接至一偏压，而其第二源/漏极端耦接至一第三电压。

Images