CN201725790U - 一种具有双层引脚的芯片 - Google Patents
一种具有双层引脚的芯片 Download PDFInfo
- Publication number
- CN201725790U CN201725790U CN2010201926635U CN201020192663U CN201725790U CN 201725790 U CN201725790 U CN 201725790U CN 2010201926635 U CN2010201926635 U CN 2010201926635U CN 201020192663 U CN201020192663 U CN 201020192663U CN 201725790 U CN201725790 U CN 201725790U
- Authority
- CN
- China
- Prior art keywords
- pin
- layer
- socket
- chip
- pin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型公开了一种具有双层引脚的芯片，它在传统芯片的填充体的上表面引出多个上层引脚，由上层引脚阵列形成上引脚层；上引脚层中的一个引脚与下引脚层的某一个引脚是短接的；填充体的上表面有插座固定焊盘；上引脚层采用自带插座式或非自带插座式。本实用新型对于电路板调试的初级阶段比较有帮助，通过复制下引脚层的某些或全部引脚到芯片的上引脚层，使得焊上去难以拆下来的芯片不需要拆下来就可以达到不同的目的，此方说测试多个引脚的信号，或者用烧片器直接烧写，或者用于飞线等等。本实用新型使得电路板调试阶段更加方便。
Description
技术领域
本实用新型涉及一种具有新的封装形式的芯片，尤其是一种具有双层引脚的芯片。
背景技术
对于传统的芯片来说，只有一层引脚，无论芯片的封装类型是DIP双列直插式封装，TSOP封装，PLCC封装，LCC封装，QFP封装，BGA封装等等。这些芯片一旦焊上电路板之后将很难卸下来，比方说一个54个引脚的TSOP封装的NOR FLASH一旦焊上电路板后不用专门的工具将很难拆下来，因此它一旦焊上电路板也就不能用专门的烧片器进行快速的烧写了，一块新的电路板出来后，初期阶段也许需要反复的烧写这块NOR FLASH，只能用其他比较复杂的方法烧写这块NOR FLASH了；还有比方说TSOP封装的SDRAM焊到电路板上以后，在调试电路板的初期阶段或者需要用逻辑分析仪测试重要引脚的输出或输入信号的时序，以分析可能的问题，通常的做法是要在电路板上打一些测试孔，装上价格比较昂贵的逻辑分析仪测试用的插座，使得逻辑分析仪捕捉不同引脚的信号，测试插座通常比较昂贵；还有在电路板硬件调试的初级阶段，出现问题经常要飞线，飞线通常要焊接到芯片的某个管脚，传统上焊接飞线比较困难。
发明内容
本实用新型的目的在于提供一种具有双层引脚的芯片，上层引脚的某些或全部与下层某些或全部引脚一一相通，使得电路板调试阶段更加方便。
本实用新型的技术方案是：
一种具有双层引脚的芯片，包括裸芯(1)，填充体(2)，引脚(3)，由引脚(3)阵列形成下引脚层，其特征在于：在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层；上引脚层中的一个引脚与下引脚层的一个引脚是短接的；填充体(2)的上表面有插座固定焊盘(5)；上引脚层采用自带插座(6)式 或非自带插座式。
作为一种优选方案，上引脚层采用自带插座式时，所述插座(6)为贴片式，插座(6)通过其固定引脚(61)焊接在插座固定焊盘(5)上。
作为一种优选方案，上引脚层的引脚数目等于或者不等于下引脚层的引脚数目。
本实用新型的有益效果在于：
本实用新型结构新颖，对于电路板调试的初级阶段比较有帮助，对于焊上去难以拆下来的芯片复制额外的引脚，使得该芯片不需要拆下来就可以达到不同的目的，比方说测试多个引脚的信号，或者用烧片器直接烧写，或者用于飞线等等。一旦电路板调试完只需使用正常的封装类型即可。
附图说明
图1是一个传统上采用TSOP封装芯片的示意图，其中芯片的引脚为两排。
图2是一个传统上采用TSOP封装芯片的示意图，其中芯片的引脚从四周引出。
图3是一个传统上采用DIP封装芯片的示意图，其中芯片的引脚为双列直插。
图4是一个传统上采用BGA封装芯片的示意图。
图5是一个传统上采用TSOP封装芯片的内部结构示意图。
图6是本实用新型实施例1的主视图，为非自带插座式。
图7是本实用新型实施例1的侧视图。
图8是本实用新型实施例1的俯视图。
图9是本实用新型实施例1的内部结构示意图，其中填充体被画成透视状。
图10是本实用新型实施例1的内部结构示意图，从另一方向观察，其中填充体被画成透视状。
图11是本实用新型实施例2的主视图，为自带插座式，插座为母座。
图12是本实用新型实施例2的前视图。
图13是本实用新型实施例2的立体分解图。
图14是本实用新型实施例2的立体分解图，从另一方向观看时。
图15是本实用新型实施例3的主视图，为自带插座式，插座为公座。
图16是本实用新型实施例3的前视图。
图17是本实用新型实施例3的立体分解图。
图18是本实用新型实施例3的立体分解图，从另一方向观看时。
图19是本实用新型实施例4的主视图，为非自带插座式。
图20是本实用新型实施例5的主视图，为自带插座式，插座为母座。
图21是本实用新型实施例6的主视图，为非自带插座式。
图22是本实用新型实施例7的主视图，为非自带插座式。
图23是本实用新型实施例8的主视图，为非自带插座式。
图24是本实用新型实施例8的前视图。
图25是本实用新型实施例8的俯视图。
图中1.裸芯，2.填充体，3.引脚，4.上层引脚，5.插座固定焊盘，6.插座，61.固定引脚，62.插座引脚
具体实施方式
下面结合附图和实施例对本实用新型做进一步的说明。
对于传统的芯片来说，芯片的封装类型无论是如图1或图2所示的TSOP封装，图3所示的DIP封装，还是如图4所示的BGA封装，都只有一层引脚，在本实用新型中称之为下引脚层。在此只列出四种传统的封装类型，还有许多其他类型的芯片封装类型，它们也都只有一层引脚，本实用新型不再一一列出。
传统芯片包括裸芯(1)，填充体(2)，引脚(3)，由引脚(3)阵列形成下引脚层。如图5所示的TSOP封装芯片所示。
本实用新型是一种具有双层引脚的芯片，是在传统芯片的基础上，在传统芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层；上引脚层中的一个引脚与下引脚层的一个引脚是短接的。
实施例1：
实施例1是在一个传统上采用TSOP封装、引脚为两排的芯片的基础上加上上引 脚层，为非自带插座式，可以外接第三方生产的插座。
如图6、图7、图8所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，如图9和图10所示，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号；上引脚层的引脚数目等于或者不等于下引脚层的引脚数目，在芯片的下引脚层的引脚(3)的数目比较多的时候，比方说上百个引脚的时候，由于填充体(2)的上表面的面积有限，使得上引脚层的上层引脚(4)数目等于下引脚层的引脚(3)数目不太可能，可以让芯片生产者选择其中比较重要的引脚出现在上引脚层。实施例1为非自带插座式，可以外接第三方生产的插座，第三方生产的插座为贴片式，可以通过上引脚层固定在填充体(2)的上表面。为了使得第三方生产的插座能更牢固的固定在填充体(2)的上表面，芯片的上表面有固定焊盘(5)，如图6所示。第三方生产的插座可以通过额外的焊接点焊接在固定焊盘(5)上。
实施例2：
实施例2是在一个传统上采用TSOP封装、引脚为两排的芯片的基础上加上上引脚层，为自带插座式，插座的类型为母座。
如图11、图12所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号。实施例2是在实施例1的基础上，贴有自带的插座(6)，其中插座(6)的类型为母座，插座(6)的某一个插孔与上引脚层中的某一个上层引脚(4)是短接的。为了使得插座(6)能更牢固的固定在填充体(2)的上表面，芯片的上表面有固定焊盘(5)，插座(6)通过其固定引脚(61)焊接在插座固定焊盘(5)上，如图11、图12所示。图13和图14是实施例2的立体分解图，可以看出插座(6)与上引脚层的配合关系。
实施例3：
实施例3是在一个传统上采用TSOP封装、引脚为两排的芯片的基础上加上上引 脚层，为自带插座式，插座的类型为公座。
如图15、图16所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号。实施例3是在实施例1的基础上，贴有自带的插座(6)，其中插座(6)的类型为公座，插座(6)的某一个插针与上引脚层中的某一个上层引脚(4)是短接的。为了使得插座(6)能更牢固的固定在填充体(2)的上表面，芯片的上表面有固定焊盘(5)，插座(6)通过其固定引脚(61)焊接在插座固定焊盘(5)上，如图15、图16所示。图17和图18是实施例3的立体分解图。
实施例4：
实施例4是在一个传统上采用TSOP封装、引脚从四周引出的芯片的基础上加上上引脚层，为非自带插座式，可以外接第三方生产的插座。
如图19所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号。与实施例1不同的是，实施例4芯片的填充体(2)的上表面的四个方向都有上层引脚(4)。实施例4为非自带插座式，可以外接第三方生产的插座，第三方生产的插座为贴片式，可以通过上引脚层从四个方向固定在填充体(2)的上表面。
实施例5：
实施例5是在一个传统上采用TSOP封装、引脚从四周引出的芯片的基础上加上上引脚层，为自带插座式，插座的类型为母座。
如图20所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号。实施例5是在实施例4的基础 上，贴有自带的插座(6)，其中插座(6)的类型为母座，插座(6)的某一个插孔与上引脚层中的某一个上层引脚(4)是短接的。
实施例6：
实施例6是在一个传统上采用PLCC封装、引脚从四周引出的芯片的基础上加上上引脚层，为非自带插座式，可以外接第三方生产的插座。
如图21所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号。实施例6为非自带插座式，可以外接第三方生产的插座，第三方生产的插座为贴片式，可以通过上引脚层从四个方向固定在填充体(2)的上表面。
实施例7
实施例7是在一个传统上采用DIP封装、引脚为两排的芯片的基础上加上上引脚层，为非自带插座式，可以外接第三方生产的插座。
如图22所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号；实施例7为非自带插座式，可以外接第三方生产的插座，第三方生产的插座为贴片式，可以通过上引脚层固定在填充体(2)的上表面。为了使得第三方生产的插座能更牢固的固定在填充体(2)的上表面，芯片的上表面有固定焊盘(5)。第三方生产的插座可以通过额外的焊接点焊接在固定焊盘(5)上。
实施例8：
实施例8是在一个传统上采用BGA封装的芯片的基础上加上上引脚层，为非自带插座式，可以外接第三方生产的插座。
如图23、图24、图25所示，在芯片的填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层，上层引脚(4)嵌入并固定在填充体(2)中；上 引脚层中的一个引脚与下引脚层的一个引脚是短接的，这样上引脚层中的一个上层引脚(4)与下引脚层的一个引脚(3)具有相同输入或输出信号。实施例8为非自带插座式，可以外接第三方生产的插座，第三方生产的插座为贴片式，可以通过上引脚层从四个方向固定在填充体(2)的上表面。
实施例6到实施例8上引脚层为非自带插座式。同样可以在实施例6到实施例8的基础上采用自带插座式，插座的类型为公座或母座。本实用新型不再一一画出。
本实用新型在几种比较典型传统封装类型的芯片的基础上加上了上引脚层。还有多种其他传统封装类型的芯片，它们也都只有一层引脚，本实用新型不再一一列出，都可以为它们加上上引脚层，但都适用本实用新型的方法。在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护的范围由所附的权利要求书及其等效物界定。
Claims (3)
1.一种具有双层引脚的芯片，包括裸芯(1)，填充体(2)，引脚(3)，由引脚(3)阵列形成下引脚层，其特征在于：在填充体(2)的上表面引出多个上层引脚(4)，由上层引脚(4)阵列形成上引脚层；上引脚层中的一个引脚与下引脚层的某一个引脚是短接的；填充体(2)的上表面有插座固定焊盘(5)；上引脚层采用自带插座(6)式或非自带插座式。
2.根据权利要求1所述的一种具有双层引脚的芯片，其特征在于，上引脚层采用自带插座(6)式时，所述插座(6)为贴片式，插座(6)通过其固定引脚(61)焊接在插座固定焊盘(5)上。
3.根据权利要求1所述的一种具有双层引脚的芯片，其特征在于，上引脚层的引脚数目等于或者不等于下引脚层的引脚数目。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010201926635U CN201725790U (zh) | 2010-05-12 | 2010-05-12 | 一种具有双层引脚的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010201926635U CN201725790U (zh) | 2010-05-12 | 2010-05-12 | 一种具有双层引脚的芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201725790U true CN201725790U (zh) | 2011-01-26 |
Family
ID=43494139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010201926635U Expired - Lifetime CN201725790U (zh) | 2010-05-12 | 2010-05-12 | 一种具有双层引脚的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201725790U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011140994A1 (zh) * | 2010-05-12 | 2011-11-17 | Xie Guohua | 一种具有双层引脚的芯片 |
| CN105448855A (zh) * | 2014-08-29 | 2016-03-30 | 展讯通信（上海）有限公司 | 可更改电路配置的封装结构 |
-
2010
- 2010-05-12 CN CN2010201926635U patent/CN201725790U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011140994A1 (zh) * | 2010-05-12 | 2011-11-17 | Xie Guohua | 一种具有双层引脚的芯片 |
| CN101937891B (zh) * | 2010-05-12 | 2012-05-23 | 谢国华 | 一种具有双层引脚的芯片 |
| CN105448855A (zh) * | 2014-08-29 | 2016-03-30 | 展讯通信（上海）有限公司 | 可更改电路配置的封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207366693U (zh) | 一种用于对封装级芯片进行测试的测试板 | |
| CN207281106U (zh) | 小管脚间距半导体器件裸芯片老化测试插座 | |
| CN201043991Y (zh) | 集成电路芯片测试平台的外管脚测试结构 | |
| WO2013107305A1 (zh) | 集成模块、集成系统板和电子设备 | |
| CN101937891B (zh) | 一种具有双层引脚的芯片 | |
| CN201725790U (zh) | 一种具有双层引脚的芯片 | |
| CN207557414U (zh) | 一种晶圆级测试装置 | |
| EP2330621A1 (en) | Package on package method, structure and associated PCB system | |
| CN206022355U (zh) | 多项目晶片快速封装板 | |
| CN205582892U (zh) | 老化测试板 | |
| CN102621466A (zh) | 一种老化测试板及制作该板的方法 | |
| CN102576685B (zh) | 接合和探针焊盘分布以及封装结构 | |
| CN202372534U (zh) | 用于失效分析的封装基板 | |
| CN106129037A (zh) | 多项目晶片快速封装板及其制作方法、封装方法 | |
| US8199519B2 (en) | Chip adapter | |
| TWI770523B (zh) | Ic測試電路板組合及ic測試系統 | |
| CN201910419U (zh) | 一种半导体封装结构 | |
| CN103869105A (zh) | 通用型测试板 | |
| JP2006284274A (ja) | 半導体装置の製造方法 | |
| CN203732574U (zh) | 一种用于sod882芯片测试的pcb测试板 | |
| CN203745489U (zh) | 一种用于sc88芯片测试的pcb测试板 | |
| CN202075383U (zh) | 测试工装 | |
| CN101311735A (zh) | 测试设备 | |
| CN219285339U (zh) | 一种老化测试装置 | |
| CN110534494B (zh) | 一种bga芯片引脚二次排列封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20110126 Effective date of abandoning: 20120523 |