CN201518474U - 一种八通道dds信号源板 - Google Patents

Abstract

本实用新型涉及一种八通道DDS信号源板，属于数字信号处理技术领域。该八通道DDS信号源板包括模拟电源模块、数字电源模块、时钟源模块、中频信号产生模块、逻辑控制模块；通过使用可编程的硬件结构以及1G参考时钟的DDS芯片，实现了8通道的0～400MHz中频信号的产生，具有可通用、可扩展、每路可单独编程的特点，并通过软硬件相结合的方法解决了在使用高频参考时钟条件下多个通道间的相位同步问题，该信号源板可应用于有源相控阵雷达发射信号的产生和需要使用多通道、同步的、中频信号的场合。

Description

一种八通道DDS信号源板

技术领域

本实用新型涉及一种DDS信号源板，属于数字信号处理技术领域。

背景技术

随着所需中频信号带宽越来越大，传统的百兆参考频率的DDS芯片已难以满足要求。现有的DDS信号源板通常都只能实现4个以内的通道数量，并且使用的DDS芯片的参考时钟也比较低，一般都在500MHz以下，故产生的信号频率一般不超过200MHz。《电子技术应用》2006年第4期的《基于ISA总线的多路同步DDS信号源设计》论述了采用AD公司AD9854型DDS芯片实现了通道数为3个通道的信号源，参考时钟300MHz；哈尔滨工业大学2006年硕士毕业论文“多路相位可控信号源硬件设计”论述了采用AD公司AD9852型DDS芯片实现了通道数为2个通道的信号源，参考时钟300MHz；电子科技大学2007年的硕士毕业论文“基于多路拼接的宽带雷达信号源的研究”公开了采用AD公司AD9958型芯片实现了4个通道的信号源，参考时钟500MHz。

AD公司的1GHz参考时钟DDS芯片能有效的提高中频信号的带宽，但在GSPS的高采样率条件下，多个通道间的相位同步将变的十分困难，如果不能有效解决多通道之间的相位同步问题，则DDS信号源板的性能将会受到很大影响。

发明内容

本实用新型的目的在于为了克服当前多通道信号源通道数少，参考时钟低的缺点，实现8通道DDS信号源板卡，并解决多通道间的相位同步问题

本实用新型所涉及的一种八通道DDS信号源板使用参考时钟为1GHz的DDS芯片产生频率范围0～400MHz的输出信号，并实现八个通道间的同步，包括模拟电源模块、数字电源模块、时钟源模块、中频信号产生模块、逻辑控制模块，该信号源板的功能模块框图如图1所示，其中：

模拟电源模块用于向板上的模拟电路提供工作电压；

数字电源模块用于向板上的数字电路提供工作电压；

时钟源模块同时连接板卡内部和外部两路输入时钟，并由逻辑控制模块来选择使用其中的一路，时钟源模块将输入的时钟进行倍频和放大之后输出8路时钟给中频信号产生模块做参考时钟；

中频信号产生模块包括8个独立的DDS通路，在逻辑控制模块的控制下输出8路中频模拟信号；

逻辑控制模块通过8路独立的控制总线与中频信号产生模块相连，并与时钟源模块相连，负责对中频信号产生模块和时钟源模块进行配置，并且通过PCI总线和自定义总线完成与上位机和外界其他板卡的通信。

本实用新型通过硬件和软件相结合的方法来保证多通道间的相位一致性：硬件上要求8路的DDS所接收到的复位信号都同步，同时为了保证复位信号到各个DDS严格同步，要求复位信号在硬件上延迟可调节。同时，每路DDS的同步时钟需要通过等长的走线接入到FPGA内。软件上通过在FPGA内比较每路同步时钟的相位差，判断出两路输出信号是否同步，若不同步，则进行调节。

有益效果：

本实用新型所涉及的一种八通道DDS信号源板，通过使用可编程的硬件结构以及1G参考时钟的DDS芯片，实现了8通道的0～400MHz中频信号的产生，具有可通用、可扩展、每路可单独编程的特点，并通过软硬件相结合的方法解决了在使用高频参考时钟条件下多个通道间的相位同步问题，该信号源板可应用于有源相控阵雷达发射信号的产生和需要使用多通道、同步的、中频信号的场合。

附图说明

图1是本实用新型的电路功能模块框图；

图2是本实用新型的时钟源模块结构框图；

图3是本实用新型的一个DDS通路的结构框图；

图4是本实用新型的RESET信号走线示意图；

图5是本实用新型的FPGA软件工作流程图。

具体实施方式

下面结合附图与具体实施方式对本实用新型做进一步详细描述：

本实用新型功能模块框图见图1，包括模拟电源模块、数字电源模块、时钟源模块、中频信号产生模块、逻辑控制模块。

模拟电源模块：考虑到保证模拟信号质量，模拟电源均使用线性电源芯片，LT1763，TPS75533分别提供9V，3.3V的电压。

数字电源模块：数字电源包括LT1764EQ-1.8，LT1764EQ-2.5，PTH04000W，提供1.8V，2.5V，1.2V的电压。

时钟源模块：时钟源模块结构框图如图2，首先板内和板外提供的100MHz时钟同时输入到模拟开关HSWA2-30DR+上，通过逻辑控制模块中的XC3S4000型FPGA芯片来选择使用其中的一路。100MHz时钟通过模拟开关后再经过功分器ADP-2-1分两路，一路进入比较器MAX999转成数字时钟给逻辑控制模块作为给AD9858型DDS芯片编程的同源时钟，一路进入锁相环ADF4106芯片锁出1GHz信号，经过放大器DF782放大，滤波器SMT8滤波后，经过功分器JCPS-8-10功分8路给8路DDS芯片做参考时钟。

中频信号产生模块：中频信号产生模块由8个DDS通路构成，每个DDS通路的结构如图3所示。DDS输出信号经过功放DF782放大，滤波器SMT8滤波后输出。

逻辑控制模块：该模块包含一片XC3S4000型FPGA芯片，FPGA芯片负责对时钟模块的锁相环、中频信号通路的AD9858进行编程配置。在FPGA上，每个通路的DDS可实现独立编程。同时，控制单元中还有一片PLX公司的PCI接口芯片PCI9656。上位机可经由CPCI-J1，通过PCI接口芯片来控制FPGA配置信号输出，从而改变每个DDS通路信号输出的频率，形式。FPGA芯片还通过CPCI-J5与外界通信，传输自定义信号。

多通道间相位同步通过如下方法实现：AD9858芯片的分频结构包含两个独立的分频器，分别是二分频器和八分频器。通过AD9858的复位管脚能同步芯片内部的八分频器，通过软件检测输出信号相位再进行系统复位来解决二分频器不同步的问题。软件和硬件结合来保证多路输出信号相位同步。硬件上要求8路的DDS通路接收到的复位信号都同步，由于AD9858工作在1GSPS高采样率下，对复位信号质量的要求非常严格，于是选用两片TI的CDCV304来实现复位信号的传输，该芯片是1驱4多路驱动器，输出多路间不同步50ps，边沿Rise/Fall time为444ps，器件间不一致性0.25ps。同时，考虑到器件、走线的固有延迟，为了保证复位信号到各个DDS严格同步，每路RESET信号都有4根长度递增的走线，递增的长度对应时间延迟为300ps。通过电阻来选择4根中不同的走线，达到硬件上RESET信号延迟可调节的目的，RESET信号走线示意图如图4，图4中8路驱动器输出的每一路RESET信号都有4根长度递增的走线。同时，每路DDS的同步时钟SYNCLK信号需要通过等长的走线接入到FPGA内。在FPGA内通过软件方式来比较每路SYNCLK的相位差，比较方法是将输入的两路时钟异或，将得到的结果作为一个计数器的使能。通过计出的数值大小来判断两路时钟间的相位关系。若两路不同步，则进行系统复位，重新配置DDS，再次判断相位关系，循环执行直到输出信号同步为止，若同步，则信号直接输出，FPGA软件工作流程图如图5。

Claims (3)

1.一种八通道DDS信号源板，其特征在于：包括模拟电源模块、数字电源模块、时钟源模块、中频信号产生模块、逻辑控制模块；使用参考时钟为1GHz的DDS芯片产生频率范围0～400MHz的输出信号，并实现八个通道间的同步，各模块实现的功能为：

模拟电源模块用于向板上的模拟电路提供工作电压；

数字电源模块用于向板上的数字电路提供工作电压；

时钟源模块同时连接板卡内部和外部两路输入时钟，并由逻辑控制模块来选择使用其中的一路，时钟源模块将输入的时钟进行倍频和放大之后输出8路时钟给中频信号产生模块做参考时钟；

中频信号产生模块包括8个独立的DDS通路，在逻辑控制模块的控制下输出8路中频模拟信号；

逻辑控制模块通过8路独立的控制总线与中频信号产生模块相连，并与时钟源模块相连，负责对中频信号产生模块和时钟源模块进行配置，并且通过PCI总线和自定义总线完成与上位机和外界其他板卡的通信。

2.根据权利要求1所述的一种八通道DDS信号源板，其特征在于：使用CPCI6U标准板型，工作在工控计算机平台或脱机使用，模拟电源模块使用LT1764，TPS75533，数字电源模块使用LT1764，PTHO4000W；时钟源模块使用AD公司的锁相环芯片ADF4106、MAXIM公司的比较器MAX999、MINI公司的HSWA2-30DR+模拟开关以及MINI公司的JCPS-8-10功分器；中频信号产生模块使用AD公司的AD9858型DDS芯片、MINI公司DF782系列功放和博威公司的SMT8滤波器；逻辑控制模块使用XILINX公司的XC3S4000型FPGA芯片以及PCI接口芯片PCI9565。

3.根据权利要求1或2所述的一种八通道DDS信号源板，其特征在于：选用两片TI的CDCV304驱动器芯片来实现复位信号的传输，每路RESET信号都有4根长度递增的走线，递增的长度对应时间延迟为300ps，通过电阻来选择4根中不同的走线。

Images