CN201122599Y - 具有高效率发光效果的发光二极管芯片封装结构 - Google Patents

具有高效率发光效果的发光二极管芯片封装结构 Download PDF

Info

Publication number
CN201122599Y
CN201122599Y CNU200720178677XU CN200720178677U CN201122599Y CN 201122599 Y CN201122599 Y CN 201122599Y CN U200720178677X U CNU200720178677X U CN U200720178677XU CN 200720178677 U CN200720178677 U CN 200720178677U CN 201122599 Y CN201122599 Y CN 201122599Y
Authority
CN
China
Prior art keywords
light
high efficiency
emitting diode
unit
led encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU200720178677XU
Other languages
English (en)
Inventor
汪秉龙
庄峰辉
吴文逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to CNU200720178677XU priority Critical patent/CN201122599Y/zh
Application granted granted Critical
Publication of CN201122599Y publication Critical patent/CN201122599Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种具有高效率发光效果的发光二极管芯片封装结构，其包括：一基板单元、一发光单元、及一封装胶体单元。该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。该发光单元具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。该封装胶体单元具有多个分别覆盖于该等发光二极管芯片上的封装胶体。

Description

具有高效率发光效果的发光二极管芯片封装结构
技术领域
本实用新型涉及一种发光二极管芯片封装结构，尤指一种具有高效率发光效果的发光二极管芯片封装结构。
背景技术
请参阅图1所示，其为公知发光二极管的第一种封装方法的流程图。由流程图中可知，公知发光二极管的第一种封装方法，其步骤包括：首先，提供多个封装完成的发光二极管(packaged LED)，为步骤S800；接着，提供一条状基板本体(stripped substrate body)，其上具有一正极导电轨迹(positive electrode trace)与一负极导电轨迹(negativeelectrode trace)，为步骤S802；最后，依序将每一个封装完成的发光二极管(packaged LED)设置在该条状基板本体上，并将每一个封装完成的发光二极管(packaged LED)的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹，为步骤S804。
请参阅图2所示，其为公知发光二极管的第二种封装方法的流程图。由流程图中可知，公知发光二极管的第二种封装方法，其步骤包括：首先，提供一条状基板本体(stripped substrate body)，其上具有一正极导电轨迹(positive electrode trace)与一负极导电轨迹(negativeelectrode trace)，为步骤S900；接着，依序将多个发光二极管芯片(LEDchip)设置于该条状基板本体上，并且将每一个发光二极管芯片的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹，为步骤S902；最后，将一条状封装胶体(stripped package colloid)覆盖于该条状基板本体及该等发光二极管芯片上，以形成一带有条状发光区域(stripped light-emitting area)的光棒(light bar)，为步骤S904。
然而，关于上述公知发光二极管的第一种封装方法，由于每一颗封装完成的发光二极管(packaged LED)必须先从一整块发光二极管封装切割下来，然后再以表面黏着技术(SMT)制程，将每一颗封装完成的发光二极管(packaged LED)设置于该条状基板本体上，因此无法有效缩短其制程时间，再者，发光时，该等封装完成的发光二极管(packaged LED)之间会有暗带(dark band)现象存在，对于使用者视线仍然产生不佳的效果。
另外，关于上述公知发光二极管的第二种封装方法，由于所完成的光棒带有条状发光区域，因此第二种封装方法将不会产生暗带(darkband)的问题。然而，因为该条状封装胶体(stripped package colloid)被激发的区域不均，因而造成光棒的光效率不佳(亦即，靠近发光二极管芯片的封装胶体区域会产生较强的激发光源，而远离发光二极管芯片的封装胶体区域则产生较弱的激发光源)。
因此，由上可知，目前公知的发光二极管的封装方法及其封装结构，显然具有不便与缺陷存在，而待加以改善之处。
于是，本实用新型设计人有感上述缺陷的可改善之处，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合学理的运用，而提出一种设计合理且有效改善上述缺陷的本实用新型技术方案。
实用新型内容
本实用新型所要解决的技术问题，在于提供一种具有高效率发光效果的发光二极管芯片封装结构。本实用新型的发光二极管结构于发光时，形成一连续的发光区域，而无亮度不均的情况发生，并且本实用新型通过芯片直接封装(Chip On Board，COB)制程并利用压模(diemold)的方式，以使得本实用新型可有效地缩短其制程时间，而能进行大量生产。再者，本实用新型的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描仪光源等应用，皆为本实用新型所应用的范围与产品。
本实用新型提供一种具有高效率发光效果的发光二极管芯片封装结构，包括：一基板单元；一发光单元，其具有多个电性连接地设置于该基板单元上的发光二极管芯片；以及一封装胶体单元，其具有多个分别覆盖于该等发光二极管芯片上的封装胶体。
换句话说，为了解决上述技术问题，根据本实用新型的其中一种方案，提供一种具有高效率发光效果的发光二极管芯片封装结构，其包括：一基板单元、一发光单元、及一封装胶体单元。其中，该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。该发光单元具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。该封装胶体单元具有多个分别覆盖于该等发光二极管芯片上的封装胶体。
另外，本实用新型的发光二极管芯片封装结构，可更进一步包括下例两种结构：
第一种：一框架单元，其为一层覆盖于该基板本体上及包覆每一个封装胶体四周的框架层，以露出每一个封装胶体的上表面。
第二种：一框架单元，其具有多个分别围绕该等封装胶体的框体，以分别露出每一个封装胶体的上表面，其中该等框体彼此分离地设置于该基板本体上。
因此，本实用新型的发光二极管结构在发光时，形成一连续的发光区域，而无亮度不均的情况发生。并且，本实用新型通过芯片直接封装(Chip On Board，COB)制程并利用压模(die mold)的方式，以使得本实用新型可有效地缩短其制程时间，而能进行大量生产。
为了能更进一步了解本实用新型为达到预定目的所采取的技术、手段及功效，请参阅以下有关本实用新型的详细说明与附图，相信本实用新型的目的、特征与特点，当可由此得一深入且具体的了解，然而所附附图仅提供参考与说明用，并非用来对本实用新型加以限制。
附图说明
图1为公知发光二极管的第一种封装方法的流程图；
图2为公知发光二极管的第二种封装方法的流程图；
图3为本实用新型封装方法的第一实施例的流程图；
图3a至图3d分别为本实用新型封装结构的第一实施例的封装流程立体示意图；
图3A至图3D分别为本实用新型封装结构的第一实施例的封装流程剖面示意图；
图4为本实用新型发光二极管芯片通过覆晶(flip-chip)的方式达到电性连接的示意图；
图5为本实用新型封装方法的第二实施例的流程图；
图5a至图5c分别为本实用新型封装结构的第二实施例的部分封装流程立体示意图；
图5A至图5C分别为本实用新型封装结构的第二实施例的部分封装流程剖面示意图；
图6为本实用新型封装方法的第三实施例的流程图；
图6a至图6b分别为本实用新型封装结构的第三实施例的部分封装流程立体示意图；以及
图6A至图6B分别为本实用新型封装结构的第三实施例的部分封装流程剖面示意图。
【主要元件附图标记说明】
基板单元1 基板本体10
          金属层10A
          电木层10B
          正极导电轨迹11
                         负极导电轨迹      12
基板单元            1′  正极导电轨迹      11′
                         负极导电轨迹      12′
纵向发光二极管芯片排2    发光二极管芯片    20
                         正极端            201
                         负极端            202
                         发光二极管芯片    20′
                         正极端            201′
                         负极端            202′
条状封装胶体        3    封装胶体          30
                         封装胶体          30′
框架单元            4    框架层            40
条状框架层          4′  框体              40′
导线                W
锡球                B
第一模具单元        M1   第一上模具        M11
                         第一通道          M110
                         第一下模具        M12
第二模具单元        M2   第二上模具        M21
                         第二通道          M210
                         第二下模具        M22
第三模具单元        M3   第三上模具        M31
                         第三通道          M310
                         第三下模具        M32
光棒                L1
光棒                L2
光棒                L3
具体实施方式
请参阅图3、图3a至图3d、及图3A至图3D所示。图3为本实用新型封装方法的第一实施例的流程图，图3a至图3d分别为本实用新型封装结构的第一实施例的封装流程示意图，图3A至图3D分别为本实用新型封装结构的第一实施例的封装流程剖面示意图。由图3的流程图可知，本实用新型的第一实施例提供一种具有高效率发光效果的发光二极管芯片的封装方法，其包括下列步骤：
首先，请配合图3a及图3A所示，提供一基板单元(substrate unit)1，其具有一基板本体(substrate body)10、及分别形成于该基板本体10上的多个正极导电轨迹(positive electrode trace)11与多个负极导电轨迹(negative electrode trace)12，为步骤S100。
其中，该基板本体10包括一金属层(metal layer)10A及一成形在该金属层10A上的电木层(bakelite layer)10B(如图3a及图3A所示)。再者，依不同的设计需求，该基板单元1可为一印刷电路板(PCB)、一软基板(flexible substrate)、一铝基板(aluminumsubstrate)、一陶瓷基板(ceramic substrate)、或一铜基板(coppersubstrate)。此外，该正、负极导电轨迹11、12可采用铝线路(aluminum circuit)或银线路(silver circuit)，并且该正、负极导电轨迹11、12的布局(layout)可随着不同的需要而有所改变。
接着，请配合图3b及图3B所示，通过矩阵(matrix)的方式，分别设置多个发光二极管芯片(LED chip)20于该基板本体10上，以形成多个排纵向发光二极管芯片排(longitudinal LED chip row)2，其中每一个发光二极管芯片20具有分别电性连接于该基板单元的正、负极导电轨迹11、12的一正极端(positive electrode side)201与一负极端(negative electrode side)202，为步骤S102。
此外，以本实用新型的第一实施例而言，每一个发光二极管芯片20的正、负极端201、202通过两相对应的导线W并以打线(wire-bounding)的方式，以与该基板单元1的正、负极导电轨迹11、12产生电性连接。再者，每一排纵向发光二极管芯片排(longitudinalLED chip row)2以一直线的排列方式设置于该基板单元1的基板本体10上，并且每一个发光二极管芯片20可为一蓝色发光二极管芯片(blue LED)。
当然，上述该等发光二极管芯片20的电性连接方式非用以限定本实用新型，例如：请参阅图4所示(本实用新型发光二极管芯片通过覆晶的方式达到电性连接的示意图)，每一个发光二极管芯片20′的正、负极端201′、202′通过多个相对应的锡球B并以覆晶(flip-chip)的方式，以与该基板单元1′的正、负极导电轨迹11′、12′产生电性连接。另外，依据不同的设计需求，该等发光二极管芯片(图未示)的正、负极端可以串联(parallel)、并联(serial)、或串联加并联(parallel/serial)的方式，以与该基板单元(图未示)的正、负极导电轨迹产生电性连接。
然后，请配合图3c及图3C所示，通过一第一模具单元(first moldunit)M1，将多条条状封装胶体(stripped package colloid)3分别纵向地(longitudinally)覆盖在每一排纵向发光二极管芯片排(longitudinalLED chip row)2上，为步骤S104。
其中，该第一模具单元M1由一第一上模具(first upper mold)M11及一用于承载该基板本体10的第一下模具(first lower mold)M12所组成，并且该第一上模具M11具有多条相对应该等纵向发光二极管芯片排(longitudinal LED chip row)2的第一通道(first channel)M110。
此外，该等第一通道M110的高度及宽度与该等条状封装胶体(stripped package colloid)3的高度及宽度相同。再者，每一条条状封装胶体(stripped package colloid)3可依据不同的使用需求，而选择为：由一硅胶(silicon)与一荧光粉(fluorescent powder)所混合形成的荧光胶体(fluorescent resin)、或由一环氧树脂(epoxy)与一荧光粉(fluorescent powder)所混合形成的荧光胶体(fluorescent resin)。
最后，请再参阅图3c，并配合图3d及图3D所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割该等条状封装胶体(stripped package colloid)3及该基板本体10，以形成多条光棒(light bar)L1，其中每一条光棒L1具有多个彼此分开地覆盖于每一个发光二极管芯片20上的封装胶体(package colloid)30，为步骤S106。
请参阅图5、图5a至图5c、及图5A至图5C所示。图5为本实用新型封装方法的第二实施例的流程图，图5a至图5c分别为本实用新型封装结构的第二实施例的部分封装流程示意图，图5A至图5C分别为本实用新型封装结构的第二实施例的部分封装流程剖面示意图。由图5的流程图可知，第二实施例的步骤S200至S204分别与第一实施例的步骤S100至S104相同。亦即，步骤S200等同于第一实施例的图3a及图3A的示意图说明；步骤S202等同于第一实施例的图3b及图3B的示意图说明；步骤S204等同于第一实施例的图3c及图3C的示意图说明。
再者，在步骤S204之后，本实用新型的第二实施例更进一步包括：首先，请参阅图5a及图5A所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割该等条状封装胶体(stripped packagecolloid)3，以形成多个彼此分开地覆盖于每一个发光二极管芯片20上的封装胶体(package colloid)30′，为步骤S206。
然后，请参阅图5b及图5B所示，通过一第二模具单元(secondmold unit)M 2，将一框架单元(frame unit)4覆盖于该基板本体10上并且填充于该等封装胶体30′之间，为步骤S208。其中，该第二模具单元M2由一第二上模具(second upper mold)M21及一用于承载该基板本体10的第二下模具(second lower mold)M22所组成，并且该第二上模具M21具有一条相对应该框架单元4的第二信道(second channel)M210，此外该第二通道M210的高度与该等封装胶体(package colloid)30′的高度相同，而该第二通道M210的宽度与该框架单元4的宽度相同。
最后，请再参阅图5b，并配合图5c及图5C所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割该框架单元4及该基板本体10，以形成多条光棒(light bar)L2，并且使得该框架单元4被切割成多个分别包覆每一条光棒L2上的所有封装胶体30′的四周的框架层40，为步骤S210。其中，该等框架层40可为不透光框架层(opaque frame layer)，例如：白色框架层(white framelayer)。
请参阅图6、图6a至图6b、及图6A至图6B所示。图6为本实用新型封装方法的第三实施例的流程图，图6a至图6b分别为本实用新型封装结构的第三实施例的部分封装流程示意图，图6A至图6B分别为本实用新型封装结构的第三实施例的部分封装流程剖面示意图。由图6的流程图可知，第三实施例的步骤S300至S304分别与第一实施例的步骤S100至S104相同，并且第三实施例的步骤S306分别与第二实施例的步骤S206相同。亦即，步骤S300等同于第一实施例的图3a及图3A的示意图说明；步骤S302等同于第一实施例的图3b及图3B的示意图说明；步骤S304等同于第一实施例的图3c及图3C的示意图说明；步骤S306等同于第二实施例的图5a及图5A的示意图说明。
再者，于步骤S306之后，本实用新型的第三实施例更进一步包括：首先，请参阅图6a及图6A所示，通过一第三模具单元(third mold unit)M3，将多条条状框架层(stripped frame layer)4′覆盖于该基板本体10上并且纵向地填充于每一个封装胶体30′之间，为步骤S308。
其中，该第三模具单元M3由一第三上模具(third upper mold)M31及一用于承载该基板本体10的第三下模具(third lower mold)M32所组成，并且该第三上模具M31具有多条相对应该等纵向发光二极管芯片排(longitudinal LED chip row)2的第三通道(thirdchannel)M310，并且该第三通道M310的高度与该等封装胶体(package colloid)30′的高度相同，而该第三通道M310的宽度大于每一个封装胶体30′的宽度。
最后，请再参阅图6a，并配合图6b及图6B所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割该等条状框架层(stripped frame layer)4′及该基板本体10，以形成多条光棒(light bar)L3，并且使得该等条状框架层(stripped frame layer)4′被切割成多个分别包覆每一个封装胶体30′四周的框体(framebody)40′，为步骤S310。其中，该等框体40′可为不透光框体(opaque frame body)，例如：白色框体(white frame body)。
综上所述，本实用新型的发光二极管结构于发光时，形成一连续的发光区域，而无亮度不均的情况发生，并且本实用新型通过芯片直接封装(Chip On Board，COB)制程并利用压模(die mold)的方式，以使得本实用新型可有效地缩短其制程时间，而能进行大量生产，再者，本实用新型的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描仪光源等应用，皆为本实用新型所应用的范围与产品。
但，以上所述，仅为本实用新型最佳的一的具体实施例的详细说明与附图，但本实用新型的特征并不局限于此，并非用以限制本实用新型，本实用新型的保护范围应以权利要求书的范围为准，凡符合本实用新型保护范围的精神与其类似变化的实施例，皆应包含于本实用新型的范畴中，任何本领域技术人员在本实用新型的领域内，可轻易思及的变化或修饰皆可涵盖在本案的专利保护范围之内。

Claims (16)

1、一种具有高效率发光效果的发光二极管芯片封装结构，其特征在于，包括：
一基板单元；
一发光单元，其具有多个电性连接地设置于该基板单元上的发光二极管芯片；以及
一封装胶体单元，其具有多个分别覆盖于该等发光二极管芯片上的封装胶体。
2、如权利要求1所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该基板单元为一印刷电路板、一软基板、一铝基板、一陶瓷基板、或一铜基板。
3、如权利要求1所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。
4、如权利要求3所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该基板本体包括一金属层及一成形在该金属层上的电木层。
5、如权利要求3所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该正、负极导电轨迹为铝线路或银线路。
6、如权利要求3所述的具有离效率发光效果的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。
7、如权利要求6所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该正、负极导电轨迹产生电性连接。
8、如权利要求6所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以覆晶的方式，以与该正、负极导电轨迹产生电性连接。
9、如权利要求1所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该等发光二极管芯片以一直线的排列方式设置于该基板单元上。
10、如权利要求1所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该等发光二极管芯片以多条直线的排列方式设置于该基板单元上。
11、如权利要求1所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于，更进一步包括：一框架单元，其为一层覆盖于该基板单元上及包覆每一个封装胶体四周的框架层，以露出每一个封装胶体的上表面。
12、如权利要求11所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该框架层为不透光框架层。
13、如权利要求12所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该不透光框架层为白色框架层。
14、如权利要求1所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于，更进一步包括：一框架单元，其具有多个分别围绕该等封装胶体的框体，以分别露出每一个封装胶体的上表面，其中该等框体彼此分离地设置于该基板单元上。
15、如权利要求14所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该等框体为不透光框体。
16、如权利要求15所述的具有高效率发光效果的发光二极管芯片封装结构，其特征在于：该等不透光框体为白色框体。
CNU200720178677XU 2007-09-18 2007-09-18 具有高效率发光效果的发光二极管芯片封装结构 Expired - Fee Related CN201122599Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU200720178677XU CN201122599Y (zh) 2007-09-18 2007-09-18 具有高效率发光效果的发光二极管芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU200720178677XU CN201122599Y (zh) 2007-09-18 2007-09-18 具有高效率发光效果的发光二极管芯片封装结构

Publications (1)

Publication Number Publication Date
CN201122599Y true CN201122599Y (zh) 2008-09-24

Family

ID=40009839

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU200720178677XU Expired - Fee Related CN201122599Y (zh) 2007-09-18 2007-09-18 具有高效率发光效果的发光二极管芯片封装结构

Country Status (1)

Country Link
CN (1) CN201122599Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640737A (zh) * 2020-06-02 2020-09-08 上海九山电子科技有限公司 一种模具及背光源的封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640737A (zh) * 2020-06-02 2020-09-08 上海九山电子科技有限公司 一种模具及背光源的封装方法

Similar Documents

Publication Publication Date Title
US8395178B2 (en) Light emitting device package and method of fabricating the same
US7923745B2 (en) LED chip package structure with high-efficiency light-emitting effect and method of packaging the same
TWI389294B (zh) A package structure for manufacturing a light emitting diode chip which reduces the luminous efficiency of a phosphor due to high temperature and a method of manufacturing the same
US20090224266A1 (en) LED chip package structure applied to a backlight module and method for making the same
JP3138755U (ja) 高効率発光効果を有する発光ダイオードチップの封止構造。
CN101562174B (zh) 用于背光模块的发光二极管芯片封装结构及其制作方法
CN101562139B (zh) 避免降低发光效率的发光芯片封装结构及其制作方法
CN100585820C (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN201226357Y (zh) 用于背光模块的发光二极管芯片封装结构
CN201226356Y (zh) 避免因高温而降低荧光粉发光效率的发光二极管封装结构
CN201122599Y (zh) 具有高效率发光效果的发光二极管芯片封装结构
CN101477954B (zh) 具高效率侧向发光效果的发光二极管芯片封装方法及结构
CN101494173B (zh) 具有粗糙发光面的发光二极管芯片封装结构及其封装方法
CN201091031Y (zh) 具有高效率侧向发光效果的发光二极管芯片封装结构
CN101315900B (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN101546756B (zh) 具有多功能整合芯片的发光二极管封装结构及其封装方法
JP3138706U (ja) 高効率横型発光効果を有する発光ダイオードチップの封止構造。
CN201185188Y (zh) 透过粗糙面以产生侧向发光的发光二极管芯片封装结构
CN201213135Y (zh) 具有高效率散热基板的发光二极管芯片封装结构
CN101567365B (zh) 具有高效率散热基板的发光芯片封装结构及其封装方法
CN201222498Y (zh) 具有高效率侧向发光效果的发光二极管芯片的封装结构
CN202523760U (zh) 发光二极管的封装结构
KR100903494B1 (ko) 고효율 횡형 발광 효과를 갖는 발광 다이오드 칩의 패키징방법 및 그 패키지 구조체
KR100872947B1 (ko) 고효율 발광 다이오드 칩의 밀봉 방법 및 그 밀봉 구조
JP2009004619A (ja) 高効率横型発光効果を有する発光ダイオードチップの封止方法およびその封止構造

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080924

Termination date: 20120918