CN101494173B - 具有粗糙发光面的发光二极管芯片封装结构及其封装方法 - Google Patents

具有粗糙发光面的发光二极管芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN101494173B
CN101494173B CN2008100087599A CN200810008759A CN101494173B CN 101494173 B CN101494173 B CN 101494173B CN 2008100087599 A CN2008100087599 A CN 2008100087599A CN 200810008759 A CN200810008759 A CN 200810008759A CN 101494173 B CN101494173 B CN 101494173B
Authority
CN
China
Prior art keywords
light
packing
colloid
emitting diode
coarse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100087599A
Other languages
English (en)
Other versions
CN101494173A (zh
Inventor
汪秉龙
巫世裕
吴文逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to CN2008100087599A priority Critical patent/CN101494173B/zh
Publication of CN101494173A publication Critical patent/CN101494173A/zh
Application granted granted Critical
Publication of CN101494173B publication Critical patent/CN101494173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种具有粗糙发光面的发光二极管芯片封装结构及其封装方法，其包括：基板单元、发光单元、及封装胶体单元。该基板单元具有基板本体、及分别形成于该基板本体上的正极导电轨迹与负极导电轨迹。该发光单元具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的正极端与负极端。该封装胶体单元具有多个分别覆盖于所述多个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面及前表面分别具有胶体弧面(colloidcambered surface)及粗糙胶体出光面(rough colloid light-exiting surface)。

Description

具有粗糙发光面的发光二极管芯片封装结构及其封装方法 
技术领域
本发明涉及一种发光二极管芯片封装结构及其封装方法，特别涉及一种具有粗糙发光面的发光二极管芯片封装结构及其封装方法。 
背景技术
请参阅图1所示，其为公知发光二极管的第一种封装方法的流程图。由流程图中可知，公知发光二极管的第一种封装方法，其步骤包括：首先，提供多个封装完成的发光二极管(packaged LED)(S800)；接着，提供条状基板本体(stripped substrate body)，其上具有正极导电轨迹(positive electrode trace)与负极导电轨迹(negative electrode trace)(S802)；最后，依序将每一个封装完成的发光二极管(packaged LED)设置在该条状基板本体上，并将每一个封装完成的发光二极管(packaged LED)的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹(S804)。 
请参阅图2所示，其为公知发光二极管的第二种封装方法的流程图。由流程图中可知，公知发光二极管的第二种封装方法，其步骤包括：首先，提供条状基板本体(stripped substrate body)，其上具有正极导电轨迹(positiveelectrode trace)与负极导电轨迹(negative electrode trace)(S900)；接着，依序将多个发光二极管芯片(LED chip)设置于该条状基板本体上，并且将每一个发光二极管芯片的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹(S902)；最后，将条状封装胶体(stripped package colloid)覆盖于该条状基板本体及所述多个发光二极管芯片上，以形成带有条状发光区域(strippedlight-emitting area)的光棒(light bar)(S904)。 
然而，关于上述公知发光二极管的第一种封装方法，由于每一颗封装完成的发光二极管(packaged LED)必须先从整块发光二极管封装切割下来，然后再以表面粘着技术(SMT)工艺，将每一颗封装完成的发光二极管(packagedLED)设置于该条状基板本体上，因此无法有效缩短其工艺时间，再者，发光 时，所述多个封装完成的发光二极管(packaged LED)之间会有暗带(dark band)现象存在，对于使用者视线仍然产生不佳效果。 
另外，关于上述公知发光二极管的第二种封装方法，由于所完成的光棒带有条状发光区域，因此第二种封装方法将不会产生暗带(dark band)的问题。然而，因为该条状封装胶体(stripped package colloid)被激发的区域不均，因而使得光棒的光效率不佳(也就是，靠近发光二极管芯片的封装胶体区域会产生较强的激发光源，而远离发光二极管芯片的封装胶体区域则产生较弱的激发光源)。 
请参阅图3所示，其为公知发光二极管应用于侧向发光的示意图。由图中可知，当公知的发光二极管芯片D应用于侧向发光时(例如：使用于笔记本电脑屏幕的导光板M的侧向光源)，由于笔记本电脑屏幕的导光板M非常薄的关系，该发光二极管芯片D的基座S1的长度La则必须相对的缩短。换言之，由于该基座S1的长度La太短的关系，公知的发光二极管芯片D将无法得到有效的散热效果，进而产生发光二极管芯片D因过热而烧坏的情形。 
因此，由上可知，目前公知的发光二极管的封装方法及封装结构显然具有不便与缺陷存在而待加以改善的。 
发明内容
因此，本发明的目的在于提供一种具有粗糙发光面的发光二极管芯片封装结构及其封装方法，以克服上述暗带及光衰减等缺陷。 
本发明所要解决的技术问题，在于提供一种具有粗糙发光面的发光二极管芯片封装结构及其封装方法。本发明的发光二极管结构于发光时，形成连续的发光区域，而无暗带(dark band)及光衰减(decay)的情况发生，并且本发明通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。再者，本发明的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描器光源等应用，均为本发明所应用的范围与产品。 
另外，本发明的封装胶体通过特殊模具的压模过程，以使得本发明的发光二极管芯片封装结构于直立的情况下，即可产生侧向发光的效果，因此本发明不会有散热不足的情况发生。换言之，本发明不仅可产生侧向投光的功能，更能顾到应用于薄型壳体内的散热效果。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具有粗糙发光面的发光二极管芯片封装结构的封装方法，其包括下列步骤：首先，提供基板单元(substrate unit)，其具有基板本体(substrate body)、及分别形成于该基板本体上的正极导电轨迹(positive electrode trace)与负极导电轨迹(negative electrode trace)。 
接着，通过矩阵(matrix)的方式，分别设置多个发光二极管芯片(LED chip)于该基板本体上，以形成多排纵向发光二极管芯片排(longitudinal LED chiprow)，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的正极端(positive electrode side)与负极端(negative electrodeside)。 
然后，通过第一模具单元(first mold unit)，将多个条状封装胶体(strippedpackage colloid)纵向地(longitudinally)分别覆盖在每一排纵向发光二极管芯片排(longitudinal LED chip row)上，其中每一个条状封装胶体的上表面具有多个相对应所述多个发光二极管芯片的胶体弧面(colloid cambered surface)。 
最后，本发明具有二种后续的实施态样： 
第一种态样：首先，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割所述多个条状封装胶体(stripped package colloid)，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体(package colloid)，其中每一个封装胶体的上表面为该胶体弧面(colloid cambered surface)；接着，通过第二模具单元(second mold unit)，将框架单元(frame unit)覆盖于该基板本体及所述多个封装胶体上并且填充于所述多个封装胶体之间；最后，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割该框架单元、所述多个封装胶体、及该基板本体，以形成多条光棒(light bar)，并且每一个封装胶体被对切成两个半封装胶体(half package colloid)，每一个半封装胶体具有半胶体弧面(half colloid cambered surface)及形成于该半胶体弧面前端的粗糙胶体出光面(rough colloid light-exiting surface)，该框架单元被切割成多个只让每一条光棒上的所有半封装胶体的所述多个粗糙胶体出光面(rough colloidlight-exiting surface)露出的框架层。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其 特征在于：该基板本体包括金属层及形成在该金属层上的电木层，并且该正、负极导电轨迹为铝线路或银线路。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电轨迹产生电性连接。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装芯片的方式，以与该基板单元的正、负极导电轨迹产生电性连接。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一排纵向发光二极管芯片排以直线的排列方式设置于该基板单元的基板本体上。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道具有多个凹槽，而每一个凹槽的上表面及前表面分别具有一个相对应该胶体弧面的模具弧面，此外所述多个第一通道的尺寸与所述多个条状封装胶体)的尺寸相同。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道的上表面具有模具弧面，此外所述多个第一通道的高度及宽度与所述多个条状封装胶体的高度及宽度相同。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由硅胶与荧光粉所混合形成的荧光胶体。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由环氧树脂与荧光粉所混合形成的荧光胶体。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第二模具单元由第二上模具及用于承载该基板本体的第二下模具所组成，并且该第二上模具具有一条相对应该框架单元的第二通道，此外 该第二通道的高度与所述多个封装胶体的高度相同，而该第二通道的宽度与该框架层的宽度相同。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该框架层为不透光框架层。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该不透光框架层为白色框架层。 
第二种态样：首先，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割所述多个条状封装胶体(stripped package colloid)，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体(package colloid)，其中每一个封装胶体的上表面为该胶体弧面(colloid cambered surface)；接着，通过第三模具单元(third mold unit)，将多条条状框架层(stripped frame layer)覆盖于该基板本体及所述多个封装胶体上并且纵向地(longitudinally)填充于每两个封装胶体之间；最后，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割所述多个条状框架层(stripped frame layer)、所述多个封装胶体、及该基板本体，以形成多条光棒(light bar)，并且每一个封装胶体被对切成两个半封装胶体(half package colloid)，每一个半封装胶体具有半胶体弧面(half colloid cambered surface)及形成于该半胶体弧面前端的粗糙胶体出光面(rough colloid light-exiting surface)，所述多个条状框架层(stripped frame layer)被切割成多个只让每一个半封装胶体的粗糙胶体出光面(rough colloidlight-exiting surface)露出的框体(frame body)。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该基板本体包括金属层及形成在该金属层上的电木层，并且该正、负极导电轨迹为铝线路或银线路。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电轨迹产生电性连接。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装芯片的方式，以与该基板单元的正、负极导电轨迹产生电性连接。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一排纵向发光二极管芯片排以直线的排列方式设置于该基板单元的基板本体上。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道具有多个凹槽，而每一个凹槽的上表面及前表面分别具有一个相对应该胶体弧面的模具弧面，此外所述多个第一通道的尺寸与所述多个条状封装胶体的尺寸相同。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道的上表面具有模具弧面，此外所述多个第一通道的高度及宽度与所述多个条状封装胶体的高度及宽度相同。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由硅胶与荧光粉所混合形成的荧光胶体。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由环氧树脂与荧光粉所混合形成的荧光胶体。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第三模具单元由第三上模具及用于承载该基板本体的第三下模具所组成，并且该第三上模具具有多条相对应所述多个纵向发光二极管芯片排的第三通道，并且该第三通道的高度与所述多个封装胶体的高度相同，而该第三通道的宽度大于每一个封装胶体的宽度。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：所述多个框体为不透光框体。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：所述多个不透光框体为白色框体。 
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具有粗糙发光面的发光二极管芯片封装结构，其包括：基板单元(substrate unit)、发 光单元(light-emitting unit)、及封装胶体单元(package colloid unit)。 
其中，该基板单元具有基板本体(substrate body)、及分别形成于该基板本体上的正极导电轨迹(positive electrode trace)与负极导电轨迹(negativeelectrode trace)。该发光单元具有多个设置于该基板本体上的发光二极管芯片(LED chip)，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的正极端(positive electrode side)与负极端(negative electrodeside)。该封装胶体单元具有多个分别覆盖于所述多个发光二极管芯片上的封装胶体(package colloid)，其中每一个封装胶体的上表面及前表面分别具有胶体弧面(colloid cambered surface)及粗糙胶体出光面(rough colloid light-exitingsurface)。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：该基板本体包括金属层及形成在该金属层上的电木层，并且该正、负极导电轨迹为铝线路或银线路。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该正、负极导电轨迹产生电性连接。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装芯片的方式，以与该正、负极导电轨迹产生电性连接。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：所述多个发光二极管芯片以直线的排列方式设置于该基板单元的基板本体上。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：所述多个发光二极管芯片以多条直线的排列方式设置于该基板单元的基板本体上。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个封装胶体为由硅胶与荧光粉所混合形成的荧光胶体。 
如上所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个封装胶体为由环氧树脂与荧光粉所混合形成的荧光胶体。 
另外，本发明的发光二极管芯片封装结构，可进一步包括下列两种结构： 
第一种：框架单元(frame unit)，其为一层覆盖于该基板本体上并包覆每一个封装胶体而只露出所述多个粗糙胶体出光面(rough colloid light-exitingsurface)的框架层(frame layer)。 
该框架层为不透光框架层。该不透光框架层为白色框架层。 
第二种：框架单元(frame unit)，其具有多个分别覆盖所述多个封装胶体而只露出每一个封装胶体的粗糙胶体出光面(rough colloid light-exitingsurface)的框体(frame body)，其中所述多个框体彼此分离地(separately)设置于该基板本体上。 
所述多个框体为不透光框体。所述多个不透光框体为白色框体。 
因此，本发明的发光二极管结构于发光时，形成连续的发光区域，而无暗带(dark band)及光衰减(decay)的情况发生。并且，本发明通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。再者，由于本发明的发光二极管芯片封装结构于直立的情况下，即可产生侧向发光的效果。因此，本发明不仅可产生侧向投光的功能，更能顾到应用于薄型壳体内的散热效果。 
为了能更进一步了解本发明为达成预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点可由此得到深入且具体的了解，然而附图仅提供参考与说明用，并非用来对本发明加以限制。 
附图说明
图1为公知发光二极管的第一种封装方法的流程图； 
图2为公知发光二极管的第二种封装方法的流程图； 
图3为公知发光二极管应用于侧向发光的示意图； 
图4为本发明封装方法的第一实施例的流程图； 
图4a至第图4f分别为本发明封装结构的第一实施例的封装流程立体示意图； 
图4A至图4F分别为本发明封装结构的第一实施例的封装流程剖面示意图； 
图5为本发明发光二极管芯片通过倒装芯片(flip-chip)的方式达成电性连 接的示意图； 
图6为本发明图4C未灌入封装胶体前的示意图； 
图7为本发明封装方法的第二实施例的流程图； 
图7a至图7b分别为本发明封装结构的第二实施例的部分封装流程立体示意图； 
图7A至图7B分别为本发明封装结构的第二实施例的部分封装流程剖面示意图； 
图8a为本发明封装结构的第三实施例的部分封装流程立体示意图； 
图8A为本发明封装结构的第三实施例的部分封装流程剖面示意图；以及 
图9为本发明发光二极管芯片的封装结构应用于侧向发光的示意图。 
并且，上述附图中的各附图标记说明如下： 
[公知] 
D    发光二极管芯片 
M    导光板 
S1   基座 
La   长度 
[本发明] 
1      基板单元 
10     基板本体 
10A    金属层 
10B    电木层 
11     正极导电轨迹 
12     负极导电轨迹 
1’    基板单元 
11’   正极导电轨迹 
12’   负极导电轨迹 
2      纵向发光二极管芯片排 
20     发光二极管芯片 
201    正极端 
202    负极端 
20’       发光二极管芯片 
201’      正极端 
202’      负极端 
3          条状封装胶体 
30         封装胶体 
300        半封装胶体 
30S        胶体弧面 
300S       半胶体弧面 
301S       粗糙胶体出光面 
3’        条状封装胶体 
30S’      模具弧面 
4          框架单元 
40         框架层 
4’        条状框架层 
40’       框体 
W          导线 
B          锡球 
M1         第一模具单元 
M11        第一上模具 
M110       第一通道 
M12        第一下模具 
G          凹槽 
G10        模具弧面 
M2         第二模具单元 
M21        第二上模具 
M210       第二通道 
M22        第二下模具 
M3         第三模具单元 
M31        第三上模具 
M310       第三通道 
M32         第三下模具 
M4          第四模具单元 
M41         第四上模具 
M410        第四通道 
M42         第四下模具 
L1          光棒 
L2          光棒 
D           发光二极管芯片 
M           导光板 
S2          基座 
Lb          长度 
具体实施方式
请参阅图4、图4a至图4f、及图4A至图4F所示。图4为本发明封装方法的第一实施例的流程图，图4a至图4d分别为本发明封装结构的第一实施例的封装流程示意图，图4A至图4D分别为本发明封装结构的第一实施例的封装流程剖面示意图。由图4的流程图可知，本发明的第一实施例提供一种具有粗糙发光面的发光二极管芯片封装结构的封装方法，其包括下列步骤： 
首先，请结合图4、图4a及图4A所示，提供基板单元(substrate unit)1，其具有基板本体(substrate body)10、及分别形成于该基板本体10上的多个正极导电轨迹(positive electrode trace)11与多个负极导电轨迹(negative electrodetrace)12(S100)。其中，该基板本体10包括金属层(metal layer)10A及形成在该金属层10A上的电木层(bakelite layer)10B(如图4a及图4A所示)。再者，依不同的设计需求，该基板本体10可为印刷电路板(PCB)、软基板(flexiblesubstrate)、铝基板(aluminum substrate)、陶瓷基板(ceramic substrate)、或铜基板(copper substrate)。此外，该正、负极导电轨迹11、12可采用铝线路(aluminumcircuit)或银线路(silver circuit)，并且该正、负极导电轨迹11、12的布局(layout)可随着不同的需要而有所改变。 
接着，请结合图4、图4b及图4B所示，通过矩阵(matrix)的方式，分别 设置多个发光二极管芯片(LED chip)20于该基板本体10上，以形成多排纵向发光二极管芯片排(longitudinal LED chip row)2，其中每一个发光二极管芯片20具有分别电性连接于该基板单元的正、负极导电轨迹11、12的正极端(positive electrode side)201与负极端(negative electrode side)202(S102)。 
此外，以本发明的第一实施例而言，每一个发光二极管芯片20的正、负极端201、202通过两相对应的导线W并以打线(wire-bounding)的方式，以与该基板单元1的正、负极导电轨迹11、12产生电性连接。再者，每一排纵向发光二极管芯片排(longitudinal LED chip row)2以直线的排列方式设置于该基板单元1的基板本体10上，并且每一个发光二极管芯片20可为蓝色发光二极管芯片(blue LED)。 
当然，上述所述多个发光二极管芯片20的电性连接方式非用以限定本发明，例如，请参阅图5所示(本发明发光二极管芯片通过倒装芯片的方式达成电性连接的示意图)，每一个发光二极管芯片20′的正、负极端201′、202′通过多个相对应的锡球B并以倒装芯片(flip-chip)的方式，以与该基板单元1′的正、负极导电轨迹11′、12′产生电性连接。另外，依据不同的设计需求，所述多个发光二极管芯片(图未示)的正、负极端可以串联(parallel)、并联(serial)、或串联加并联(parallel/serial)的方式，以与该基板单元(图未示)的正、负极导电轨迹产生电性连接。 
然后，请结合图4、图4c及图4C所示，通过第一模具单元(first moldunit)M1，将多个条状封装胶体(stripped package colloid)3纵向地(longitudinally)分别覆盖在每一排纵向发光二极管芯片排(longitudinal LED chip row)2上，其中每一个条状封装胶体3的上表面具有多个相对应所述多个发光二极管芯片20的胶体弧面(colloid cambered surface)30S(S104)。 
请参阅图6所示，该第一模具单元M1由第一上模具(first uppermold)M11及用于承载该基板本体10的第一下模具(first lower mold)M12所组成，并且该第一上模具M11具有多条相对应所述多个纵向发光二极管芯片排(longitudinal LED chip row)2的第一通道(first channel)M110。其中每一个第一通道M110具有多个凹槽(concave groove)G，而每一个凹槽G的上表面具有一个相对应该胶体弧面(colloid cambered surface)30S的模具弧面(moldcambered surface)G10。 
此外，所述多个第一通道M110的尺寸与所述多个条状封装胶体(strippedpackage colloid)3的尺寸相同。再者，每一个条状封装胶体(stripped packagecolloid)3可依据不同的使用需求，而选择为：由硅胶(silicon)与荧光粉(fluorescent powder)所混合形成的荧光胶体(fluorescent resin)、或由环氧树脂(epoxy)与荧光粉(fluorescent powder)所混合形成的荧光胶体(fluorescentresin)。 
紧接着，请结合图4、图4d及图4D所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割所述多个条状封装胶体(strippedpackage colloid)3，以形成多个彼此分开地覆盖于每一个发光二极管芯片20上的封装胶体(package colloid)30，其中每一个封装胶体30的上表面为该胶体弧面(colloid cambered surface)30S(S106)。 
然后，请结合图4、图4e及图4E所示，通过第二模具单元(second moldunit)M2，将框架单元(frame unit)4覆盖于该基板本体10及所述多个封装胶体30上并且填充于所述多个封装胶体30之间(S108)。其中，该第二模具单元M2由第二上模具(second upper mold)M21及用于承载该基板本体10的第二下模具(second lower mold)M22所组成，并且该第二上模具M21具有一条相对应该框架单元4的第二通道(second channel)M210，此外该第二通道M210的高度与所述多个封装胶体(package colloid)30的高度相同，而该第二通道M210的宽度与该框架单元4的宽度相同。 
最后，请再参阅图4e，并结合图4、图4f及图4F所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割该框架单元4、所述多个封装胶体30、及该基板本体10，以形成多条光棒(light bar)L1，并且每一个封装胶体30被对切成两个半封装胶体(halfpackage colloid)300，每一个半封装胶体300具有半胶体弧面(halfcolloid cambered surface)300S及形成于该半胶体弧面300S前端的粗糙胶体出光面(rough colloid light-exitingsurface)301S，该框架单元4被切割成多个只让每一条光棒L1上的所有半封装胶体300的所述多个粗糙胶体出光面(rough colloid light-exitingsurface)301S露出的框架层40(S110)。其中，所述多个框架层40可为不透光框架层(opaque frame layer)，例如白色框架层(white frame layer)。 
请参阅图7、图7a至图7b、及图7A至图7B所示。图7为本发明封装 方法的第二实施例的流程图，图7a至图7b分别为本发明封装结构的第二实施例的部分封装流程示意图，图7A至图7B分别为本发明封装结构的第二实施例的部分封装流程剖面示意图。由图7的流程图可知，第二实施例的步骤S200至S206分别与第一实施例的步骤S100至S106相同。也就是，步骤S200等同于第一实施例的图4a及图4A的示意图说明；步骤S202等同于第一实施例的图4b及图4B的示意图说明；步骤S204等同于第一实施例的图4c及图4C的示意图说明；步骤S206等同于第一实施例的图4d及图4D的示意图说明。 
再者，于步骤S206之后，本发明的第二实施例还进一步包括：首先，请参阅图7、图7a及图7A所示，通过第三模具单元(third mold unit)M3，将多条条状框架层(stripped frame layer)4′覆盖于该基板本体10及所述多个封装胶体30上并且纵向地(longitudinally)填充于每两个封装胶体30之间(S208)。 
其中，该第三模具单元M3由第三上模具(third upper mold)M31及用于承载该基板本体10的第三下模具(third lower mold)M32所组成，并且该第三上模具M31具有多条相对应所述多个纵向发光二极管芯片排(longitudinalLED chip row)2的第三通道(third channel)M310，并且该第三通道M310的高度与所述多个封装胶体(package colloid)30的高度相同，而该第三通道M310的宽度大于每一个封装胶体30的宽度。 
最后，请再参阅图7a，并结合图7、图7b及图7B所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割所述多个条状框架层(stripped frame layer)4′、所述多个封装胶体30、及该基板本体10，以形成多条光棒(light bar)L2，并且每一个封装胶体30被对切成两个半封装胶体(halfpackage colloid)300，每一个半封装胶体300具有半胶体弧面(half colloidcambered surface)300S及形成于该半胶体弧面300S前端的粗糙胶体出光面(rough colloid light-exiting surface)301S，所述多个条状框架层(stripped framelayer)4′被切割成多个只让每一个半封装胶体300的粗糙胶体出光面(roughcolloid light-exiting surface)301S露出的框体(frame body)40′(S210)。其中，所述多个框体40′可为不透光框体(opaque frame body)，例如白色框体(whiteframe body)。 
请参阅图8a及图8A所示。图8a为本发明封装结构的第三实施例的部 分封装流程示意图，图8A为本发明封装结构的第三实施例的部分封装流程剖面示意图。由图8的流程图可知，第三实施例与第一、第二实施例的差异在于：第一实施例的步骤S104与第二实施例的步骤S204于第三实施例中均更改为“沿着每两个横向(transverse)发光二极管芯片20之间，纵向地(longitudinally)切割所述多个条状封装胶体(stripped package colloid)3′”。 
再者，第四模具单元M4由第四上模具(fourth upper mold)M41及用于承载该基板本体10的第四下模具(fourth lower mold)M42所组成。此外，该第四模具单元M4与该第一模具单元M1最大的不同在于：每一个第四通道M410的上表面及前表面分别具有模具弧面(mold cambered surface)30S′。所以，多个条状封装胶体(stripped package colloid)3′横向地(transversely)分别覆盖在纵向的(longitudinal)发光二极管芯片2上。 
请参阅图9所示，其为本发明发光二极管芯片的封装结构应用于侧向发光的示意图。由图中可知，当本发明的发光二极管芯片D应用于侧向发光时(例如，使用于笔记本电脑屏幕的导光板M的侧向光源)，该发光二极管芯片D的基座S2的长度Lb可依散热的需要而加长(不像公知一样受导光板M厚度的限制)。换言之，由于该基座S2的长度Lb可依散热的需要而加长，因此本发明的发光二极管芯片D将可得到有效的散热效果，进而可避免发光二极管芯片D因过热而烧坏的情形。 
综上所述，本发明的发光二极管结构于发光时，形成连续的发光区域，而无暗带(dark band)及光衰减(decay)的情况发生，并且本发明通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。再者，由于本发明的发光二极管芯片封装结构于直立的情况下，即可产生侧向发光的效果。因此，本发明不仅可产生侧向投光的功能，更能顾到应用于薄型壳体内的散热效果。 
但是以上所述仅为本发明最佳之一的具体实施例的详细说明与附图，本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以下述的权利要求为准，凡合于本发明权利要求的精神与其类似变化的实施例均应包含于本发明的范畴中，任何本领域技术人员在本发明的领域内，可轻易思及的变化或修饰均可涵盖在以下本发明的权利要求中。 

Claims (38)

1.一种具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于，包括下列步骤：
提供基板单元，其具有基板本体、及分别形成于该基板本体上的正极导电轨迹与负极导电轨迹；
通过矩阵的方式，分别设置多个发光二极管芯片于该基板本体上，以形成多排纵向发光二极管芯片排，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的正极端与负极端；
通过第一模具单元，将多个条状封装胶体纵向地分别覆盖在每一排纵向发光二极管芯片排上，其中每一个条状封装胶体的上表面具有多个相对应所述多个发光二极管芯片的胶体弧面；
沿着每两个纵向发光二极管芯片之间，横向地切割所述多个条状封装胶体，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面为该胶体弧面；
通过第二模具单元，将框架单元覆盖于该基板本体及所述多个封装胶体上并且填充于所述多个封装胶体之间；以及
沿着每两个纵向发光二极管芯片之间，横向地切割该框架单元、所述多个封装胶体、及该基板本体，以形成多条光棒，并且每一个封装胶体被对切成两个半封装胶体，每一个半封装胶体具有半胶体弧面及形成于该半胶体弧面前端的粗糙胶体出光面，该框架单元被切割成多个只让每一条光棒上的所有半封装胶体的所述多个粗糙胶体出光面露出的框架层。
2.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该基板本体包括金属层及形成在该金属层上的电木层，并且该正、负极导电轨迹为铝线路或银线路。
3.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电轨迹产生电性连接。
4.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装芯片的方式，以与该基板单元的正、负极导电轨迹产生电性连接。
5.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一排纵向发光二极管芯片排以直线的排列方式设置于该基板单元的基板本体上。
6.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道具有多个凹槽，而每一个凹槽的上表面及前表面分别具有一个相对应该胶体弧面的模具弧面，此外所述多个第一通道的尺寸与所述多个条状封装胶体)的尺寸相同。
7.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道的上表面具有模具弧面，此外所述多个第一通道的高度及宽度与所述多个条状封装胶体的高度及宽度相同。
8.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由硅胶与荧光粉所混合形成的荧光胶体。
9.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由环氧树脂与荧光粉所混合形成的荧光胶体。
10.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第二模具单元由第二上模具及用于承载该基板本体的第二下模具所组成，并且该第二上模具具有一条相对应该框架单元的第二通道，此外该第二通道的高度与所述多个封装胶体的高度相同，而该第二通道的宽度与该框架层的宽度相同。
11.如权利要求1所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该框架层为不透光框架层。
12.如权利要求11所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该不透光框架层为白色框架层。
13.一种具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于，包括下列步骤：
提供基板单元，其具有基板本体、及分别形成于该基板本体上的正极导电轨迹与负极导电轨迹；
通过矩阵的方式，分别设置多个发光二极管芯片于该基板本体上，以形成多排纵向发光二极管芯片排，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的正极端与负极端；
通过第一模具单元，将多个条状封装胶体纵向地分别覆盖在每一排纵向发光二极管芯片排上，其中每一个条状封装胶体的上表面具有多个相对应所述多个发光二极管芯片的胶体弧面；
沿着每两个纵向发光二极管芯片之间，横向地切割所述多个条状封装胶体，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面为该胶体弧面；
通过第三模具单元，将多条条状框架层覆盖于该基板本体及所述多个封装胶体上并且纵向地填充于每两个封装胶体之间；以及
沿着每两个纵向发光二极管芯片之间，横向地切割所述多个条状框架层、所述多个封装胶体、及该基板本体，以形成多条光棒，并且每一个封装胶体被对切成两个半封装胶体，每一个半封装胶体具有半胶体弧面及形成于该半胶体弧面前端的粗糙胶体出光面，所述多个条状框架层被切割成多个只让每一个半封装胶体的粗糙胶体出光面露出的框体。
14.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该基板本体包括金属层及形成在该金属层上的电木层，并且该正、负极导电轨迹为铝线路或银线路。
15.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电轨迹产生电性连接。
16.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装芯片的方式，以与该基板单元的正、负极导电轨迹产生电性连接。
17.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一排纵向发光二极管芯片排以直线的排列方式设置于该基板单元的基板本体上。
18.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道具有多个凹槽，而每一个凹槽的上表面及前表面分别具有一个相对应该胶体弧面的模具弧面，此外所述多个第一通道的尺寸与所述多个条状封装胶体的尺寸相同。
19.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第一模具单元由第一上模具及用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应所述多个纵向发光二极管芯片排的第一通道，其中每一个第一通道的上表面具有模具弧面，此外所述多个第一通道的高度及宽度与所述多个条状封装胶体的高度及宽度相同。
20.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由硅胶与荧光粉所混合形成的荧光胶体。
21.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：每一个条状封装胶体为由环氧树脂与荧光粉所混合形成的荧光胶体。
22.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：该第三模具单元由第三上模具及用于承载该基板本体的第三下模具所组成，并且该第三上模具具有多条相对应所述多个纵向发光二极管芯片排的第三通道，并且该第三通道的高度与所述多个封装胶体的高度相同，而该第三通道的宽度大于每一个封装胶体的宽度。
23.如权利要求13所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：所述多个框体为不透光框体。
24.如权利要求23所述的具有粗糙发光面的发光二极管芯片封装结构的封装方法，其特征在于：所述多个不透光框体为白色框体。
25.一种具有粗糙发光面的发光二极管芯片封装结构，其特征在于，包括：
基板单元，其具有基板本体、及分别形成于该基板本体上的正极导电轨迹与负极导电轨迹；
发光单元，其具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的正极端与负极端；以及
封装胶体单元，其具有多个分别覆盖于所述多个发光二极管芯片上的半封装胶体，其中每一个半封装胶体的上表面及前表面分别具有半胶体弧面及粗糙胶体出光面。
26.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：该基板本体包括金属层及形成在该金属层上的电木层，并且该正、负极导电轨迹为铝线路或银线路。
27.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该正、负极导电轨迹产生电性连接。
28.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装芯片的方式，以与该正、负极导电轨迹产生电性连接。
29.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：所述多个发光二极管芯片以直线的排列方式设置于该基板单元的基板本体上。
30.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：所述多个发光二极管芯片以多条直线的排列方式设置于该基板单元的基板本体上。
31.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个封装胶体为由硅胶与荧光粉所混合形成的荧光胶体。
32.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：每一个封装胶体为由环氧树脂与荧光粉所混合形成的荧光胶体。
33.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于，还进一步包括：框架单元，其为一层覆盖于该基板本体上并包覆每一个封装胶体而只露出所述多个粗糙胶体出光面的框架层。
34.如权利要求33所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：该框架层为不透光框架层。
35.如权利要求34所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：该不透光框架层为白色框架层。
36.如权利要求25所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于，还进一步包括：框架单元，其具有多个分别覆盖所述多个封装胶体而只露出每一个封装胶体的粗糙胶体出光面的框体，其中所述多个框体彼此分离地设置于该基板本体上。
37.如权利要求36所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：所述多个框体为不透光框体。
38.如权利要求37所述的具有粗糙发光面的发光二极管芯片封装结构，其特征在于：所述多个不透光框体为白色框体。
CN2008100087599A 2008-01-23 2008-01-23 具有粗糙发光面的发光二极管芯片封装结构及其封装方法 Active CN101494173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100087599A CN101494173B (zh) 2008-01-23 2008-01-23 具有粗糙发光面的发光二极管芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100087599A CN101494173B (zh) 2008-01-23 2008-01-23 具有粗糙发光面的发光二极管芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN101494173A CN101494173A (zh) 2009-07-29
CN101494173B true CN101494173B (zh) 2011-04-13

Family

ID=40924692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100087599A Active CN101494173B (zh) 2008-01-23 2008-01-23 具有粗糙发光面的发光二极管芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN101494173B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414356A (zh) * 2013-08-16 2013-11-27 张晓民 共单极悬浮式整流模块
CN106601134B (zh) * 2016-10-26 2022-07-12 上海得倍电子技术有限公司 显示屏模块结构及显示屏模块的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577903A (zh) * 2003-07-25 2005-02-09 Seoul半导体株式会社 芯片发光二极管及其制造方法
JP2006295084A (ja) * 2005-04-14 2006-10-26 Citizen Electronics Co Ltd 発光ダイオードのパッケージ構造
CN1855481A (zh) * 2005-04-21 2006-11-01 C.R.F.阿西安尼顾问公司 透明led显示器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577903A (zh) * 2003-07-25 2005-02-09 Seoul半导体株式会社 芯片发光二极管及其制造方法
JP2006295084A (ja) * 2005-04-14 2006-10-26 Citizen Electronics Co Ltd 発光ダイオードのパッケージ構造
CN1855481A (zh) * 2005-04-21 2006-11-01 C.R.F.阿西安尼顾问公司 透明led显示器及其制造方法

Also Published As

Publication number Publication date
CN101494173A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
US9564567B2 (en) Light emitting device package and method of fabricating the same
CN100563002C (zh) 发光二极管芯片的封装结构及其方法
CN202791559U (zh) 一种led灯条及包括该led灯条的直下式背光模块
CN101355126B (zh) 侧面发光型发光二极管封装体及其制造方法
US7923745B2 (en) LED chip package structure with high-efficiency light-emitting effect and method of packaging the same
US20090224266A1 (en) LED chip package structure applied to a backlight module and method for making the same
US20110189803A1 (en) Led chip package structure in order to prevent the light-emitting efficiency of fluorescent powder from decreasing due to high temperature and method for making the same
US8017969B2 (en) LED chip package structure with high-efficiency light emission by rough surfaces and method of making the same
JP3138755U (ja) 高効率発光効果を有する発光ダイオードチップの封止構造。
CN101562174B (zh) 用于背光模块的发光二极管芯片封装结构及其制作方法
CN201226357Y (zh) 用于背光模块的发光二极管芯片封装结构
CN101562139B (zh) 避免降低发光效率的发光芯片封装结构及其制作方法
CN101494173B (zh) 具有粗糙发光面的发光二极管芯片封装结构及其封装方法
US20070252167A1 (en) Surface mounting optoelectronic device
CN101477954B (zh) 具高效率侧向发光效果的发光二极管芯片封装方法及结构
CN100585820C (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN201226356Y (zh) 避免因高温而降低荧光粉发光效率的发光二极管封装结构
CN201091031Y (zh) 具有高效率侧向发光效果的发光二极管芯片封装结构
CN201185188Y (zh) 透过粗糙面以产生侧向发光的发光二极管芯片封装结构
CN101315900B (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN201122599Y (zh) 具有高效率发光效果的发光二极管芯片封装结构
CN211957678U (zh) Led灯珠、led模组及led显示屏
CN108538997A (zh) 表面贴装型支架和多芯片光电器件
CN201222498Y (zh) 具有高效率侧向发光效果的发光二极管芯片的封装结构
CN201213135Y (zh) 具有高效率散热基板的发光二极管芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant