CN101315900B - 具高效率发光效果的发光二极管封装方法及其封装结构 - Google Patents
具高效率发光效果的发光二极管封装方法及其封装结构 Download PDFInfo
- Publication number
- CN101315900B CN101315900B CN2007101064975A CN200710106497A CN101315900B CN 101315900 B CN101315900 B CN 101315900B CN 2007101064975 A CN2007101064975 A CN 2007101064975A CN 200710106497 A CN200710106497 A CN 200710106497A CN 101315900 B CN101315900 B CN 101315900B
- Authority
- CN
- China
- Prior art keywords
- light
- colloid
- packing
- unit
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000004806 packaging method and process Methods 0.000 title abstract 7
- 238000001816 cooling Methods 0.000 title 1
- 239000000084 colloidal system Substances 0.000 claims abstract description 206
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 230000000694 effects Effects 0.000 claims abstract description 56
- 238000012856 packing Methods 0.000 claims description 119
- 230000003287 optical effect Effects 0.000 claims description 21
- 238000004020 luminiscence type Methods 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000000741 silica gel Substances 0.000 claims description 3
- 229910002027 silica gel Inorganic materials 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 description 24
- 238000010276 construction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 230000002950 deficient Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
一种具高效率发光效果的发光二极管封装结构，其包括：一基板单元、一发光单元、及一封装胶体单元。其中，该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。该发光单元具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。该封装胶体单元具有多个分别覆盖于这些发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且每一条条状封装胶体具有多个设置于这些相对应胶体弧面前端且从这些相对应胶体弧面向下延伸的胶体前端面，其中上述纵向与矩阵的横向相互垂直。
Description
技术领域
本发明涉及一种发光二极管的封装方法及其封装结构，尤其涉及一种具高效率发光效果(high-efficiency lateral light-emitting effect)的发光二极管的封装方法及其封装结构。
背景技术
请参阅图1所示，为已知的发光二极管的第一种封装方法的流程图。由流程图中可知，已知发光二极管的第一种封装方法，其步骤包括：首先，提供多个封装完成的发光二极管(packaged LED)(S800)；接着，提供一条状基板本体(stripped substrate body)，其上具有一正极导电轨迹(positive electrode trace)与一负极导电轨迹(negativeelectrode trace)(S802)；最后，依序将每一个封装完成的发光二极管(packaged LED)设置在该条状基板本体上，并将每一个封装完成的发光二极管(packaged LED)的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹(S804)。
请参阅图2所示，为已知的发光二极管的第二种封装方法的流程图。由流程图中可知，已知发光二极管的第二种封装方法，其步骤包括：首先，提供一条状基板本体(stripped substrate body)，其上具有一正极导电轨迹(positive electrode trace)与一负极导电轨迹(negativeelectrode trace)(S900)；接着，依序将多个发光二极管芯片(LED chip)设置于该条状基板本体上，并且将每一个发光二极管芯片的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹(S902)；最后，将一条状封装胶体(stripped package colloid)覆盖于该条状基板本体及这些发光二极管芯片上，以形成一带有条状发光区域(strippedlight-emitting area)的光棒(light bar)(S904)。
然而，关于上述已知发光二极管的第一种封装方法，由于每一颗封装完成的发光二极管(packaged LED)必须先从一整块发光二极管封装切割下来，然后再以表面粘着技术(SMT)制程，将每一颗封装完成的发光二极管(packaged LED)设置于该条状基板本体上，因此无法有效缩短其制程时间，再者，发光时，这些封装完成的发光二极管(packaged LED)之间会有暗带(dark band)现象存在，对于使用者视线仍然产生不佳效果。
另外，关于上述已知发光二极管的第二种封装方法，由于所完成的光棒带有条状发光区域，因此第二种封装方法将不会产生暗带(darkband)的问题。然而，因为该条状封装胶体(stripped package colloid)被激发的区域不均，因而使得光棒的光效率不佳(亦即，靠近发光二极管芯片的封装胶体区域会产生较强的激发光源，而远离发光二极管芯片的封装胶体区域则产生较弱的激发光源)。
请参阅图3所示，为已知的发光二极管应用于侧向发光的示意图。由图中可知，当已知的发光二极管芯片D应用于侧向发光时(例如：使用于笔记本电脑屏幕的导光板M的侧向光源)，由于笔记本电脑屏幕的导光板M非常薄的关系，该发光二极管芯片D的基座S1的长度l1则必须相对的缩短。换言之，由于该基座S1的长度l1太短的关系，已知的发光二极管芯片D将无法得到有效的散热效果，进而产生发光二极管芯片D因过热而烧坏的情形。
由上可知，目前已知的发光二极管的封装方法及封装结构，显然具有不便与缺陷存在，而待加以改善。
因此，本发明有感上述缺陷的可改善，且依据多年来从事此方面的相关经验，而提出一种设计合理且有效改善上述缺陷的发明。
发明内容
本发明所要解决的技术问题，在于提供一种具高效率发光效果(high-efficiency lateral light-emitting effect)的发光二极管的封装方法及其封装结构。本发明的发光二极管结构于发光时，形成一连续的发光区域，而无暗带(dark band)及光衰减(decay)的情况发生，并且本发明通过芯片直接封装(Chip On Board，COB)制程并利用压模(diemold)的方式，以使得本发明可有效地缩短其制程时间，而能进行大量生产。再者，本发明的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描仪光源等应用，皆为本发明所应用的范围与产品。
另外，本发明的封装胶体通过特殊模具的压模过程，以使得本发明的发光二极管芯片封装结构于直立的情况下，即可产生侧向发光的效果，因此本发明不会有散热不足的情况发生。换言之，本发明不仅可产生侧向投光的功能，更能顾及到应用于薄型壳体内的散热效果。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具高效率发光效果(high-efficiency lateral light-emitting effect)的发光二极管的封装方法，其包括下列步骤：首先，提供一基板单元(substrateunit)，其具有一基板本体(substrate body)、及分别形成于该基板本体上的一正极导电轨迹(positive electrode trace)与一负极导电轨迹(negative electrode trace)。
接着，通过矩阵(matrix)的方式，分别设置多个发光二极管芯片(LED chip)于该基板本体上，以形成多排纵向发光二极管芯片排(longitudinal LED chip row)，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端(positive electrodeside)与一负极端(negative electrode side)。
然后，通过一第一模具单元(first mold unit)，将多条条状封装胶体(stripped package colloid)纵向地(longitudinally)分别覆盖在每一排纵向发光二极管芯片排(longitudinal LED chip row)上，其中每一条条状封装胶体的上表面具有多个相对应这些发光二极管芯片的胶体弧面(colloid cambered surface)，并且每一条条状封装胶体具有多个设置于这些相对应胶体弧面前端且从这些相对应胶体弧面向下延伸的胶体前端面，其中上述纵向与矩阵的横向相互垂直。
最后，本发明具有二种后续的实施形态：
第一种形态：首先，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割这些条状封装胶体(stripped package colloid)，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体(package colloid)，其中每一个封装胶体的上表面为该胶体弧面(colloid cambered surface)，并且每一个封装胶体具有一形成于该胶体弧面前端的胶体出光面(colloid light-exiting surface)；接着，通过一第二模具单元(second mold unit)，将一框架单元(frame unit)覆盖于该基板本体及这些封装胶体上并且填充于这些封装胶体之间；最后，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割该框架单元及该基板本体，以形成多条光棒(light bar)，并且使得该框架单元被切割成多个只让每一条光棒上的所有封装胶体的这些胶体出光面(colloid light-exiting surface)露出的框架层。
第二种形态：首先，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割这些条状封装胶体(stripped package colloid)，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体(package colloid)，其中每一个封装胶体的上表面为该胶体弧面(colloid cambered surface)，并且每一个封装胶体具有一形成于该胶体弧面前端的胶体出光面(colloid light-exiting surface)；接着，通过一第三模具单元(third mold unit)，将多条条状框架层(stripped framelayer)覆盖于该基板本体及这些封装胶体上，并且纵向地(longitudinally)填充于每一个封装胶体之间；最后，沿着每两个纵向发光二极管芯片之间，横向地(transversely)切割这些条状框架层(stripped frame layer)及该基板本体，以形成多条光棒(light bar)，并且使得这些条状框架层(stripped frame layer)被切割成多个只让每一个封装胶体的胶体出光面(colloid light-exiting surface)露出的框体(frame body)。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具高效率发光效果的发光二极管封装结构，其包括：一基板单元、一发光单元、一封装胶体单元、及一框架单元。
其中，该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。该发光单元具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。该封装胶体单元具有多个分别覆盖于这些发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面；以及一框架单元，其为一层覆盖于该基板本体上并包覆每一个封装胶体而只露出这些胶体出光面的框架层。
另外，本发明的发光二极管芯片封装结构，可更进一步包括下例两种结构：
第一种：一框架单元，为一层覆盖于该基板本体上并包覆每一个封装胶体而只露出这些胶体出光面的框架层。
第二种：一框架单元，具有多个分别覆盖这些封装胶体而只露出每一个封装胶体的胶体出光面的框体，其中这些框体彼此分离地设置于该基板本体上。
因此，本发明的发光二极管结构于发光时，形成一连续的发光区域，而无暗带及光衰减的情况发生。并且，本发明通过芯片直接封装制程并利用压模的方式，以使得本发明可有效地缩短其制程时间，而能进行大量生产。再者，由于本发明的发光二极管芯片封装结构于直立的情况下，即可产生侧向发光的效果。因此，本发明不仅可产生侧向投光的功能，更能顾及到应用于薄型壳体内的散热效果。
为了能更进一步了解本发明为达成预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而所示附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为已知发光二极管的第一种封装方法的流程图；
图2为已知发光二极管的第二种封装方法的流程图；
图3为已知发光二极管应用于侧向发光的示意图；
图4为本发明封装方法的第一实施例的流程图；
图4a至图4f分别为本发明封装结构的第一实施例的封装流程立体示意图；
图4A至图4F分别为本发明封装结构的第一实施例的封装流程剖面示意图；
图5为本发明发光二极管芯片通过倒装(flip-chip)的方式达成电性连接的示意图；
图6为本发明图4C未灌入封装胶体前的示意图；
图7为本发明封装方法的第二实施例的流程图；
图7a至图7b分别为本发明封装结构的第二实施例的部分封装流程立体示意图；
图7A至图7B分别为本发明封装结构的第二实施例的部分封装流程剖面示意图；
图8a为本发明封装结构的第三实施例的部分封装流程立体示意图；
图8A为本发明封装结构的第三实施例的部分封装流程剖面示意图；
图9为本发明发光二极管的封装结构应用于侧向发光的示意图。
图中符号说明
已知技术标号：
发光二极管 D
导光板 M
基座 S1
长度 l1
本发明标号：
基板单元 1 基板本体 10
正极导电轨迹 11
负极导电轨迹 12
基板单元 1′ 正极导电轨迹 11′
负极导电轨迹 12′
纵向发光二极管芯片排2 发光二极管芯片 20
正极端 201
负极端 202
发光二极管芯片20′
正极端 201′
负极端 202′
条状封装胶体 3 封装胶体 30
胶体弧面 300
胶体前端面 301
胶体出光面 302
条条状封装胶体3′ 模具弧面 300′
模具出光面 302′
框架单元 4 框架层 40
条状框架层 4′ 框体 40′
导线 W
锡球 B
第一模具单元 M1 第一上模具 M11
第一通道 M110
第一下模具 M12
凹槽 G
模具弧面 G100
模具前端面 G101
第二模具单元 M2 第二上模具 M21
第二通道 M210
第二下模具 M22
第三模具单元 M3 第三上模具 M31
第三通道 M310
第三下模具 M32
第三模具单元 M4 第三上模具 M41
第三通道 M410
第三下模具 M42
光棒 L1
光棒 L2
发光二极管 D
导光板 M
基座 S2
长度 l2
具体实施方式
请参阅图4、图4a至图4d、及图1A至图4D所示。图4为本发明封装方法的第一实施例的流程图，图4a至图4d分别为本发明封装结构的第一实施例的封装流程示意图，图4A至图4D分别为本发明封装结构的第一实施例的封装流程剖面示意图。由图4的流程图可知，本发明的第一实施例提供一种具高效率发光效果(high-efficiencylateral light-emitting effect)的发光二极管的封装方法，其包括下列步骤：
首先，请配合图4a及图4A所示，提供一基板单元(substrate unit)1，其具有一基板本体(substrate body)10、及分别形成于该基板本体10上的多个正极导电轨迹(positive electrode trace)11与多个负极导电轨迹(negative electrode trace)12(S100)。其中，依不同的设计需求，该基板单元10可为一印刷电路板(PCB)、一软基板(flexible substrate)、一铝基板(aluminum substrate)、一陶瓷基板(ceramic substrate)、或一铜基板(copper substrate)。此外，该正、负极导电轨迹11、12可采用铝线路(aluminum circuit)或银线路(silver circuit)，并且该正、负极导电轨迹11、12的布局(layout)可随着不同的需要而有所改变。
接着，请配合图4b图及图4B所示，通过矩阵(matrix)的方式，分别设置多个发光二极管芯片(LED chip)20于该基板本体10上，以形成多排纵向发光二极管芯片排(longitudinal LED chip row)2，其中每一个发光二极管芯片20具有分别电性连接于该基板单元的正、负极导电轨迹11、12的一正极端(positive electrode side)201与一负极端(negative electrode side)202(S102)。
此外，以本发明的第一实施例而言，每一个发光二极管芯片20的正、负极端201、202通过两相对应的导线W并以打线(wire-bounding)的方式，以与该基板单元1的正、负极导电轨迹11、12产生电性连接。再者，每一排纵向发光二极管芯片排(longitudinalLED chip row)2以一直线的排列方式设置于该基板单元1的基板本体10上，并且每一个发光二极管芯片20可为一蓝色发光二极管芯片(blue LED)。
当然，上述这些发光二极管芯片20的电性连接方式并非用以限定本发明，例如：请参阅图5所示(本发明发光二极管芯片通过倒装的方式达成电性连接的示意图)，每一个发光二极管芯片20′的正、负极端201′、202′通过多个相对应的锡球B并以倒装(flip-chip)的方式，以与该基板单元1′的正、负极导电轨迹11′、12′产生电性连接。另外，依据不同的设计需求，这些发光二极管芯片(图未示)的正、负极端可以串联(parallel)、并联(serial)、或串联加并联(parallel/serial)的方式，以与该基板单元(图未示)的正、负极导电轨迹产生电性连接。
然后，请配合图4c、图4C及图6所示，通过一第一模具单元(firstmold unit)M1，将多条条状封装胶体(stripped package colloid)3纵向地(longitudinally)分别覆盖在每一排纵向发光二极管芯片排(longitudinal LED chip row)2上，其中每一条条状封装胶体3的上表面具有多个相对应这些发光二极管芯片20的胶体弧面(colloidcambered surface)300，并且每一条条状封装胶体3具有多个设置于这些相对应胶体弧面(colloid cambered surface)300前端的胶体前端面(colloid lateral surface)301(S104)。
其中，该第一模具单元M 1由一第一上模具(first upper mold)M11及一用于承载该基板本体10的第一下模具(first lower mold)M12所组成，并且该第一上模具M11具有多条相对应这些纵向发光二极管芯片排(longitudinal LED chip row)2的第一通道(first channel)M110。其中每一个第一通道M110具有多个凹槽(concavegroove)G，而每一个凹槽G的上表面及前表面分别具有一个相对应该胶体弧面(colloid cambered surface)300的模具弧面(mold camberedsurface)G100及一个相对应该胶体前端面(colloid lateral surface)301的模具前端面(mold lateral surface)G101。
此外，这些第一通道M110的尺寸与这些条状封装胶体(strippedpackage colloid)3的尺寸相同。再者，每一条条状封装胶体(strippedpackage colloid)3可依据不同的使用需求，而选择为：由一硅胶(silicon)与一萤光粉(fluorescent powder)所混合形成的萤光胶体(fluorescent resin)、或由一环氧树脂(epoxy)与一萤光粉(fluorescentpowder)所混合形成的萤光胶体(fluorescent resin)。
紧接着，请配合图4d及图4D所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割这些条状封装胶体(strippedpackage colloid)3，以形成多个彼此分开地覆盖于每一个发光二极管芯片20上的封装胶体(package colloid)30，其中每一个封装胶体30的上表面为该胶体弧面(colloid cambered surface)300，并且每一个封装胶体30具有一形成于该胶体弧面300前端的胶体出光面(colloid light-exiting surface)302(S106)。
然后，请配合图4e及图4E所示，通过一第二模具单元(secondmold unit)M 2，将一框架单元(frame unit)4覆盖于该基板本体10及这些封装胶体30上并且填充于这些封装胶体30之间(S108)。其中，该第二模具单元M 2由一第二上模具(second upper mold)M21及一用于承载该基板本体10的第二下模具(second lower mold)M22所组成，并且该第二上模具M21具有一条相对应该框架单元4的第二通道(second channel)M210，此外该第二通道M210的高度与这些封装胶体(package colloid)30的高度相同，而该第二通道M210的宽度与该框架单元4的宽度相同。
最后，请再参阅图4e，并配合图4f及图4F所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割该框架单元4及该基板本体10，以形成多条光棒(light bar)L1，并且使得该框架单元4被切割成多个只让每一条光棒L1上的所有封装胶体30的这些胶体出光面(colloid light-exiting surface)302露出的框架层40(S110)。其中，这些框架层40可为不透光框架层(opaque framelayer)，例如：白色框架层(white frame layer)。
请参阅图7、图7a至图7b、及图7A至图7B所示。图7为本发明封装方法的第二实施例的流程图，图7a至图7b分别为本发明封装结构的第二实施例的部分封装流程示意图，图7A至图7B分别为本发明封装结构的第二实施例的部分封装流程剖面示意图。由图7的流程图可知，第二实施例的步骤S200至S206分别与第一实施例的步骤S100至S106相同。亦即，步骤S200等同于第一实施例的图4a及图4A的示意图说明；步骤S202等同于第一实施例的图4b及图4B的示意图说明；步骤S204等同于第一实施例的图4c及图4C的示意图说明；步骤S206等同于第一实施例的图4d及图4D的示意图说明。
再者，于步骤S206之后，本发明的第二实施例更进一步包括：首先，请参阅图7a及图7A所示，通过一第三模具单元(third mold unit)M3，将多条条状框架层(stripped frame layer)4′覆盖于该基板本体10及这些封装胶体30上并且纵向地(longitudinally)填充于每一个封装胶体30之间(S208)。
其中，该第三模具单元M3由一第三上模具(third upper mold)M31及一用于承载该基板本体10的第三下模具(third lower mold)M32所组成，并且该第三上模具M31具有多条相对应这些纵向发光二极管芯片排(longitudinal LED chip row)2的第三通道(thirdchannel)M310，并且该第三通道M310的高度与这些封装胶体(package colloid)30的高度相同，而该第三通道M310的宽度大于每一个封装胶体30的宽度。
最后，请再参阅图7a，并配合图7b及图7B所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割这些条状框架层(stripped frame layer)4′及该基板本体10，以形成多条光棒(light bar)L2，并且使得这些条状框架层(stripped frame layer)4′被切割成多个只让每一个封装胶体30的胶体出光面(colloidlight-exiting surface)302露出的框体(frame body)40′(S210)。其中，这些框体40′可为不透光框体(opaque frame body)，例如：白色框体(white frame body)。
请参阅图8a及图8A所示。图8a为本发明封装结构的第三实施例的部分封装流程示意图，图8A为本发明封装结构的第三实施例的部分封装流程剖面示意图。由图8的流程图可知，第三实施例与第一、二实施例的差异在于：第一实施例的步骤S104与第二实施例的步骤S204于第三实施例中皆更改为：沿着每两个横向(transverse)发光二极管芯片20之间，纵向地(longitudinally)切割这些条状封装胶体(stripped package colloid)3′。
再者，一第四模具单元M 4由一第四上模具(fourth upper mold)M41及一用于承载该基板本体10的第一下模具(fourth lower mold)M42所组成。此外，该第四模具单元M 4与该第一模具单元M 1最大的不同在于：每一个第一通道M410的上表面及前表面分别具有一模具弧面(mold cambered surface)300′及一模具出光面(moldlight-exiting surface)302′。所以，多条条状封装胶体(strippedpackage colloid)3′横向地(transversely)分别覆盖在横向的(longitudinal)发光二极管芯片2上。
请参阅图9所示，为本发明发光二极管的封装结构应用于侧向发光的示意图。由图中可知，当本发明的发光二极管芯片D应用于侧向发光时(例如：使用于笔记本电脑屏幕的导光板M的侧向光源)，该发光二极管芯片D的基座S2的长度l2可依散热的需要而加长(不像已知一样受导光板M厚度的限制)。换言之，由于该基座S2的长度l2可依散热的需要而加长，因此本发明的发光二极管芯片D将可得到有效的散热效果，进而可避免发光二极管芯片D因过热而烧坏的情形。
综上所述，本发明的发光二极管结构于发光时，形成一连续的发光区域，而无暗带(dark band)及光衰减(decay)的情况发生，并且本发明通过芯片直接封装(Chip On Board，COB)制程并利用压模(diemold)的方式，以使得本发明可有效地缩短其制程时间，而能进行大量生产。再者，由于本发明的发光二极管芯片封装结构于直立的情况下，即可产生侧向发光的效果。因此，本发明不仅可产生侧向投光的功能，更能顾及到应用于薄型壳体内的散热效果。
以上所述，仅为本发明最佳的一的具体实施例的详细说明与附图，惟本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以所述的申请专利范围为准，凡合于本发明申请专利范围的精神与其类似变化的实施例，皆应包含于本发明的范畴中，任何熟悉该项技艺者在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在本案的专利范围内。
Claims (35)
1.一种具高效率发光效果的发光二极管的封装方法，其特征在于，包括下列步骤：
提供一基板单元，其具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹；
通过矩阵的方式，分别设置多个发光二极管芯片于该基板本体上，以形成多排纵向发光二极管芯片排，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端；
通过一第一模具单元，将多条条状封装胶体纵向地分别覆盖在每一排纵向发光二极管芯片排上，其中每一条条状封装胶体的上表面具有多个相对应这些发光二极管芯片的胶体弧面，并且每一条条状封装胶体具有多个设置于这些相对应胶体弧面前端且从这些相对应胶体弧面向下延伸的胶体前端面，其中上述纵向与矩阵的横向相互垂直；
沿着每两个纵向发光二极管芯片之间，横向地切割这些条状封装胶体，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面为该胶体弧面，并且每一个封装胶体具有一形成于该胶体弧面前端的胶体出光面；
通过一第二模具单元，将一框架单元覆盖于该基板本体及这些封装胶体上并且填充于这些封装胶体之间；以及
沿着每两个纵向发光二极管芯片之间，横向地切割该框架单元及该基板本体，以形成多条光棒，并且使得该框架单元被切割成多个只让每一条光棒上的所有封装胶体的这些胶体出光面露出的框架层。
2.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该基板单元为一印刷电路板，并且该印刷电路板为一软基板、一铝基板、一陶瓷基板、或一铜基板。
3.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该正、负极导电轨迹为铝线路或银线路。
4.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电轨迹产生电性连接。
5.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装的方式，以与该基板单元的正、负极导电轨迹产生电性连接。
6.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：每一排纵向发光二极管芯片排以一直线的排列方式设置于该基板单元的基板本体上。
7.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该第一模具单元由一第一上模具及一用于承载该基板本体的第一下模具所组成，并且该第一上模具有多条相对应这些纵向发光二极管芯片排的第一通道，其中每一个第一通道具有多个凹槽，而每一个凹槽的上表面及前表面分别具有一个相对应该胶体弧面的模具弧面及一个相对应该胶体前端面的模具前端面，此外这些第一通道的尺寸与这些条状封装胶体的尺寸。
8.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：每一条条状封装胶体为由硅胶与萤光粉所混合形成的萤光胶体。
9.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：每一条条状封装胶体为由环氧树脂与萤光粉所混合形成的萤光胶体。
10.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该第二模具单元由一第二上模具及一用于承载该基板本体的第二下模具所组成，并且该第二上模具具有一条相对应该框架单元的第二通道，此外该第二通道的高度与这些封装胶体的高度相同，而该第二通道的宽度与该框架层的宽度相同。
11.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该框架层为不透光框架层。
12.如权利要求11所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该不透光框架层为白色框架层。
13.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于，更进一步包括：
沿着每两个纵向发光二极管芯片之间，横向地切割这些条状封装胶体，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面为该胶体弧面，并且每一个封装胶体具有一形成于该胶体弧面前端的胶体出光面；
通过一第三模具单元，将多条条状框架层覆盖于该基板本体及这些封装胶体上并且纵向地填充于每一个封装胶体之间；以及
沿着每两个纵向发光二极管芯片之间，横向地切割这些条状框架层及该基板本体，以形成多条光棒，并且使得这些条状框架层被切割成多个只让每一个封装胶体的胶体出光面露出的框体。
14.如权利要求13所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该第三模具单元由一第三上模具及一用于承载该基板本体的第三下模具所组成，并且该第三上模具具有多条相对应这些纵向发光二极管芯片排的第三通道，并且该第三通道的高度与这些封装胶体的高度相同，而该第三通道的宽度大于每一个封装胶体的宽度。
15.如权利要求13所述的具高效率发光效果的发光二极管的封装方法，其特征在于：这些框体为不透光框体。
16.如权利要求15所述的具高效率发光效果的发光二极管的封装方法，其特征在于：这些不透光框体为白色框体。
17.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该第一模具单元由一第一上模具及一用于承载该基板本体的第一下模具所组成，并且该第一上模具具有多条相对应这些纵向发光二极管芯片排的第一通道，其中每一个第一通道的上表面及前表面分别具有一模具弧面及一模具前端面，此外这些第一通道的高度及宽度与这些条状封装胶体的高度及宽度相同。
18.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于，更进一步包括：
沿着每两个横向发光二极管芯片之间，纵向地切割这些条状封装胶体，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面为该胶体弧面，并且每一个封装胶体具有一形成于该胶体弧面前端的胶体出光面；
通过一第二模具单元，将一框架单元覆盖于该基板本体及这些封装胶体上并且填充于这些封装胶体之间；以及
沿着每两个纵向发光二极管芯片之间，横向地切割该框架单元及该基板本体，以形成多条光棒，并且使得该框架单元被切割成多个只让每一条光棒上的所有封装胶体的这些胶体出光面露出的框架层。
19.如权利要求18所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该第二模具单元由一第二上模具及一用于承载该基板本体的第二下模具所组成，并且该第二上模具具有一条相对应该框架单元的第二通道，此外该第二通道的高度与这些封装胶体的高度相同，而该第二通道的宽度与该框架层的宽度相同。
20.如权利要求1所述的具高效率发光效果的发光二极管的封装方法，其特征在于，更进一步包括：
沿着每两个横向发光二极管芯片之间，纵向地切割这些条状封装胶体，以形成多个彼此分开地覆盖于每一个发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面为该胶体弧面，并且每一个封装胶体具有一形成于该胶体弧面前端的胶体出光面；
通过一第三模具单元，将多条条状框架层覆盖于该基板本体及这些封装胶体上并且纵向地填充于每一个封装胶体之间；以及
沿着每两个纵向发光二极管芯片之间，横向地切割这些条状框架层及该基板本体，以形成多条光棒，并且使得这些条状框架层被切割成多个只让每一个封装胶体的胶体出光面露出的框体。
21.如权利要求20所述的具高效率发光效果的发光二极管的封装方法，其特征在于：该第三模具单元由一第三上模具及一用于承载该基板本体的第三下模具所组成，并且该第三上模具具有多条相对应这些纵向发光二极管芯片排的第三通道，并且该第三通道的高度与这些封装胶体的高度相同，而该第三通道的宽度大于每一个封装胶体的宽度。
22.一种具高效率发光效果的发光二极管封装结构，其特征在于，包括：
一基板单元，其具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹；
一发光单元，其具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端；
一封装胶体单元，其具有多个分别覆盖于这些发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面；以及
一框架单元，其为一层覆盖于该基板本体上并包覆每一个封装胶体而只露出这些胶体出光面的框架层。
23.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：该基板单元为一印刷电路板，并且该印刷电路板为一软基板、一铝基板、一陶瓷基板、或一铜基板。
24.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：该正、负极导电轨迹为铝线路或银线路。
25.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该正、负极导电轨迹产生电性连接。
26.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以倒装的方式，以与该正、负极导电轨迹产生电性连接。
27.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：这些发光二极管芯片以一直线的排列方式设置于该基板单元的基板本体上。
28.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：这些发光二极管芯片以多条直线的排列方式设置于该基板单元的基板本体上。
29.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：每一个封装胶体为由硅胶与萤光粉所混合形成的萤光胶体。
30.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：每一个封装胶体为由环氧树脂与萤光粉所混合形成的萤光胶体。
31.如权利要求22所述的具高效率发光效果的发光二极管封装结构，其特征在于：该框架层为不透光框架层。
32.如权利要求31所述的具高效率发光效果的发光二极管封装结构，其特征在于：该不透光框架层为白色框架层。
33.一种具高效率发光效果的发光二极管封装结构，其特征在于，包括：
一基板单元，其具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹；
一发光单元，其具有多个设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端；
一封装胶体单元，其具有多个分别覆盖于这些发光二极管芯片上的封装胶体，其中每一个封装胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面；以及
一框架单元，其具有多个分别覆盖这些封装胶体而只露出每一个封装胶体的胶体出光面的框体，其中这些框体彼此分离地设置于该基板本体上。
34.如权利要求33所述的具高效率发光效果的发光二极管封装结构，其特征在于：这些框体为不透光框体。
35.如权利要求34所述的具高效率发光效果的发光二极管封装结构，其特征在于：这些不透光框体为白色框体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101064975A CN101315900B (zh) | 2007-06-01 | 2007-06-01 | 具高效率发光效果的发光二极管封装方法及其封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101064975A CN101315900B (zh) | 2007-06-01 | 2007-06-01 | 具高效率发光效果的发光二极管封装方法及其封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101315900A CN101315900A (zh) | 2008-12-03 |
| CN101315900B true CN101315900B (zh) | 2010-07-14 |
Family
ID=40106835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101064975A Expired - Fee Related CN101315900B (zh) | 2007-06-01 | 2007-06-01 | 具高效率发光效果的发光二极管封装方法及其封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101315900B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459481A (zh) * | 2018-05-07 | 2019-11-15 | 昱鑫制造股份有限公司 | 半导体元件的封装方法及其对位模具 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1383219A (zh) * | 2001-04-27 | 2002-12-04 | 株式会社利达特 | Led发光装置 |
| US6930303B2 (en) * | 2002-03-29 | 2005-08-16 | Fuji Photo Film Co., Ltd. | Linear light source and reading light exposure apparatus |
| CN1825638A (zh) * | 2005-02-23 | 2006-08-30 | 宏齐科技股份有限公司 | 用于封装发光二极管的模具、及发光二极管的封装方法 |
| CN201091031Y (zh) * | 2007-09-24 | 2008-07-23 | 宏齐科技股份有限公司 | 具有高效率侧向发光效果的发光二极管芯片封装结构 |
-
2007
- 2007-06-01 CN CN2007101064975A patent/CN101315900B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1383219A (zh) * | 2001-04-27 | 2002-12-04 | 株式会社利达特 | Led发光装置 |
| US6930303B2 (en) * | 2002-03-29 | 2005-08-16 | Fuji Photo Film Co., Ltd. | Linear light source and reading light exposure apparatus |
| CN1825638A (zh) * | 2005-02-23 | 2006-08-30 | 宏齐科技股份有限公司 | 用于封装发光二极管的模具、及发光二极管的封装方法 |
| CN201091031Y (zh) * | 2007-09-24 | 2008-07-23 | 宏齐科技股份有限公司 | 具有高效率侧向发光效果的发光二极管芯片封装结构 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2003-229455A 2003.08.15 |
| JP特开2006-295084A 2006.10.26 |
| JP特开平9-97019A 1997.04.08 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101315900A (zh) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8395178B2 (en) | Light emitting device package and method of fabricating the same | |
| US7834365B2 (en) | LED chip package structure with high-efficiency light-emitting effect and method of packing the same | |
| TWI389294B (zh) | A package structure for manufacturing a light emitting diode chip which reduces the luminous efficiency of a phosphor due to high temperature and a method of manufacturing the same | |
| KR20070078169A (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| US7923745B2 (en) | LED chip package structure with high-efficiency light-emitting effect and method of packaging the same | |
| US8183065B2 (en) | LED chip package structure with high-efficiency light emission by rough surfaces and method of making the same | |
| CN101562174B (zh) | 用于背光模块的发光二极管芯片封装结构及其制作方法 | |
| CN201226357Y (zh) | 用于背光模块的发光二极管芯片封装结构 | |
| CN101562139B (zh) | 避免降低发光效率的发光芯片封装结构及其制作方法 | |
| CN201226356Y (zh) | 避免因高温而降低荧光粉发光效率的发光二极管封装结构 | |
| CN101477954B (zh) | 具高效率侧向发光效果的发光二极管芯片封装方法及结构 | |
| CN100585820C (zh) | 具高效率发光效果的发光二极管封装方法及其封装结构 | |
| CN101494173B (zh) | 具有粗糙发光面的发光二极管芯片封装结构及其封装方法 | |
| CN101315900B (zh) | 具高效率发光效果的发光二极管封装方法及其封装结构 | |
| CN201091031Y (zh) | 具有高效率侧向发光效果的发光二极管芯片封装结构 | |
| CN201185188Y (zh) | 透过粗糙面以产生侧向发光的发光二极管芯片封装结构 | |
| JP3138706U (ja) | 高効率横型発光効果を有する発光ダイオードチップの封止構造。 | |
| US7829901B2 (en) | LED chip package structure with high-efficiency light-emitting effect and method for making the same | |
| CN201122599Y (zh) | 具有高效率发光效果的发光二极管芯片封装结构 | |
| CN201222498Y (zh) | 具有高效率侧向发光效果的发光二极管芯片的封装结构 | |
| KR100903494B1 (ko) | 고효율 횡형 발광 효과를 갖는 발광 다이오드 칩의 패키징방법 및 그 패키지 구조체 | |
| JP2009004619A (ja) | 高効率横型発光効果を有する発光ダイオードチップの封止方法およびその封止構造 | |
| CN216773275U (zh) | Led封装结构及光源 | |
| CN101567365B (zh) | 具有高效率散热基板的发光芯片封装结构及其封装方法 | |
| JP2008311506A (ja) | 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100714 Termination date: 20200601 |