CN201226357Y - 用于背光模块的发光二极管芯片封装结构 - Google Patents
用于背光模块的发光二极管芯片封装结构 Download PDFInfo
- Publication number
- CN201226357Y CN201226357Y CNU2008201254791U CN200820125479U CN201226357Y CN 201226357 Y CN201226357 Y CN 201226357Y CN U2008201254791 U CNU2008201254791 U CN U2008201254791U CN 200820125479 U CN200820125479 U CN 200820125479U CN 201226357 Y CN201226357 Y CN 201226357Y
- Authority
- CN
- China
- Prior art keywords
- light
- unit
- backlight module
- emitting diode
- colloid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 2
- 239000000084 colloidal system Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005538 encapsulation Methods 0.000 claims description 25
- 238000010276 construction Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229920001342 Bakelite® Polymers 0.000 claims description 4
- 239000004637 bakelite Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000004020 luminiscence type Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000000741 silica gel Substances 0.000 claims description 2
- 229910002027 silica gel Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 15
- 238000003825 pressing Methods 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000007323 disproportionation reaction Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
一种用于背光模块的发光二极管芯片封装结构，其包括：一基板单元、一发光单元、一胶体单元、以及一不透光单元。该发光单元具有多个电性地设置于该基板单元上的发光二极管芯片。该胶体单元具有多个分别覆盖于所述多个发光二极管芯片上的胶体。该不透光单元具有多个分别形成于该基板单元上的不透光框体，并且每两个不透光框体分别形成于每一个胶体的两侧。本实用新型的发光二极管结构在发光时，形成一连续的发光区域，而无亮度不均的情况发生，并且通过芯片直接封装工艺并利用压模的方式，以使得本实用新型可有效地缩短其工艺时间，而能进行大量生产。
Description
技术领域
本实用新型涉及一种发光二极管芯片的封装结构，尤其涉及一种用于背光模块的发光二极管芯片封装结构。
背景技术
请参阅图1所示，其是公知发光二极管的第一种制作方法的流程图。由流程图中可知，公知发光二极管的第一种制作方法，其步骤包括：首先，提供多个封装完成的发光二极管，如步骤S800；接着，提供一条状基板本体(stripped substrate body)，其上具有一正极导电轨迹与一负极导电轨迹，如步骤S802；最后，依次将每一个封装完成的发光二极管设置在该条状基板本体上，并将每一个封装完成的发光二极管的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹，如步骤S804。
然而，关于上述公知发光二极管的第一种制作方法，由于每一个封装完成的发光二极管必须先从一整块发光二极管封装切割下来，然后再以表面粘着技术(SMT)工艺，将每一个封装完成的发光二极管设置于该条状基板本体上，因此无法有效缩短其工艺时间，再者，发光时，所述多个封装完成的发光二极管之间会有暗带(dark band)现象存在，对于使用者视线仍然产生不佳的效果。
实用新型内容
本实用新型所要解决的技术问题，在于提供一种用于背光模块的发光二极管芯片封装结构。本实用新型的发光二极管结构在发光时，形成一连续的发光区域，而无亮度不均的情况发生，并且本实用新型是通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本实用新型可有效地缩短其工艺时间，而能进行大量生产。再者，本实用新型的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描器光源等应用，皆为本实用新型所应用的范围与产品。
为了解决上述技术问题，根据本实用新型的其中一种方案，提供一种用于背光模块的发光二极管芯片封装结构，其包括：一基板单元、一发光单元、一胶体单元、以及一不透光单元。该发光单元是具有多个电性地设置于该基板单元上的发光二极管芯片。该胶体单元是具有多个分别覆盖于所述多个发光二极管芯片上的胶体。该不透光单元是具有多个分别形成于该基板单元上的不透光框体，并且每两个不透光框体分别形成于每一个胶体的两侧。
因此，本实用新型的发光二极管结构在发光时，形成一连续的发光区域，而无亮度不均的情况发生。并且，本实用新型通过芯片直接封装工艺并利用压模的方式，使得本实用新型可有效地缩短其工艺时间，而能进行大量生产。
为了能更进一步了解本实用新型为形成预定目的所采取的技术、手段及功效，请参阅以下有关本实用新型的详细说明与附图，相信本实用新型的目的、特征与特点，当可由此得一深入且具体的了解，然而附仅提供参考与说明用，并非用来对本实用新型加以限制。
附图说明
图1为公知发光二极管的第一种制作方法的流程图；
图2a至图2e分别为根据本实用新型的封装结构的第一实施例的封装流程立体示意图；
图2A至图2E分别为根据本实用新型的封装结构的第一实施例的封装流程剖面示意图；
图3为根据本实用新型的发光二极管芯片通过覆晶(flip-chip)的方式形成电性连接的示意图；
图4A为根据本实用新型的第一实施例的封装结构应用于背光模块的侧视示意图；
图4B为图4A的B—B剖面示意图；
图5a至图5b分别为根据本实用新型的封装结构的第二实施例的部分封装流程立体示意图；以及
图5A至图5B分别为根据本实用新型的封装结构的第二实施例的部分封装流程剖面示意图。
并且，上述附图中的附图标记说明如下：
1 基板单元
10 基板本体
10A 金属层
10B 电木层
11 正极导电轨迹
12 负极导电轨迹
1′基板单元
11′正极导电轨迹
12′负极导电轨迹
2 纵向发光二极管芯片排
20 发光二极管芯片
201 正极端
202 负极端
20′发光二极管芯片
201′正极端
202′负极端
3 条状荧光胶体
30 荧光胶体
4 条状不透光框体
40 不透光框体
4′条状不透光框体
40′不透光框体
5 反射板
6 导光板
S 投射光
W 导线
B 锡球
M1 第一模具单元
M11 第一上模具
M110 第一通道
M12 第一下模具
M2 第二模具单元
M21 第二上模具
M210 第二通道
M22 第二下模具
M2′第二模具单元
M21′第二上模具
M210′第二通道
M22′第二下模具
L1 光棒
L2 光棒
具体实施方式
请参阅图2a至图2e、及图2A至图2E所示，本实用新型的第一实施例是提供一种用于背光模块的发光二极管芯片封装结构的制作方法，其包括下列步骤：
首先，请结合图2a及图2A所示，提供一基板单元1，其具有一基板本体10、以及分别形成于该基板本体10上的多个正极导电轨迹11与多个负极导电轨迹12，如步骤S100。
其中，该基板本体10包括一金属层10A以及一成形在该金属层10A上的电木层(bakelite layer)10B(如图2a及图2A所示)。根据不同的设计需求，该基板单元10可以是一印刷电路板、一软基板、一铝基板、一陶瓷基板、或一铜基板。此外，该正、负极导电轨迹11、12可以采用铝线路或银线路，并且该正、负极导电轨迹11、12的布局(layout)可以随着不同的需要而有所改变。
接着，请结合图2b及图2B所示，通过矩阵(matrix)的方式，分别设置多个发光二极管芯片20于该基板本体10上，以形成多排纵向发光二极管芯片排2，其中每一个发光二极管芯片20是具有分别电性连接于该基板单元的正、负极导电轨迹11、12的一正极端201与一负极端202，如步骤S102。
此外，相对于本实用新型的第一实施例而言，每一个发光二极管芯片20的正、负极端201、202是通过两相对应的导线W并以打线(wire-bounding)的方式，以与该基板单元1的正、负极导电轨迹11、12产生电性连接。再者，每一排纵向发光二极管芯片排2以一直线的排列方式设置于该基板单元1的基板本体10上，并且每一个发光二极管芯片20可以是一蓝色发光二极管芯片或一可产生白光的发光二极管芯片组，例如由红色、绿色、蓝色三种发光二极管芯片所组成的发光二极管芯片组。
当然，上述多个发光二极管芯片20的电性连接方式并非用以限定本实用新型，例如：请参阅图3所示(本实用新型发光二极管芯片通过覆晶的方式形成电性连接的示意图)，每一个发光二极管芯片20′的正、负极端201′、202′是通过多个相对应的锡球B并以覆晶(flip-chip)的方式，以与该基板单元1′的正、负极导电轨迹11′、12′产生电性连接。另外，依据不同的设计需求，所述多个发光二极管芯片(图未示)的正、负极端是可以以串联(parallel)、并联(serial)、或串联加并联(parallel/serial)的方式，与该基板单元(图未示)的正、负极导电轨迹产生电性连接。
然后，请结合图2c及图2C所示，通过一第一模具单元M1，将多条条状荧光胶体3分别纵向地(longitudinally)覆盖在每一排纵向发光二极管芯片排2上，如步骤S104。当然，本实用新型也可使用条状透明胶体来取代条状荧光胶体。本实用新型如果使用条状荧光胶体，则所述多个发光二极管为蓝色发光二极管芯片；如果本实用新型使用条状透明胶体，则所述多个发光二极管为一可产生白光的发光二极管芯片组，例如由红色、绿色、蓝色三种发光二极管芯片所组成的发光二极管芯片组。
其中，该第一模具单元M1由一第一上模具M11以及一用于承载该基板本体10的第一下模具M12所组成，并且该第一上模具M11具有多条相对应所述多个纵向发光二极管芯片排2的第一通道M110。
此外，所述多个第一通道M110的高度以及宽度是与所述多个条状荧光胶体3的高度以及宽度相同。再者，每一条条状荧光胶体3可根据不同的使用需求，而选择为：由一硅胶与一荧光粉所混合形成的荧光胶体、或由一环氧树脂与一荧光粉所混合形成的荧光胶体。
然后，请结合图2d及图2D所示，通过一第二模具单元M2，将多条条状不透光框体4分别形成于该基板本体10上，并且每二条条状不透光框体4是分别形成于每一条条状荧光胶体3的两侧，如步骤S106。其中，该第二模具单元M2由一第二上模具M21以及一用于承载该基板本体10的第二下模具M22所组成，并且该第二上模具M2具有多条相对应所述多个条状不透光框体4的第二通道M210，此外每一个第二通道M210的高度是与每一条相对应条状荧光胶体3的高度相同。
最后，请再参阅图2d，并结合图2e及图2E所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割所述多个条状荧光胶体3、所述多个条状不透光框体4、以及该基板本体10，以形成多条光棒L1，其中每一条光棒L1具有多个彼此分开地分别覆盖于每一个发光二极管芯片20上的荧光胶体30以及多个彼此分开地分别形成(紧靠)于每一个荧光胶体30的两侧的不透光框体40，如步骤S108，其中该荧光胶体30及该不透光框体40的纵向宽度介于0.3毫米(mm)以下(例如：0.01～0.3毫米)之间。
请参阅图4A及图4B所示，其分别为本实用新型第一实施例的封装结构应用于背光模块的侧视示意图及图4A的B—B剖面示意图。由图中可知，本实用新型第一实施例的制作方法更进一步包括：纵向地设置两个反射板(reflective board)5于该基板本体10的两侧，并且将一导光板6设置于所述多个发光二极管20的上方，即步骤S110。因此，通过该两个反射板5及所述多个不透光框体40的配合，以使得所述多个发光二极管20所产生的投射光S朝一预定方向导引，并且通过该两个反射板5及所述多个不透光框体40的配合所导引出的投射光S是投射至该导光板6而被该导光板6所接收。
请参阅图5a至图5b、及图5A至图5B所示，第二实施例前面的步骤(可视为步骤S200至S204)是与第一实施例的步骤S100至S104相同。也就是，步骤S200是等同于第一实施例的图3a及图2A的示意图说明；步骤S202是等同于第一实施例的图2b及图2B的示意图说明；步骤S204是等同于第一实施例的图2c及图2C的示意图说明。
再者，在步骤S204之后，本实用新型的第二实施例更进一步包括：首先，请参阅图5a及图5A所示，通过一第二模具单元M2′，将多条条状不透光框体4′分别形成于该基板本体10上，并且每一条条状不透光框体4′系分别形成于每两条条状荧光胶体3之间，如步骤S206，另外其中两条条状不透光框体4′是形成于最外侧的条状荧光胶体3的外侧端。其中，该第二模具单元M2′是由一第二上模具M21′以及一用于承载该基板本体10的第二下模具M22′所组成，并且该第二上模具M2′是具有多条相对应所述多个条状不透光框体4′的第二通道M210′。
此外，请参阅图5b及图5B所示，沿着每两个纵向发光二极管芯片20之间，横向地(transversely)切割所述多个条状荧光胶体3、所述多个条状不透光框体4′、以及该基板本体10，以形成多条光棒L2，其中每一条光棒L2是具有多个彼此分开地分别覆盖于每一个发光二极管芯片20上的荧光胶体30及多个彼此分开地分别形成于每两个荧光胶体30之间的不透光框体40′，如步骤S208。
综上所述，本实用新型的发光二极管结构于发光时，形成一连续的发光区域，而无亮度不均的情况发生，并且本实用新型系通过芯片直接封装(ChipOn Board，COB)工艺并利用压模(die mold)的方式，以使得本实用新型可有效地缩短其工艺时间，而能进行大量生产，再者，本实用新型的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描器光源等应用，皆为本实用新型所应用的范围与产品。
以上所述，仅为本实用新型最佳之一的具体实施例的详细说明与附图，本实用新型的特征并不局限于此，并非用以限制本实用新型，本实用新型的所有范围应以下述的申请专利范围为准，凡合于本实用新型权利要求的精神与其类似变化的实施例，皆应包含于本实用新型的保护范围中，任何本领域普通技术人员在本实用新型的领域内，可轻易想到地变化或修饰皆可涵盖在在本申请的保护范围内。
Claims (10)
1.一种用于背光模块的发光二极管芯片封装结构，其特征在于，包括：
一基板单元，其具有一基板本体、以及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹；
一发光单元，其具有多个电性地设置于该基板本体上的发光二极管芯片，其中每一个发光二极管芯片是具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端；
一胶体单元，其具有多个分别覆盖于所述多个发光二极管芯片上的胶体；以及
一不透光单元，其具有多个分别形成于该基板本体上的不透光框体，并且每两个不透光框体是分别形成于每一个胶体的两侧。
2.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：该基板单元是为一印刷电路板、一软基板、一铝基板、一陶瓷基板、或一铜基板。
3.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：该基板本体包括一金属层及一成形在该金属层上的电木层。
4.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：每一个胶体为一由硅胶与荧光粉混合而成或由环氧树脂与荧光粉混合而成的荧光胶体。
5.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：每一个不透光框体形成并填充于每两个胶体之间。
6.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：每一个胶体及每一个不透光框体的纵向宽度介于0.01～0.3毫米之间。
7.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于，更进一步包括：两个反射板，其分别纵向地设置于该基板本体的两侧，并且通过该两个反射板以及所述多个不透光框体的配合，以使得所述多个发光二极管所产生的投射光朝一预定方向导引。
8.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于，更进一步包括：一导光板，其设置于所述多个发光二极管的上方，以用于接收通过该两个反射板及所述多个不透光框体的配合所导引出的投射光。
9.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：所述多个不透光框体彼此分开地分别紧靠于每一个胶体的两侧。
10.如权利要求1所述的用于背光模块的发光二极管芯片封装结构，其特征在于：每一个不透光框体形成于每两个胶体之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008201254791U CN201226357Y (zh) | 2008-07-08 | 2008-07-08 | 用于背光模块的发光二极管芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008201254791U CN201226357Y (zh) | 2008-07-08 | 2008-07-08 | 用于背光模块的发光二极管芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201226357Y true CN201226357Y (zh) | 2009-04-22 |
Family
ID=40599255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2008201254791U Expired - Fee Related CN201226357Y (zh) | 2008-07-08 | 2008-07-08 | 用于背光模块的发光二极管芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201226357Y (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102287709A (zh) * | 2011-06-27 | 2011-12-21 | 友达光电股份有限公司 | 背光模块及其制造方法 |
| CN104143548A (zh) * | 2014-08-15 | 2014-11-12 | 刘镇 | 覆晶式led灯具 |
| WO2018082360A1 (zh) * | 2016-11-02 | 2018-05-11 | 京东方科技集团股份有限公司 | 灯条、侧入式背光模组及显示装置 |
| CN110350064A (zh) * | 2013-07-01 | 2019-10-18 | 晶元光电股份有限公司 | 发光二极管组件及制作方法 |
-
2008
- 2008-07-08 CN CNU2008201254791U patent/CN201226357Y/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102287709A (zh) * | 2011-06-27 | 2011-12-21 | 友达光电股份有限公司 | 背光模块及其制造方法 |
| CN110350064A (zh) * | 2013-07-01 | 2019-10-18 | 晶元光电股份有限公司 | 发光二极管组件及制作方法 |
| CN104143548A (zh) * | 2014-08-15 | 2014-11-12 | 刘镇 | 覆晶式led灯具 |
| WO2018082360A1 (zh) * | 2016-11-02 | 2018-05-11 | 京东方科技集团股份有限公司 | 灯条、侧入式背光模组及显示装置 |
| US10483245B2 (en) | 2016-11-02 | 2019-11-19 | Boe Technology Group Co., Ltd. | Light bar, edge-type backlight module and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8395178B2 (en) | Light emitting device package and method of fabricating the same | |
| CN102144306B (zh) | 发光装置、树脂封装体、树脂成形体及它们的制造方法 | |
| CN101355126B (zh) | 侧面发光型发光二极管封装体及其制造方法 | |
| US20110189803A1 (en) | Led chip package structure in order to prevent the light-emitting efficiency of fluorescent powder from decreasing due to high temperature and method for making the same | |
| CN102074642B (zh) | 发光器件封装、照明模块以及照明系统 | |
| US20090224266A1 (en) | LED chip package structure applied to a backlight module and method for making the same | |
| CN201226357Y (zh) | 用于背光模块的发光二极管芯片封装结构 | |
| CN101562174B (zh) | 用于背光模块的发光二极管芯片封装结构及其制作方法 | |
| CN101126485A (zh) | 具发光二极管的光源模块及其形成方法 | |
| US20070252167A1 (en) | Surface mounting optoelectronic device | |
| CN201226356Y (zh) | 避免因高温而降低荧光粉发光效率的发光二极管封装结构 | |
| CN101477954B (zh) | 具高效率侧向发光效果的发光二极管芯片封装方法及结构 | |
| CN100585820C (zh) | 具高效率发光效果的发光二极管封装方法及其封装结构 | |
| CN101562139A (zh) | 避免降低发光效率的发光芯片封装结构及其制作方法 | |
| CN101494173B (zh) | 具有粗糙发光面的发光二极管芯片封装结构及其封装方法 | |
| US7829901B2 (en) | LED chip package structure with high-efficiency light-emitting effect and method for making the same | |
| CN211957678U (zh) | Led灯珠、led模组及led显示屏 | |
| CN210956720U (zh) | 一种led支架、倒装led芯片封装体 | |
| CN101315900B (zh) | 具高效率发光效果的发光二极管封装方法及其封装结构 | |
| CN201091031Y (zh) | 具有高效率侧向发光效果的发光二极管芯片封装结构 | |
| JP3138706U (ja) | 高効率横型発光効果を有する発光ダイオードチップの封止構造。 | |
| CN201122599Y (zh) | 具有高效率发光效果的发光二极管芯片封装结构 | |
| CN201185188Y (zh) | 透过粗糙面以产生侧向发光的发光二极管芯片封装结构 | |
| CN201222498Y (zh) | 具有高效率侧向发光效果的发光二极管芯片的封装结构 | |
| CN201213135Y (zh) | 具有高效率散热基板的发光二极管芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 Termination date: 20120708 |