CN101567365B - 具有高效率散热基板的发光芯片封装结构及其封装方法 - Google Patents

具有高效率散热基板的发光芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN101567365B
CN101567365B CN200810095814.2A CN200810095814A CN101567365B CN 101567365 B CN101567365 B CN 101567365B CN 200810095814 A CN200810095814 A CN 200810095814A CN 101567365 B CN101567365 B CN 101567365B
Authority
CN
China
Prior art keywords
light
substrate
high efficiency
heat radiation
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810095814.2A
Other languages
English (en)
Other versions
CN101567365A (zh
Inventor
汪秉龙
巫世裕
吴文逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to CN200810095814.2A priority Critical patent/CN101567365B/zh
Publication of CN101567365A publication Critical patent/CN101567365A/zh
Application granted granted Critical
Publication of CN101567365B publication Critical patent/CN101567365B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)

Abstract

一种具有高效率散热基板的发光芯片封装结构及其封装方法，该封装结构包括：基板单元、粘着胶体、多个发光二极管芯片、多个封装胶体及多个框架层。该基板单元具有正极导电基板、负极导电基板、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板。该粘着胶体填充于该正极导电基板、该负极导电基板及多个架桥基板之间。多个发光二极管芯片分别设置于该基板单元上并且电连接于该正极导电基板与该负极导电基板之间。多个封装胶体分别覆盖于多个发光二极管芯片上。多个框架层分别围绕多个封装胶体。本发明通过芯片直接封装工艺并利用压模的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。

Description

具有高效率散热基板的发光芯片封装结构及其封装方法 
技术领域
本发明涉及一种发光二极管芯片封装结构及其封装方法，尤指一种具有高效率散热基板的发光芯片封装结构及其封装方法。 
背景技术
请参阅图1至图1B所示，其中图1为已知发光二极管芯片封装方法的流程图；图1A为已知发光二极管芯片结构的俯视图；图1B为图1A的1-1剖面图。 
由所述多个图中可知，已知发光二极管芯片封装方法，其步骤包括：首先，提供条状基板本体(stripped substrate body)1a，其具有绝缘本体(insulative body)10a、设置于该绝缘本体10a下端的散热层(heat-dissipating layer)11a、两个分别设置于该绝缘本体10a上端的正极导电轨迹(positive electrode trace)12a与负极导电轨迹(negativeelectrode trace)13a(S100)。 
接着，分别将多个发光二极管芯片(LED chip)2a设置于该条状基板本体1a上，并且将每一个发光二极管芯片2a的正、负极端(20a、21a)分别电连接于该条状基板本体1a的正、负极导电轨迹(12a、13a)(S102)；然后，将多个荧光胶体3a分别覆盖于相对应所述多个发光二极管芯片2a上(S104)；最后，将多个不透光框架层4a分别围绕所述多个荧光胶体3a，以使得每一个荧光胶体3a只露出投光面(light-projecting surface)30a(S106)。 
然而，由于该条状基板本体1a的绝缘本体10a由低导热性质的绝缘材料所制成，所以所述多个发光二极管芯片2a所产生的热能将无法有效地传导至该条状基板本体1a的散热层11a以进行散热。因此，已知发光二极管芯片的封装结构完全无法达到有效的散热目的。 
是以，由上可知，目前已知发光二极管芯片的封装结构及其封装方法， 显然具有不便与缺失存在，而待加以改善。 
于是，本发明人有感上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究的，并配合学理的运用，而提出一种设计合理且有效改善上述缺失的本发明。 
发明内容
本发明所要解决的技术问题，在于提供一种具有高效率散热基板的发光芯片封装结构及其封装方法。本发明的发光二极管芯片封装结构使用具有高导热性质的基板单元，并且该基板单元直接分割成正极导电基板(positiveelectrode substrate)、负极导电基板(negative electrode substrate)、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板(bridge substrate)。因此，多个发光二极管芯片可直接电性地设置于该基板单元上，以使得所述多个发光二极管芯片能通过该基板单元以达到良好的散热效果。 
再者，本发明通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。此外，本发明的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描器光源等应用，皆为本发明所应用的范围与产品。 
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具有高效率散热基板的发光二极管芯片封装方法，其包括下列步骤：首先，提供基板单元(substrate unit)，其具有正极导电基板(positive electrode substrate)、负极导电基板(negative electrode substrate)、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板(bridge substrate)；然后，填充粘着胶体(adhesive colloid)于该正极导电基板、该负极导电基板及所述多个架桥基板之间，以连接并固定该正极导电基板、该负极导电基板及所述多个架桥基板在一起；接着，分别设置多个发光二极管芯片(LED chip)于该基板单元上，并且电连接所述多个发光二极管芯片于该正极导电基板与该负极导电基板之间；最后，封装所述多个发光二极管芯片，以形成多个相对应所述多个发光二极管芯片的投光面(light-projecting surface)。 
再者，上述封装所述多个发光二极管芯片的步骤中，进一步包括下列两种实施方式： 
第一种实施方式：首先，分别覆盖多个荧光胶体于所述多个发光二极管芯片上；然后，通过多个框架层(frame layer)分别围绕所述多个荧光胶体，以使得每一个荧光胶体形成该相对应的投光面。其中，每一个发光二极管芯片为蓝色发光二极管芯片，每一个荧光胶体可“由硅胶与荧光粉混合而成”或“由环氧树脂与荧光粉混合而成”，并且所述多个框架层为多个不透光框架层。 
第二种实施方式：首先，分别覆盖多个透光胶体于所述多个发光二极管芯片上；然后，通过多个框架层(frame layer)分别围绕所述多个透光胶体，以使得每一个透光胶体形成该相对应的投光面。其中，每一个发光二极管芯片为可产生白光的发光二极管芯片组(例如由红色、绿色、蓝色三种发光二极管芯片所组合而成的发光二极管芯片组)，每一个透光胶体可为透明硅胶或透明环氧树脂，并且所述多个框架层为多个不透光框架层。 
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具有高效率散热基板的发光芯片封装结构，其包括：基板单元(substrate unit)、粘着胶体(adhesive colloid)、多个发光二极管芯片(LED chip)、多个封装胶体(package colloid)、及多个框架层(frame layer)。 
其中，该基板单元具有正极导电基板(positive electrode substrate)、负极导电基板(negative electrode substrate)、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板(bridge substrate)。该粘着胶体填充于该正极导电基板、该负极导电基板及所述多个架桥基板之间，以连接并固定该正极导电基板、该负极导电基板及所述多个架桥基板在一起。再者，所述多个发光二极管芯片分别设置于该基板单元上，并且所述多个发光二极管芯片电连接于该正极导电基板与该负极导电基板之间。所述多个封装胶体分别覆盖于所述多个发光二极管芯片上。所述多个框架层分别围绕所述多个封装胶体，以使得每一个封装胶体形成一个该封装胶体所覆盖的所述发光二极管芯片的投光面(light-projecting surface)。 
另外，所述多个发光二极管芯片及所述多个封装胶体具有下例两种实施方式： 
第一种实施方式：所述多个封装胶体为多个荧光胶体，并且每一个发光二极管芯片为蓝色发光二极管芯片。此外，每一个荧光胶体可“由硅胶与荧光粉混合而成”或“由环氧树脂与荧光粉混合而成”。 
第二种实施方式：所述多个封装胶体为多个透光胶体，并且每一个发光二极管芯片为可产生白光的发光二极管芯片组(例如由红色、绿色、蓝色三种发光二极管芯片所组合而成的发光二极管芯片组)。此外，每一个透光胶体可为透明硅胶或透明环氧树脂。 
因此，本发明将所述多个发光二极管芯片直接电性地设置于该基板单元上，以使得所述多个发光二极管芯片能通过该基板单元以达到良好的散热效果，并且本发明通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。 
为了能更进一步了解本发明为达成预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得深入且具体的了解，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。 
附图说明
图1为已知发光二极管芯片封装方法的流程图； 
图1A为已知发光二极管芯片结构的俯视图； 
图1B为图1A的1-1剖面图； 
图2为本发明具有高效率散热基板的发光二极管芯片封装方法的第一实施例的流程图； 
图2A至图2D分别为本发明具有高效率散热基板的发光二极管芯片封装方法的第一实施例的封装流程示意； 
图2E为图2D的2-2剖面图； 
图3为本发明具有高效率散热基板的发光二极管芯片封装方法的第二实施例的流程图； 
图3A为本发明具有高效率散热基板的发光芯片封装结构的第二实施例的立体示意图； 
图3B为图3A的3-3剖面图； 
图4为本发明具有高效率散热基板的发光芯片封装结构通过打线的方式达成电连接的第一种示意图； 
图5为本发明具有高效率散热基板的发光芯片封装结构通过打线的方式达成电连接的第二种示意图；以及 
图6为本发明具有高效率散热基板的发光芯片封装结构通过覆晶的方式达成电连接的示意图。 
其中，附图标记说明如下： 
条状基板本体    1a         绝缘本体     10a 
散热层          11a 
正极导电轨迹    12a 
负极导电轨迹    13a 
发光二极管芯片  2a         正极端       20a 
负极端          21a 
荧光胶体        3a         投光面       30a 
不透光框架层    4a 
[本发明] 
基板单元        1          正极导电基板    10 
负极导电基板    11 
架桥基板        12 
粘着胶体        2 
发光二极管芯片  3 
发光二极管芯片  3′ 
荧光胶体        4          投光面          40 
透光胶体        4′        投光面          40′ 
框架层          5 
导线            W 
第一个发光二极管芯片    31b 
第二个发光二极管芯片    32b 
第三个发光二极管芯片    33b 
基板单元                1b 
正极导电基板            10b 
负极导电基板            11b 
第一架桥基板            121b 
第二架桥基板            122b 
导线                    Wb 
第一个发光二极管芯片    31c 
第二个发光二极管芯片    32c 
第三个发光二极管芯片    33c 
基板单元                1c 
正极导电基板            10c 
负极导电基板            11c 
第一架桥基板            121c 
第二架桥基板            122c 
导线                    Wc 
第一个发光二极管芯片    31d 
第二个发光二极管芯片    32d 
第三个发光二极管芯片    33d 
基板单元                1d 
正极导电基板            10d 
负极导电基板            11d 
第一架桥基板            121d 
第二架桥基板            122d 
锡球                    b 
具体实施方式
请参阅图2、图2A至图2D、及图2E所示，其中图2为本发明具有高效率散热基板的发光二极管芯片封装方法的第一实施例的流程图；图2A至图2D分别为本发明具有高效率散热基板的发光二极管芯片封装方法的第一实施例的封装流程示意；图2E为图2D的2-2剖面图。 
由图2的流程图可知，本发明第一实施例提供一种具有高效率散热基板的发光二极管芯片封装方法，其包括下列步骤：首先，请配合图2及图2A所示，提供基板单元(substrate unit)1，其具有正极导电基板(positiveelectrode substrate)10、负极导电基板(negative electrode substrate)11、及多个彼此分开且分别设置于该正极导电基板10及该负极导电基板11之间的架桥基板(bridge substrate)12(S200)，该基板单元1可为软基板(flexible substrate)、铝基板(aluminum substrate)、陶瓷基板(ceramicsubstrate)、或铜基板(copper substrate)。 
然后，请配合图2及图2B所示，填充粘着胶体(adhesive colloid)2于该正极导电基板10、该负极导电基板11及所述多个架桥基板12之间，以连接并固定该正极导电基板10、该负极导电基板11及所述多个架桥基板12在一起(S202)，其中该粘着胶体2可为导热粘着胶体(heat-conductingadhesive colloid)，其由高导热材料所制成。 
接着，请配合图2及图2C所示，分别设置多个发光二极管芯片(LEDchip)3于该基板单元1上，并且电连接所述多个发光二极管芯片3于该正极导电基板10与该负极导电基板11之间(S204)，其中每一个发光二极管芯片3为蓝色发光二极管芯片，并且每一个发光二极管芯片3通过相对应的导线W并以打线的方式，以与该基板单元1的正、负极导电基板(10、11)产生电连接。 
紧接着，请配合图2、图2D及图2E所示，分别覆盖多个荧光胶体4于所述多个发光二极管芯片3上(S206)；最后，通过多个框架层(frame layer)5分别围绕所述多个荧光胶体4，以使得每一个荧光胶体4形成一个该封装胶体所覆盖的所述发光二极管芯片3的投光面(light-projecting surface)40(S208)。再者，每一个荧光胶体4可“由硅胶与荧光粉混合而成”或者“由环氧树脂与荧光粉混合而成”。此外，所述多个框架层5可为多个不透光框架层，例如：白色框架层。 
请参阅图3、图3A及图3B所示，其中图3为本发明具有高效率散热基板的发光二极管芯片封装方法的第二实施例的流程图；图3A为本发明具有高效率散热基板的发光芯片封装结构的第二实施例的立体示意图；图3B为图3A的3-3剖面图。 
由图3的流程图可知，第二实施例的步骤S300至S304分别与第一实施例的步骤S200至S204相同。亦即，步骤S300等同于第一实施例的图2A的示意图说明；步骤S302等同于第一实施例的图2B的示意图说明；步骤S304等同于第一实施例的图2C的示意图说明。 
请参阅图3、图3A及图3B所示，第二实施例的步骤S304之后，更进一步包括：分别覆盖多个透光胶体4′于所述多个发光二极管芯片3′上(S306)；最后，通过多个框架层(frame layer)5分别围绕所述多个透光胶体4′，以使得每一个透光胶体4′形成一个该封装胶体所覆盖的所述发光二极管芯片3′的投光面(light-projecting surface)40′(S308)。再者，每一个发光二极管芯片3′为可产生白光的发光二极管芯片组(例如由红色、绿色、蓝色三种发光二极管芯片所组合而成的发光二极管芯片组)，并且每一个透光胶体4′可为透明硅胶或透明环氧树脂。 
因此，本发明的第二实施例与第一实施例最大的不同在于：于第二实施例中，由于每一个发光二极管芯片3′为可产生白光的发光二极管芯片组(例如由红色、绿色、蓝色三种发光二极管芯片所组合而成的发光二极管芯片组)，所以所述多个透光胶体4′可为透明的。 
请参阅图4所示，其为本发明具有高效率散热基板的发光芯片封装结构通过打线的方式达成电连接的第一种示意图。由图中可知，第一个发光二极管芯片(first LED chip)31b的上、下两端具有正极端(+)及负极端(-)。第二个发光二极管芯片(second LED chip)32b的上、下两端具有负极端(-)及正极端(+)。第三个发光二极管芯片(third LED chip)33b的上、下两端具有正极端(+)及负极端(-)。 
再者，该第一个发光二极管芯片31b电性地设置于基板单元1b的第一架桥基板121b上，并且该第一个发光二极管芯片31b的正极端通过导线Wb以电连接于该基板单元1b的正极导电基板10b，该第一个发光二极管芯片31b的负极端直接电连接于该第一架桥基板121b。 
此外，该第二个发光二极管芯片32b电性地设置于该基板单元1b的第二架桥基板122b上，并且该第二个发光二极管芯片32b的负极端通过导线Wb以电连接于该第一架桥基板121b，该第二个发光二极管芯片32b的正极端直接电连接于该第二架桥基板122b。 
另外，该第三个发光二极管芯片33b电性地设置于该基板单元1b的负极导电基板11b上，并且该第三个发光二极管芯片33b的正极端通过导线Wb以电连接于该第二架桥基板122b，该第三个发光二极管芯片33b的负极端直接电连接于该负极导电基板11b。 
请参阅图5所示，其为本发明具有高效率散热基板的发光芯片封装结构通过打线的方式达成电连接的第二种示意图。由图中可知，第一个发光二极管芯片(first LED chip)31c的上表面具有正极端(+)及负极端(-)。第二个发光二极管芯片(second LED chip)32c的上表面具有负极端(-)及正极端(+)。第三个发光二极管芯片(third LED chip)33c的上表面具有正极端(+)及负极端(-)。 
再者，该第一个发光二极管芯片31c设置于基板单元1c的第一架桥基板121c上，并且该第一个发光二极管芯片31c的正、负极端分别通过两导线Wc以电连接于该基板单元1c的正极导电基板10c及该第一架桥基板121c。 
此外，该第二个发光二极管芯片32c设置于基板单元1c的第二架桥基板122c上，并且该第二个发光二极管芯片32c的负、正极端分别通过两导线Wc以电连接于该第一架桥基板121c及该第二架桥基板122c。 
另外，该第三个发光二极管芯片33c设置于基板单元1c的负极导电基板11c上，并且该第三个发光二极管芯片33c的正、负极端分别通过两导线Wc以电连接于该第二架桥基板122c及该负极导电基板11c。 
请参阅图6所示，其为本发明具有高效率散热基板的发光芯片封装结构通过覆晶的方式达成电连接的示意图。由图中可知，第一个发光二极管芯片(first LED chip)31d的下表面具有正极端(+)及负极端(-)。一第二个发光二极管芯片(second LED chip)32d的下表面具有负极端(-)及正极端(+)。第三个发光二极管芯片(third LED chip)33d的下表面具有正极端(+)及负极端(-)。 
再者，该第一个发光二极管芯片31d的正、负极端分别通过两锡球b以电连接于基板单元1d的正极导电基板10d及第一架桥基板121d。此外，该第二个发光二极管芯片32d的负、正极端分别通过两锡球b以电 连接于该第一架桥基板121d及该基板单元1d的第二架桥基板122d。另外，该第三个发光二极管芯片33d的正、负极端分别通过两锡球b以电连接于该第二架桥基板122d及该基板单元1d的负极导电基板11d。 
当然，上述所述多个发光二极管芯片的电连接方式非用以限定本发明。另外，依据不同的设计需求，所述多个发光二极管芯片(图未示)的正、负极端可以串联(parallel)、并联(serial)、或串联加并联(parallel/serial)的方式，以与该基板单元(图未示)的正、负极导电基板产生电连接。 
综上所述，本发明的发光二极管芯片封装结构使用具有高导热性质的基板单元，并且该基板单元直接分割成正极导电基板(positive electrodesubstrate)、负极导电基板(negative electrode substrate)、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板(bridgesubstrate)。因此，多个发光二极管芯片可直接电性地设置于该基板单元上，以使得所述多个发光二极管芯片能通过该基板单元以达到良好的散热效果。 
再者，本发明通过芯片直接封装(Chip On Board，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。此外，本发明的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描器光源等应用，皆为本发明所应用的范围与产品。 
但是，以上所述，仅为本发明最佳的具体实施例的详细说明与图式，惟本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以下述的权利要求为准，凡合于本发明申请专利范围的精神与其类似变化的实施例，皆应包含于本发明的范畴中，任何本领域技术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在以下本发明的专利范围。 

Claims (30)

1.一种具有高效率散热基板的发光芯片封装结构，其特征在于，包括：
基板单元，其具有正极导电基板、负极导电基板、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板；
粘着胶体，其填充于该正极导电基板、该负极导电基板及所述多个架桥基板之间，以连接并固定该正极导电基板、该负极导电基板及所述多个架桥基板在一起；
多个发光二极管芯片，其分别设置于该基板单元上，并且所述多个发光二极管芯片电连接于该正极导电基板与该负极导电基板之间；
多个封装胶体，其分别覆盖于所述多个发光二极管芯片上；以及
多个框架层，其分别围绕所述多个封装胶体，以使得每一个封装胶体形成一个该封装胶体所覆盖的所述发光二极管芯片的投光面。
2.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：该基板单元为软基板、铝基板、陶瓷基板、或铜基板。
3.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电基板产生电连接。
4.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以覆晶的方式，以与该基板单元的正、负极导电基板产生电连接。
5.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：该粘着胶体为导热粘着胶体。
6.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：所述多个封装胶体为多个荧光胶体，并且每一个发光二极管芯片为蓝色发光二极管芯片。
7.如权利要求6所述的具有高效率散热基板的发光芯片封装结构，其特征在于：每一个荧光胶体由硅胶与荧光粉混合而成。
8.如权利要求6所述的具有高效率散热基板的发光芯片封装结构，其特征在于：每一个荧光胶体由环氧树脂与荧光粉混合而成。
9.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：所述多个封装胶体为多个透光胶体，并且每一个发光二极管芯片为可产生白光的发光二极管芯片组。
10.如权利要求9所述的具有高效率散热基板的发光芯片封装结构，其特征在于：每一个透光胶体为透明硅胶。
11.如权利要求9所述的具有高效率散热基板的发光芯片封装结构，其特征在于：每一个透光胶体为透明环氧树脂。
12.如权利要求1所述的具有高效率散热基板的发光芯片封装结构，其特征在于：所述多个框架层为多个不透光框架层。
13.如权利要求12所述的具有高效率散热基板的发光芯片封装结构，其特征在于：所述多个不透光框架层为多个白色框架层。
14.一种具有高效率散热基板的发光二极管芯片封装方法，其特征在于，包括下列步骤：
提供基板单元，其具有正极导电基板、负极导电基板、及多个彼此分开且分别设置于该正极导电基板及该负极导电基板之间的架桥基板；
填充粘着胶体于该正极导电基板、该负极导电基板及所述多个架桥基板之间，以连接并固定该正极导电基板、该负极导电基板及所述多个架桥基板在一起；
分别设置多个发光二极管芯片于该基板单元上，并且电连接所述多个发光二极管芯片于该正极导电基板与该负极导电基板之间；以及
封装所述多个发光二极管芯片，以形成多个相对应所述多个发光二极管芯片的投光面。
15.如权利要求14所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：该基板单元为软基板、铝基板、陶瓷基板、或铜基板。
16.如权利要求14所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过两相对应的导线并以打线的方式，以与该基板单元的正、负极导电基板产生电连接。
17.如权利要求14所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个发光二极管芯片的正、负极端通过多个相对应的锡球并以覆晶的方式，以与该基板单元的正、负极导电基板产生电连接。
18.如权利要求14所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：该粘着胶体为导热粘着胶体。
19.如权利要求14所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：上述封装所述多个发光二极管芯片的步骤中，进一步包括：
分别覆盖多个荧光胶体于所述多个发光二极管芯片上；以及
通过多个框架层分别围绕所述多个荧光胶体，以使得每一个荧光胶体形成该相对应的投光面。
20.如权利要求19所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个发光二极管芯片为蓝色发光二极管芯片。
21.如权利要求19所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个荧光胶体由硅胶与荧光粉混合而成。
22.如权利要求19所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个荧光胶体由环氧树脂与荧光粉混合而成。
23.如权利要求19所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：所述多个框架层为多个不透光框架层。
24.如权利要求23所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：所述多个不透光框架层为多个白色框架层。
25.如权利要求14所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：上述封装所述多个发光二极管芯片的步骤中，更进一步包括：
分别覆盖多个透光胶体于所述多个发光二极管芯片上；以及
通过多个框架层分别围绕所述多个透光胶体，以使得每一个透光胶体形成该相对应的投光面。
26.如权利要求25所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个发光二极管芯片为可产生白光的发光二极管芯片组。
27.如权利要求25所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个透光胶体为透明硅胶。
28.如权利要求25所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：每一个透光胶体为透明环氧树脂。
29.如权利要求25所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：所述多个框架层为多个不透光框架层。
30.如权利要求29所述的具有高效率散热基板的发光二极管芯片封装方法，其特征在于：所述多个不透光框架层为多个白色框架层。
CN200810095814.2A 2008-04-24 2008-04-24 具有高效率散热基板的发光芯片封装结构及其封装方法 Expired - Fee Related CN101567365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810095814.2A CN101567365B (zh) 2008-04-24 2008-04-24 具有高效率散热基板的发光芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810095814.2A CN101567365B (zh) 2008-04-24 2008-04-24 具有高效率散热基板的发光芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN101567365A CN101567365A (zh) 2009-10-28
CN101567365B true CN101567365B (zh) 2011-03-30

Family

ID=41283454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810095814.2A Expired - Fee Related CN101567365B (zh) 2008-04-24 2008-04-24 具有高效率散热基板的发光芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN101567365B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143548A (zh) * 2014-08-15 2014-11-12 刘镇 覆晶式led灯具

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466230A (zh) * 2002-07-04 2004-01-07 菱生精密工业股份有限公司 发光二极管的封装成型方法及成品结构
CN1773738A (zh) * 2004-11-10 2006-05-17 斯坦雷电气株式会社 Led的制造方法
JP2008078401A (ja) * 2006-09-21 2008-04-03 Toshiba Lighting & Technology Corp 照明装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466230A (zh) * 2002-07-04 2004-01-07 菱生精密工业股份有限公司 发光二极管的封装成型方法及成品结构
CN1773738A (zh) * 2004-11-10 2006-05-17 斯坦雷电气株式会社 Led的制造方法
JP2008078401A (ja) * 2006-09-21 2008-04-03 Toshiba Lighting & Technology Corp 照明装置

Also Published As

Publication number Publication date
CN101567365A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
US8154033B2 (en) LED device and method of packaging the same
CN100546058C (zh) 功率发光二极管封装结构
CN101355126B (zh) 侧面发光型发光二极管封装体及其制造方法
CN104134741B (zh) Led显示屏模组的封装方法
CN201741721U (zh) 板上芯片发光二极管结构
CN202948972U (zh) 一种白光led模组封装结构
CN102214776B (zh) 发光二极管封装结构、照明装置及发光二极管封装用基板
CN102709278A (zh) 荧光薄膜平面薄片式led阵列光源
CN201057438Y (zh) 一种三基色片式发光二极管
TW200939450A (en) LED chip package structure manufacturing method for preventing light-emitting efficiency of fluorescent powder from being decreased due to high temperature
TW200937668A (en) LED chip package structure with different LED arrangement spacing and its packaging method
CN102820384B (zh) 发光二极管封装结构的制造方法
CN201149869Y (zh) 一种led封装结构
TW200926441A (en) LED chip package structure generating a high-efficiency light-emitting effect via rough surfaces and method for manufacturing the same
CN103545436A (zh) 蓝宝石基led封装结构及其封装方法
TWM325611U (en) LED chip package structure with a high-efficiency light-emitting effect
CN101562174B (zh) 用于背光模块的发光二极管芯片封装结构及其制作方法
CN201226356Y (zh) 避免因高温而降低荧光粉发光效率的发光二极管封装结构
CN101567365B (zh) 具有高效率散热基板的发光芯片封装结构及其封装方法
CN201213135Y (zh) 具有高效率散热基板的发光二极管芯片封装结构
CN201226357Y (zh) 用于背光模块的发光二极管芯片封装结构
CN102891141A (zh) 防水防腐散热高绝缘led陶瓷集成光源及其制作方法
CN100585820C (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN108538997A (zh) 表面贴装型支架和多芯片光电器件
CN101562139A (zh) 避免降低发光效率的发光芯片封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110330

Termination date: 20200424