CN101546756B - 具有多功能整合芯片的发光二极管封装结构及其封装方法 - Google Patents
具有多功能整合芯片的发光二极管封装结构及其封装方法 Download PDFInfo
- Publication number
- CN101546756B CN101546756B CN2008100845483A CN200810084548A CN101546756B CN 101546756 B CN101546756 B CN 101546756B CN 2008100845483 A CN2008100845483 A CN 2008100845483A CN 200810084548 A CN200810084548 A CN 200810084548A CN 101546756 B CN101546756 B CN 101546756B
- Authority
- CN
- China
- Prior art keywords
- chip
- unit
- colloid
- light
- fluorescent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000084 colloidal system Substances 0.000 claims abstract description 249
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005538 encapsulation Methods 0.000 claims description 78
- 238000012856 packing Methods 0.000 claims description 61
- 238000004020 luminiscence type Methods 0.000 claims description 35
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229920001342 Bakelite® Polymers 0.000 claims description 6
- 239000004637 bakelite Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000000843 powder Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000000741 silica gel Substances 0.000 claims description 3
- 229910002027 silica gel Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 238000005286 illumination Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Abstract
本发明公开了一种具有多功能整合芯片的发光二极管封装结构及其封装方法，该发光二极管封装结构包括：一基板单元(suBstrAte unit)、一发光单元(light-emitting unit)、一芯片单元(Chip unit)、及一封装胶体单元(pACkAgeColloid unit)。再者，该发光单元具有多个电性地设置于该基板单元上的发光二极管芯片(LED Chip)。该芯片单元电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源(power sourCe)之间。该封装胶体单元覆盖于该等发光二极管芯片上，并且该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体(stripped fluoresCent Colloid)。
Description
技术领域
本发明是有关于一种发光二极管芯片封装结构及其封装方法，尤指一种具有多功能整合芯片的发光二极管封装结构及其封装方法。
背景技术
请参阅图1所示，其为习知发光二极管的封装方法流程图。由流程图中可知，现有发光二极管的封装方法，其步骤包括：首先，提供多个封装完成的发光二极管(pACkAged LED)(S100)；接着，提供一条状基板本体(strippedsuBstrAte Body)，其上具有一正极导电轨迹(positive eleCtrode trACe)与一负极导电轨迹(negAtive eleCtrode trACe)(S102)；最后，依序将每一个封装完成的发光二极管(pACkAged LED)设置在该条状基板本体上，并将每一个封装完成的发光二极管(pACkAged LED)的正、负极端分别电性连接于该条状基板本体的正、负极导电轨迹(S104)。
然而，关于上述现有发光二极管的封装方法，由于每一颗封装完成的发光二极管(pACkAged LED)必须先从一整块发光二极管封装切割下来，然后再以表面粘着技术(SMT)工艺，将每一颗封装完成的发光二极管(pACkAgedLED)设置于该条状基板本体上，因此无法有效缩短其工艺时间。再者，由于现有发光二极管的封装结构无任何的保护装置，因此常造成供电或其它不稳定的情形发生。
由上可知，目前现有发光二极管的封装方法及其封装结构，显然具有不便与缺失存在，而待加以改善者。
因此，本发明人有感上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合学理的运用，而提出一种设计合理且有效改善上述缺失的本发明。
发明内容
本发明所要解决的技术问题，在于提供一种具有多功能整合芯片的发光二极管封装结构及其封装方法。本发明的发光二极管芯片封装结构使用一芯片单元(Chip unit)，并且将该芯片单元整合于发光二极管芯片封装结构中，因此该发光二极管芯片封装结构的发光二极管芯片能得到较佳的保护，并且能发挥较佳的发光效果及延长使用寿命。
再者，本发明通过芯片直接封装(Chip On BoArd，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。此外，本发明的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描仪光源等应用，皆为本发明所应用的范围与产品。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具有多功能整合芯片的发光二极管封装结构，其包括：一基板单元(suBstrAte unit)、一发光单元(light-emitting unit)、一芯片单元(Chip unit)、及一封装胶体单元(pACkAge Colloid unit)。
再者，该发光单元具有多个电性地设置于该基板单元上的发光二极管芯片(LED Chip)。该芯片单元电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源(power sourCe)之间。该封装胶体单元覆盖于该等发光二极管芯片上。
再者，上述发光二极管芯片封装结构更进一步包括下列七种实施态样：
第一种实施态样：该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体(stripped fluoresCent Colloid)。
第二种实施态样：该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体(stripped fluoresCent Colloid)，并且该条状荧光胶体的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)及一胶体出光面(Colloid light-exiting surfACe)。此外，该发光二极管芯片封装结构更进一步包括：一框架单元(frAme unit)，其用于包覆该条状荧光胶体而只露出该条状荧光胶体的侧表面。
第三种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)。
第四种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)。此外，该发光二极管芯片封装结构更进一步包括：一框架单元(frAme unit)，其具有多个框架层，并且每一个框架层用于围绕该相对应的荧光胶体而只露出该相对应荧光胶体的上表面。
第五种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)。此外，该发光二极管芯片封装结构更进一步包括：一框架单元(frAme unit)，其用于围绕该等荧光胶体而只露出该等荧光胶体的上表面，其中该框架单元为一不透光框架层(opAque frAme lAyer)。
第六种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)，并且每一个荧光胶体的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)及一胶体出光面(Colloidlight-exiting surfACe)。此外，该发光二极管芯片封装结构更进一步包括：一框架单元(frAme unit)，其具有多个框架层，并且每一个框架层用于包覆该相对应的荧光胶体而只露出该相对应荧光胶体的侧表面。
第七种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)，并且每一个荧光胶体的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)及一胶体出光面(Colloidlight-exiting surfACe)。此外，该发光二极管芯片封装结构更进一步包括：一框架单元(frAme unit)，其用于包覆该等荧光胶体而只露出该等荧光胶体的侧表面。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种具有多功能整合芯片的发光二极管芯片封装方法，其包括下列步骤：首先，提供一基板单元(suBstrAte unit)；接着，电性地设置一发光单元(light-emitting unit)于该基板单元上，其中该发光单元具有多个发光二极管芯片(LED Chip)；然后，电性地设置一芯片单元(Chip unit)于该基板单元上，其中该芯片单元设置于该发光单元与一电源(power sourCe)之间；接下来，覆盖一封装胶体单元(pACkAge Colloid unit)于该等发光二极管芯片上。
另外，该发光二极管芯片封装方法更进一步包括下例七种实施态样：
第一种实施态样：该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体(stripped fluoresCent Colloid)。
第二种实施态样：该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体(stripped fluoresCent Colloid)，并且该条状荧光胶体的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)及一胶体出光面(Colloid light-exiting surfACe)。此外，上述覆盖该封装胶体单元于该等发光二极管芯片上的步骤后，更进一步包括：通过一框架单元(frAme unit)，以包覆该条状荧光胶体而只露出该条状荧光胶体的侧表面。
第三种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)。
第四种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)。此外，上述覆盖该封装胶体单元于该等发光二极管芯片上的步骤后，更进一步包括：提供一具有多个框架层的框架单元(frAme unit)，并且每一个框架层用于围绕该相对应的荧光胶体而只露出该相对应荧光胶体的上表面。
第五种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)。此外，上述覆盖该封装胶体单元于该等发光二极管芯片上的步骤后，更进一步包括：通过一框架单元(frAme unit)，以围绕该等荧光胶体而只露出该等荧光胶体的上表面。
第六种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)，并且每一个荧光胶体的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)及一胶体出光面(Colloidlight-exiting surfACe)。此外，上述覆盖该封装胶体单元于该等发光二极管芯片上的步骤后，更进一步包括：提供一具有多个框架层的框架单元(frAmeunit)，并且每一个框架层用于包覆该相对应的荧光胶体而只露出该相对应荧光胶体的侧表面。
第七种实施态样：该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体(fluoresCent Colloid)，并且每一个荧光胶体的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)及一胶体出光面(Colloidlight-exiting surfACe)。此外，上述覆盖该封装胶体单元于该等发光二极管芯片上的步骤后，更进一步包括：通过一框架单元(frAme unit)，以包覆该等荧光胶体而只露出该等荧光胶体的侧表面。
因此，该等发光二极管芯片通过该芯片单元的使用，能得到较佳的保护，并且能发挥较佳的发光效果及延长使用寿命，并且本发明通过芯片直接封装(Chip On BoArd，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。
为了能更进一步了解本发明为达成预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为习知发光二极管封装方法的流程图；
图2为本发明具有多功能整合芯片的发光二极管芯片封装方法的第一实施例的流程图；
图2A至图2C分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第一实施例的封装流程示意图；
图2D为第2C图的2-2剖面图；
图3A为本发明芯片单元的第一种排列方式的示意图；
图3B为本发明芯片单元的第二种排列方式的示意图；
图4为本发明具有多功能整合芯片的发光二极管芯片封装方法的第二实施例的流程图；
图4A至图4B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第二实施例的部分封装流程示意图；
图4C为图4B的4-4剖面图；
图5为本发明具有多功能整合芯片的发光二极管芯片封装方法的第三实施例的流程图；
图5A为本发明具有多功能整合芯片的发光二极管芯片封装方法的第三实施例的部分封装流程示意图；
图5B为图5A的5-5剖面图；
图6为本发明具有多功能整合芯片的发光二极管芯片封装方法的第四实施例的流程图；
图6A至图6B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第四实施例的部分封装流程示意图；
图6C为图6B的6-6剖面图；
图7为本发明具有多功能整合芯片的发光二极管芯片封装方法的第五实施例的流程图；
图7A至第图7B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第五实施例的部分封装流程示意图；
图7C为图7B的7-7剖面图；
图8为本发明具有多功能整合芯片的发光二极管芯片封装方法的第六实施例的流程图；
图8A至图8B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第六实施例的部分封装流程示意图；
图8C为图8B的8-8剖面图；
图9为本发明具有多功能整合芯片的发光二极管芯片封装方法的第七实施例的流程图；
图9A至图9B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第七实施例的部分封装流程示意图；以及
图9C为图9B的9-9剖面图。
其中，附图标记为：
基板单元 1 基板本体 10
金属层 10A
电木层 10B
正极导电轨迹 11
负极导电轨迹 12
发光单元 2 发光二极管芯片 20
正极端 201
负极端 202
芯片单元 3 定电流芯片 31
脉冲宽度调变控制芯片32
区域控制芯片 33
过热保护芯片 34
过电流保护芯片 35
过电压保护芯片 36
抗电磁干扰芯片 37
抗静电芯片 38
电源 P 正极端 P1
负极端 P2
封装胶体单元 4A
封装胶体单元 4B 胶体弧面 40B
胶体出光面 41B
封装胶体单元 4C 荧光胶体 40C
封装胶体单元 4D 荧光胶体 40D
封装胶体单元 4e 荧光胶体 40e
封装胶体单元 4f 荧光胶体 40f
胶体弧面 400f
胶体出光面 401f
封装胶体单元 4g 荧光胶体 40g
胶体弧面 400g
胶体出光面 401g
框架单元 5B
框架单元 5D 框架层 50D
框架单元 5e
框架单元 5f 框架层 50f
框架单元 5g
具体实施方式
请参阅图2、图2A至图2C、及图2D所示，其中图2为本发明具有多功能整合芯片的发光二极管芯片封装方法的第一实施例的流程图；图2A至图2C分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第一实施例的封装流程示意图；图2D为图2C的2-2剖面图。
请配合图2及图2A所示，本发明的第一实施例提供一种具有多功能整合芯片的发光二极管芯片封装方法，其包括下列步骤：首先，提供一基板单元(suBstrAte unit)1，其中该基板单元具有一基板本体(suBstrAte Body)10、及分别形成于该基板本体10上的一正极导电轨迹(positive eleCtrode trACe)11与一负极导电轨迹(negAtive eleCtrode trACe)12(S200)。
再者，依据设计者的需要，该基板单元1可为一印刷电路板(PCB)、一软基板(flexiBle suBstrAte)、一铝基板(Aluminum suBstrAte)、一陶瓷基板(CerAmiC suBstrAte)、或一铜基板(Copper suBstrAte)。此外，该基板本体10包括一金属层(metAllAyer)10A及一成形在该金属层10A上的电木层(BAkelite lAyer)10B，并且该正、负极导电轨迹(11、12)可为铝线路(Aluminum CirCuit)或银线路(silver CirCuit)。
请配合图2及图2B所示，本发明的第一实施例更进一步包括：电性地设置一发光单元(light-emitting unit)2于该基板本体10上，其中该发光单元2具有多个发光二极管芯片(LED Chip)20(S202)；然后，电性地设置一芯片单元(Chip unit)3于该基板本体10上，其中该芯片单元3设置于该发光单元2与一电源(power sourCe)P之间(S204)，其中该电源P具有一电性连接于该正极导电轨迹11的正极端P1及一电性连接于该负极导电轨迹12的负极端P2。
再者，每一个发光二极管芯片20具有分别电性连接于该基板单元1的正、负极导电轨迹(11、12)的一正极端(positive eleCtrode side)201与一负极端(negAtive eleCtrode side)202。另外，依据不同的设计需求，该芯片单元3可为一定电流芯片(ConstAnt-Current Chip)、一脉冲宽度调变(Pulse WidthModulAtion，PWM)控制芯片、一区域控制芯片(zone Control Chip)、一过热保护(Over-TemperAture ProteCtion，OTP)芯片、一过电流保护(Over-CurrentProteCtion，OCP)芯片、一过电压保护(Over-VoltAge ProteCtion，OVP)芯片、一抗电磁干扰(Anti-EleCtromAgnetiC InterferenCe，Anti-EMI)芯片、或一抗静电(Anti-EleCtrostAtiC DisChArge，Anti-ESD)芯片。或者，该芯片单元3为一定电流芯片、一脉冲宽度调变控制芯片、一区域控制芯片、一过热保护芯片、一过电流保护芯片、一过电压保护芯片、一抗电磁干扰芯片、及一抗静电芯片的任意组合。
此外，请参阅图3A及图3B所示，其分别为本发明芯片单元的第一种及第二种排列方式的示意图。由该等图中可知，该芯片单元3可由一定电流芯片31、一脉冲宽度调变控制芯片32、一区域控制芯片33、一过热保护芯片34、一过电流保护芯片35、一过电压保护芯片36、一抗电磁干扰芯片37、及一抗静电芯片38组合而成。再者，该定电流芯片31、该脉冲宽度调变控制芯片32、该区域控制芯片33、该过热保护芯片34、该过电流保护芯片35、该过电压保护芯片36、该抗电磁干扰芯片37、及该抗静电芯片38可并联(pArAllel)在一起(如图3A所示)，或者该定电流芯片31、该脉冲宽度调变控制芯片32、该区域控制芯片33、该过热保护芯片34、该过电流保护芯片35、该过电压保护芯片36、该抗电磁干扰芯片37、及该抗静电芯片38可串联(series)在一起(如图3B所示)。
请配合图2、图2C及图2D所示，本发明的第一实施例更进一步包括：覆盖一封装胶体单元(pACkAge Colloid unit)4A于该等发光二极管芯片20上(S206)。再者，该封装胶体单元4A为一相对应该等发光二极管芯片20的条状荧光胶体(stripped fluoresCent Colloid)，并且该条状荧光胶体可「由一硅胶(siliCon)与一荧光粉(fluoresCent powder)混合而成」或「由一环氧树脂(epoxy)与一荧光粉(fluoresCent powder)混合而成]。
请参阅图4、图4A至图4B、及图4C所示，其中图4为本发明具有多功能整合芯片的发光二极管芯片封装方法的第二实施例的流程图；图4A至图4B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第二实施例的部分封装流程示意图；图4C为图4B的4-4剖面图。
由图4的流程图中可知，第二实施例的步骤S300至S304分别与第一实施例的步骤S200至S204相同。亦即，步骤S300等同于第一实施例的图2A的示意图说明；步骤S302及S304等同于第一实施例的图2B的示意图说明。
请参阅图4及图4A所示，本发明第二实施例的步骤S304之后，更进一步包括：覆盖一封装胶体单元(pACkAge Colloid unit)4B于该等发光二极管芯片20上，并且该封装胶体单元4B的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)40B及一胶体出光面(Colloid light-exitingsurfACe)41B(S306)。再者，该封装胶体单元4B可为一相对应该等发光二极管芯片20的条状荧光胶体(stripped fluoresCent Colloid)，因此该条状荧光胶体的上表面及前表面分别为该胶体弧面(Colloid CAmBered surfACe)40B及该胶体出光面(Colloid light-exiting surfACe)41B。
请参阅图4、图4B及图4C所示，本发明第二实施例更进一步包括：通过一框架单元(frAme unit)5B，以包覆该封装胶体单元4B而只露出该封装胶体单元4B的侧表面(即为该胶体出光面41B)(S308)，并且该框架单元5B为一不透光框架层(opAque frAme lAyer)。
请参阅图5、图5A及图5B所示，其中图5为本发明具有多功能整合芯片的发光二极管芯片封装方法的第三实施例的流程图；图5A为本发明具有多功能整合芯片的发光二极管芯片封装方法的第三实施例的部分封装流程示意图；图5B为图5A的5-5剖面图。
由图5的流程图中可知，第三实施例的步骤S400至S404分别与第一实施例的步骤S200至S204相同。亦即，步骤S400等同于第一实施例的图2A的示意图说明；步骤S402及S404等同于第一实施例的图2B的示意图说明。再者，配合图5A及图5B所示，本发明第三实施例的步骤S404之后，更进一步包括：分别覆盖多个荧光胶体(fluoresCent Colloid)40C于该等发光二极管芯片20上(S406)，其中该等荧光胶体40C组成一封装胶体单元4C。
请参阅图6、图6A至图6B、及图6C所示，其中图6为本发明具有多功能整合芯片的发光二极管芯片封装方法的第四实施例的流程图；图6A至图6B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第四实施例的部分封装流程示意图；图6C为图6B的6-6剖面图。
由图6的流程图中可知，第四实施例的步骤S500至S504分别与第一实施例的步骤S200至S204相同。亦即，步骤S500等同于第一实施例的图2A的示意图说明；步骤S502及S504等同于第一实施例的图2B的示意图说明。
请参阅图6及图6A所示，本发明第四实施例的步骤S504之后，更进一步包括：分别覆盖多个荧光胶体(fluoresCent Colloid)40D于该等发光二极管芯片20上(S506)，其中该等荧光胶体40D组成一封装胶体单元4D；然后，提供一具有多个框架层50D的框架单元(frAme unit)5D，并且每一个框架层50D用于围绕该相对应的荧光胶体40D而只露出该相对应荧光胶体40D的上表面(S508)，其中该等框架层50D为多个不透光框架层(opAque frAme lAyer)。
请参阅图7、图7A至图7B、及图7C所示，其中图7为本发明具有多功能整合芯片的发光二极管芯片封装方法的第五实施例的流程图；图7A至图7B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第五实施例的部分封装流程示意图；图7C为图7B的7-7剖面图。
由图7的流程图中可知，第五实施例的步骤S600至S604分别与第一实施例的步骤S200至S204相同。亦即，步骤S600等同于第一实施例的图2A的示意图说明；步骤S602及S604等同于第一实施例的图2B的示意图说明。
请参阅图7及图7A所示，本发明第五实施例的步骤S604之后，更进一步包括：分别覆盖多个荧光胶体(fluoresCent Colloid)40e于该等发光二极管芯片20上(S606)，其中该等荧光胶体40e组成一封装胶体单元4e；然后，通过一框架单元(frAme unit)5e，以围绕该等荧光胶体40e而只露出该等荧光胶体40e的上表面(S608)，其中该框架单元5e为一不透光框架层(opAquefrAme lAyer)。
请参阅图8、图8A至图8B、及图8C所示，其中图8为本发明具有多功能整合芯片的发光二极管芯片封装方法的第六实施例的流程图；图8A至图8B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第六实施例的部分封装流程示意图；图8C为图8B的8-8剖面图。
由图8的流程图中可知，第六实施例的步骤S700至S704分别与第一实施例的步骤S200至S204相同。亦即，步骤S700等同于第一实施例的图2A的示意图说明；步骤S702及S704等同于第一实施例的图2B的示意图说明。
请参阅图8及图8A所示，本发明第六实施例的步骤S704之后，更进一步包括：分别覆盖多个荧光胶体(fluoresCent Colloid)40f于该等发光二极管芯片20上，并且每一个荧光胶体40f的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)400f及一胶体出光面(Colloid light-exitingsurfACe)401f(S706)。再者，该等荧光胶体40f组合成一封装胶体单元(pACkAge Colloid unit)4f。
请参阅图8、图8B及图8C所示，本发明第六实施例更进一步包括：提供一具有多个框架层50f的框架单元(frAme unit)5f，并且每一个框架层50f用于包覆该相对应的荧光胶体40f而只露出该相对应荧光胶体40f的侧表面(S708)，其中该等框架层50f为多个不透光框架层(opAque frAme lAyer)。
请参阅图9、图9A至图9B、及图9C所示，其中图9为本发明具有多功能整合芯片的发光二极管芯片封装方法的第七实施例的流程图；图9A至图9B分别为本发明具有多功能整合芯片的发光二极管芯片封装方法的第七实施例的部分封装流程示意图；图9C为图9B的9-9剖面图。
由图9的流程图中可知，第七实施例的步骤S800至S804分别与第一实施例的步骤S200至S204相同。亦即，步骤S800等同于第一实施例的图2A的示意图说明；步骤S802及S804等同于第一实施例的图2B的示意图说明。
请参阅图9及图9A所示，本发明第七实施例的步骤S804之后，更进一步包括：分别覆盖多个荧光胶体(fluoresCent Colloid)40g于该等发光二极管芯片20上，并且每一个荧光胶体40g的上表面及前表面分别具有一胶体弧面(Colloid CAmBered surfACe)400g及一胶体出光面(Colloid light-exitingsurfACe)401g(S806)。再者，该等荧光胶体40g组合成一封装胶体单元(pACkAge Colloid unit)4g。
请参阅图9、图9B及图9C所示，本发明第七实施例更进一步包括：通过一框架单元(frAme unit)5g，以包覆该等荧光胶体40g而只露出该等荧光胶体40g的侧表面(S808)，其中该框架单元5g为一不透光框架层(opAque frAmelAyer)。
综上所述，本发明的发光二极管芯片封装结构使用一芯片单元(Chipunit)，并且将该芯片单元整合于发光二极管芯片封装结构中，因此该发光二极管芯片封装结构的发光二极管芯片能得到较佳的保护，并且能发挥较佳的发光效果及延长使用寿命。
再者，本发明通过芯片直接封装(Chip On BoArd，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。此外，本发明的结构设计更适用于各种光源，诸如背光模块、装饰灯条、照明用灯、或是扫描仪光源等应用，皆为本发明所应用的范围与产品。
因此，该等发光二极管芯片通过该芯片单元的使用，能得到较佳的保护，并且能发挥较佳的发光效果及延长使用寿命，并且本发明通过芯片直接封装(Chip On BoArd，COB)工艺并利用压模(die mold)的方式，以使得本发明可有效地缩短其工艺时间，而能进行大量生产。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (28)
1.一种具有多功能整合芯片的发光二极管封装结构，其特征在于，包括：
一基板单元；
一发光单元，其具有多个电性地设置于该基板单元上的发光二极管芯片；
一芯片单元，其电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源之间；
一封装胶体单元，其覆盖于该等发光二极管芯片上，该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体；以及
一框架单元，其用于包覆该条状荧光胶体而只露出该条状荧光胶体的侧表面，其中该条状荧光胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且该框架单元为一不透光框架层。
2.如权利要求1所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该基板单元为一印刷电路板、一软基板、一铝基板、一陶瓷基板、或一铜基板。
3.如权利要求1所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。
4.如权利要求3所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该基板本体包括一金属层及一成形在该金属层上的电木层。
5.如权利要求3所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该正、负极导电轨迹为铝线路或银线路。
6.如权利要求3所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。
7.如权利要求1所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该芯片单元为一定电流芯片(ConstAnt-Current Chip)、一脉冲宽度调变控制芯片(PWM Control Chip)、一区域控制芯片(zone Control Chip)、一过热保护芯片(OTP Chip)、一过电流保护芯片(OCP Chip)、一过电压保护芯片(OVP Chip)、一抗电磁干扰芯片(Anti-EMI Chip)、或一抗静电芯片(Anti-ESD Chip)。
8.如权利要求1所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该芯片单元为一定电流芯片(ConstAnt-Current Chip)、一脉冲宽度调变控制芯片(PWM Control Chip)、一区域控制芯片(zone Control Chip)、一过热保护芯片(OTP Chip)、一过电流保护芯片(OCP Chip)、一过电压保护芯片(OVP Chip)、一抗电磁干扰芯片(Anti-EMI Chip)、及一抗静电芯片(Anti-ESD Chip)的任意组合。
9.如权利要求1所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该芯片单元由一定电流芯片(ConstAnt-Current Chip)、一脉冲宽度调变控制芯片(PWM Control Chip)、一区域控制芯片(zone Control Chip)、一过热保护芯片(OTP Chip)、一过电流保护芯片(OCP Chip)、一过电压保护芯片(OVP Chip)、一抗电磁干扰芯片(Anti-EMI Chip)、及一抗静电芯片(Anti-ESD Chip)组合而成。
10.如权利要求1所述的具有多功能整合芯片的发光二极管封装结构，其特征在于：该条状荧光胶体由一硅胶(siliCon)与一荧光粉(fluoresCent powder)混合而成或由一环氧树脂(epoxy)与一荧光粉(fluoresCent powder)混合而成。
11.一种具有多功能整合芯片的发光二极管封装结构，其特征在于，包括：
一基板单元；
一发光单元，其具有多个电性地设置于该基板单元上的发光二极管芯片；
一芯片单元，其电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源之间；
一封装胶体单元，其具有多个覆盖这些发光二极管芯片的荧光胶体；以及
一框架单元，其具有多个框架层，并且每一个框架层用于围绕该相对应的荧光胶体而只露出该相对应荧光胶体的上表面，其中该等框架层为多个不透光框架层。
12.一种具有多功能整合芯片的发光二极管封装结构，其特征在于，包括：
一基板单元；
一发光单元，其具有多个电性地设置于该基板单元上的发光二极管芯片；
一芯片单元，其电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源之间；
一封装胶体单元，其具有多个覆盖这些发光二极管芯片的荧光胶体；以及
一框架单元，其用于围绕该等荧光胶体而只露出该等荧光胶体的上表面，其中该框架单元为一不透光框架层。
13.一种具有多功能整合芯片的发光二极管封装结构，其特征在于，包括：
一基板单元；
一发光单元，其具有多个电性地设置于该基板单元上的发光二极管芯片；
一芯片单元，其电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源之间；
一封装胶体单元，其具有多个覆盖这些发光二极管芯片的荧光胶体；以及
一框架单元，其具有多个框架层，并且每一个框架层用于包覆该相对应的荧光胶体而只露出该相对应荧光胶体的侧表面，其中每一个荧光胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且该等框架层为多个不透光框架层。
14.一种具有多功能整合芯片的发光二极管封装结构，其特征在于，包括：
一基板单元；
一发光单元，其具有多个电性地设置于该基板单元上的发光二极管芯片；
一芯片单元，其电性地设置于该基板单元上，并且该芯片单元设置于该发光单元与一电源之间；
一封装胶体单元，其具有多个覆盖这些发光二极管芯片的荧光胶体；以及
一框架单元，其用于包覆该等荧光胶体而只露出该等荧光胶体的侧表面，其中每一个荧光胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且该框架单元为一不透光框架层。
15.一种具有多功能整合芯片的发光二极管芯片封装方法，其特征在于，包括下列步骤：
提供一基板单元；
电性地设置一发光单元于该基板单元上，其中该发光单元具有多个发光二极管芯片；
电性地设置一芯片单元于该基板单元上，其中该芯片单元设置于该发光单元与一电源之间；以及
覆盖一封装胶体单元于该等发光二极管芯片上，该封装胶体单元为一相对应该等发光二极管芯片的条状荧光胶体；
通过一框架单元，以包覆该条状荧光胶体而只露出该条状荧光胶体的侧表面，其中该条状荧光胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且该框架单元为一不透光框架层。
16.如权利要求15所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该基板单元为一印刷电路板、一软基板、一铝基板、一陶瓷基板、或一铜基板。
17.如权利要求15所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该基板单元具有一基板本体、及分别形成于该基板本体上的一正极导电轨迹与一负极导电轨迹。
18.如权利要求17所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该基板本体包括一金属层及一成形在该金属层上的电木层(BAkelite lAyer)。
19.如权利要求17所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该正、负极导电轨迹为铝线路或银线路。
20.如权利要求17所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：每一个发光二极管芯片具有分别电性连接于该基板单元的正、负极导电轨迹的一正极端与一负极端。
21.如权利要求15所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该芯片单元为一过电流保护(Over-Current ProteCtion，OCP)芯片、一过电压保护(Over-VoltAge ProteCtion，OVP)芯片、一抗电磁干扰(Anti-EleCtromAgnetiC InterferenCe，Anti-EMI)芯片、或一抗静电(Anti-EleCtrostAtiC DisChArge，Anti-ESD)芯片。
22.如权利要求15所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该芯片单元为一过电流保护(Over-Current ProteCtion，OCP)芯片、一过电压保护(Over-VoltAge ProteCtion，OVP)芯片、一抗电磁干扰(Anti-EleCtromAgnetiC InterferenCe，Anti-EMI)芯片、及一抗静电(Anti-EleCtrostAtiC DisChArge，Anti-ESD)芯片的任意组合。
23.如权利要求15所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该芯片单元由一过电流保护(Over-Current ProteCtion，OCP)芯片、一过电压保护(Over-VoltAge ProteCtion，OVP)芯片、一抗电磁干扰(Anti-EleCtromAgnetiC InterferenCe，Anti-EMI)芯片、及一抗静电(Anti-EleCtrostAtiC DisChArge，Anti-ESD)芯片组合而成。
24.如权利要求15所述的具有多功能整合芯片的发光二极管芯片封装方法，其特征在于：该条状荧光胶体由一硅胶(siliCon)与一荧光粉(fluoresCentpowder)混合而成或由一环氧树脂与一荧光粉(fluoresCent powder)混合而成。
25.一种具有多功能整合芯片的发光二极管芯片封装方法，其特征在于，包括下列步骤：
提供一基板单元；
电性地设置一发光单元于该基板单元上，其中该发光单元具有多个发光二极管芯片；
电性地设置一芯片单元于该基板单元上，其中该芯片单元设置于该发光单元与一电源之间；
覆盖一封装胶体单元于该等发光二极管芯片上，该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体；以及
提供一具有多个框架层的框架单元，并且每一个框架层用于围绕该相对应的荧光胶体而只露出该相对应荧光胶体的上表面，其中该等框架层为多个不透光框架层。
26.一种具有多功能整合芯片的发光二极管芯片封装方法，其特征在于，包括下列步骤：
提供一基板单元；
电性地设置一发光单元于该基板单元上，其中该发光单元具有多个发光二极管芯片；
电性地设置一芯片单元于该基板单元上，其中该芯片单元设置于该发光单元与一电源之间；
覆盖一封装胶体单元于该等发光二极管芯片上，该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体；以及
通过一框架单元，以围绕该等荧光胶体而只露出该等荧光胶体的上表面，其中该框架单元为一不透光框架层。
27.一种具有多功能整合芯片的发光二极管芯片封装方法，其特征在于，包括下列步骤：
提供一基板单元；
电性地设置一发光单元于该基板单元上，其中该发光单元具有多个发光二极管芯片；
电性地设置一芯片单元于该基板单元上，其中该芯片单元设置于该发光单元与一电源之间；
覆盖一封装胶体单元于该等发光二极管芯片上，该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体；以及
提供一具有多个框架层的框架单元，并且每一个框架层用于包覆该相对应的荧光胶体而只露出该相对应荧光胶体的侧表面，其中每一个荧光胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且该等框架层为多个不透光框架层。
28.一种具有多功能整合芯片的发光二极管芯片封装方法，其特征在于，包括下列步骤：
提供一基板单元；
电性地设置一发光单元于该基板单元上，其中该发光单元具有多个发光二极管芯片；
电性地设置一芯片单元于该基板单元上，其中该芯片单元设置于该发光单元与一电源之间；
覆盖一封装胶体单元于该等发光二极管芯片上，该封装胶体单元具有多个相对应该等发光二极管芯片的荧光胶体；以及
通过一框架单元，以包覆该等荧光胶体而只露出该等荧光胶体的侧表面，其中每一个荧光胶体的上表面及前表面分别具有一胶体弧面及一胶体出光面，并且该框架单元为一不透光框架层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100845483A CN101546756B (zh) | 2008-03-25 | 2008-03-25 | 具有多功能整合芯片的发光二极管封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100845483A CN101546756B (zh) | 2008-03-25 | 2008-03-25 | 具有多功能整合芯片的发光二极管封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546756A CN101546756A (zh) | 2009-09-30 |
| CN101546756B true CN101546756B (zh) | 2010-11-10 |
Family
ID=41193775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100845483A Active CN101546756B (zh) | 2008-03-25 | 2008-03-25 | 具有多功能整合芯片的发光二极管封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101546756B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103840071B (zh) * | 2014-03-21 | 2016-08-17 | 苏州东山精密制造股份有限公司 | 一种led灯条制作方法及led灯条 |
| CN103939810A (zh) * | 2014-05-12 | 2014-07-23 | 苏州东山精密制造股份有限公司 | 一种背光模组及其制造工艺 |
| CN108321150B (zh) * | 2017-12-21 | 2021-01-08 | 维沃移动通信有限公司 | 一种光源及光源的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075609A (zh) * | 2006-05-15 | 2007-11-21 | 宏齐科技股份有限公司 | 发光二极管芯片的封装结构及其方法 |
-
2008
- 2008-03-25 CN CN2008100845483A patent/CN101546756B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075609A (zh) * | 2006-05-15 | 2007-11-21 | 宏齐科技股份有限公司 | 发光二极管芯片的封装结构及其方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2005-39167A 2005.02.10 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101546756A (zh) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8162510B2 (en) | LED chip package structure with multifunctional integrated chips and a method for making the same | |
| CN107091412A (zh) | 条形光源及其制造方法、背光模组、电子设备 | |
| EP1892773A1 (en) | Light emitting element mounting board, light emitting module and lighting equipment | |
| US20110189803A1 (en) | Led chip package structure in order to prevent the light-emitting efficiency of fluorescent powder from decreasing due to high temperature and method for making the same | |
| CN101546755A (zh) | 具有不同排列间距的发光二极管封装结构及其封装方法 | |
| TW200937668A (en) | LED chip package structure with different LED arrangement spacing and its packaging method | |
| US20090224266A1 (en) | LED chip package structure applied to a backlight module and method for making the same | |
| CN101546756B (zh) | 具有多功能整合芯片的发光二极管封装结构及其封装方法 | |
| US20090152570A1 (en) | LED chip package structure with high-efficiency light emission by rough surfaces and method of making the same | |
| CN105280795A (zh) | 发光单元与发光模块 | |
| CN101728370B (zh) | 化合物半导体元件的封装模块结构及其制造方法 | |
| CN201226357Y (zh) | 用于背光模块的发光二极管芯片封装结构 | |
| CN101562174B (zh) | 用于背光模块的发光二极管芯片封装结构及其制作方法 | |
| CN201226356Y (zh) | 避免因高温而降低荧光粉发光效率的发光二极管封装结构 | |
| CN101562139B (zh) | 避免降低发光效率的发光芯片封装结构及其制作方法 | |
| CN108538997A (zh) | 表面贴装型支架和多芯片光电器件 | |
| CN100585820C (zh) | 具高效率发光效果的发光二极管封装方法及其封装结构 | |
| CN101477954B (zh) | 具高效率侧向发光效果的发光二极管芯片封装方法及结构 | |
| US7829901B2 (en) | LED chip package structure with high-efficiency light-emitting effect and method for making the same | |
| CN209926238U (zh) | 一种汽车照明装置和车灯 | |
| CN101494173B (zh) | 具有粗糙发光面的发光二极管芯片封装结构及其封装方法 | |
| CN201122599Y (zh) | 具有高效率发光效果的发光二极管芯片封装结构 | |
| CN201238053Y (zh) | 具有不同排列间距的发光二极管芯片封装结构 | |
| CN101256964A (zh) | 多颗表面黏着型发光二极管制造方法及其结构 | |
| CN101567365B (zh) | 具有高效率散热基板的发光芯片封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |