CN200990611Y - 一种数字信号符号同步电路 - Google Patents

Abstract

一种数字信号符号同步电路，其包含：采样时钟，对输入模拟信号采样得到数字信号；内插滤波器，输入端接收采样得到的数字信号；鉴相器：输入端接收内插滤波器的输出信号；环路滤波器：输入端接收鉴相器的输出信号；控制器：输入端接收环路滤波器的输出信号，输出端连接内插滤波器；2倍降采样器：其输入端接收内插滤波器的输出信号。本实用新型提供的数字信号符号同步电路，采用纯数字处理方式实现ATSC的数字位同步，模拟信号通过2倍过采样后，得到数字输入信号，通过后续数字电路处理得到在最佳采样点附近采样得到的数据，结果达到预期目标，降低原先模拟电路的不可靠性。

Description

一种数字信号符号同步电路

技术领域

本实用新型涉及电子工程领域，进一步涉及一种应用于ATSC高清广播电视数字传输系统接收端基带信号的数字符号同步电路。

背景技术

ATSC(Advanced Television Systems Committee，高级电视业务顾问委员会)是美国数字电视大联盟提出的一种高清数字电视广播传输技术。它采用了6M传输带宽，调制方式为8进制幅度基带调制方式。ATSC高清数字电视广播传输技术是一种数字通信技术，它要求接收机实现数字离散值判决。对于数字离散值判决，选择最佳判决点，也就是数字比特位同步技术，是实现正确数字信号传输的关键技术之一。目前数字比特位同步技术一般采用锁相环对接收数据的相位进行跟踪，从而使判决点在最佳判决点附近。如图1所示，其整个电路结构是基于模拟电路来实现的，但是模拟电路存在不可靠性，故需要提出一种纯数字的数字位同步电路。

实用新型内容

本实用新型要解决的技术问题是，提供一种数字信号符号同步电路，采用纯数字的处理方式来实现ATSC的数字位同步，输出信号可达到预期的处理效果，同时降低原先模拟电路的不可靠性。

为了达到上述目的，本实用新型提供一种数字信号符号同步电路，其包含：

采样时钟，其是一个模/数转换器，对输入的模拟信号进行2倍过采样，采样后得到数字信号；

内插滤波器，其输入端接收采样得到的数字信号；该内插滤波器处于工作状态时，对接收的数字信号进行滤波；处于非工作状态时，其被旁路，直接输出接收的数字信号；

鉴相器：其输入端接收内插滤波器的输出信号，进行鉴相操作；

环路滤波器：其输入端接收鉴相器的输出信号，进行环路滤波；

控制器：其输入端接收环路滤波器的输出信号，输出端连接内插滤波器，该控制器的输出信号控制内插滤波器的工作状态；

2倍降采样器：其输入端接收内插滤波器的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。

所述的采样时钟具有4倍带通信号的带宽。

所述的采样时钟还独立连接一个自由振荡的晶振。

所述的内插滤波器处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数：Sinc(x)＝Sin(x)/x。

所述的鉴相器对接收信号进行鉴相操作，将得到鉴相结果u_t(2r)输出：

u(2r)＝x(2r-1){x(2r)-x(2r-2)}；

其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。

所述的环路滤波器是有源比例积分器，其对接收信号进行环路滤波，滤除信号中的高频分量，即：

y(n)＝y(n-1)+c₁[u(n)-u(n-1)]+c₂u(n)；

c₁＝2ω_nξ/K；

$c_2={\mathrm{\ω}}_n^2/\left(\mathrm{Kf}\right);$

其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ω_n为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。

所述的控制器是一累加器，其对输入信号进行累加处理，当累加值达到预定阈值时，控制器产生控制信号，使内插滤波器处于工作状态，同时清零控制器。

本实用新型提供的数字信号符号同步电路，不需要对采样时钟的晶振进行控制；采用纯数字处理方式来实现ATSC的数字位同步，模拟信号通过2倍过采样后，就可以作为数字输入信号，通过后续数字电路进行处理，得到在最佳采样点附近采样得到的数据，处理结果可达到预期目标，降低了原先模拟电路的不可靠性。

附图说明

图1是背景技术中的锁相环位同步的电路结构图；

图2是本实用新型提供的数字信号符号同步电路的电路结构图；

图3是本实用新型中的内插滤波器的电路结构图；

图4是本实用新型中的鉴相器的电路结构图；

图5是本实用新型中的环路滤波器的电路结构图；

图6是本实用新型应用于抗多径系统的示意图。

具体实施方式

以下根据图2～图6，以ATSC高清电视广播为例，具体说明本实用新型的一种较佳实施方式：

如图2所示，是本实用新型提供的数字信号符号同步电路的电路结构图，其包含：

采样时钟1，其是一个模/数转换器(型号为AD9246BSVZ-105)，具有4倍带通信号的带宽，对输入的模拟信号进行2倍过采样，采样后得到数字信号；该采样时钟还独立连接一个自由振荡的晶振7；

ATSC高清电视广播传输带通信号的带宽是6M，输入的模拟信号由24.4MHz的采样频率的时钟进行采样，提供采样时钟的晶振是独立的，自由振荡的，振荡频率为24.4MHz。

内插滤波器2(型号为xilinx XC4VSX55)，其输入端接收采样得到的数字信号；

该内插滤波器2处于非工作状态时，其被旁路，直接输出接收的数字信号；

如图3所示，该内插滤波器2处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数：Sinc(x)＝Sin(x)/x；图3中的各个抽头的系数h(n)就是Sinc(nT)的函数值，其中采样时间T＝40.98ns，n为采样序列，n为[-99]。

鉴相器3(型号为SV2100)，其输入端接收内插滤波器2的输出信号，如图4所示，该鉴相器3对接收信号进行鉴相操作，将得到鉴相结果u_t(2r)输出：

u(2r)＝x(2r-1){x(2r)-x(2r-2)}；

其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。

环路滤波器4(型号为SV1100)，其是有源比例积分器，输入端接收鉴相器3的输出信号，如图5所示，该环路滤波器4对接收信号进行环路滤波，滤除信号中的高频分量，即：

y(n)＝y(n-1)+c₁[u(n)-u(n-1)]+c₂u(n)；

c₁＝2ω_nξ/K；

$c_2={\mathrm{\ω}}_n^2/\left(\mathrm{Kf}\right);$

其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ω_n为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率；

本实施例中，c1取4.0867e-005，c2取1.4451e-008。

控制器5(型号为74HC4060)，其输入端接收环路滤波器4的输出信号，输出端连接内插滤波器2，该控制器5的输出信号控制内插滤波器2的工作状态；

所述的控制器5是一累加器，其对输入信号进行累加处理，当累加值达到预定阈值1时，控制器5产生控制信号，使内插滤波器2处于工作状态，同时清零控制器5。

2倍降采样器6(型号为74HC377)，其输入端接收内插滤波器2的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。

本实用新型提供的数字信号符号同步电路，如图6所示，可具体应用于数字抗多径系统中；在该系统中，基带信号的采样频率为24.4MHz；本实用新型中的采样时钟1的型号为AD9246BSVZ-105，内插滤波器2可以直接用Xilinx公司的数字有限冲激响应滤波器IP来实现，只需在调用IP时，填入相应的抽头系数即可。从实际效果来看，使用本实用新型可以达到预期的目标。

本实用新型提供的数字信号符号同步电路，不需要对采样时钟的晶振进行控制；采用纯数字处理方式来实现ATSC的数字位同步，模拟信号通过2倍过采样后，就可以作为数字输入信号，通过后续数字电路进行处理，得到在最佳采样点附近采样得到的数据，处理结果可达到预期目标，降低了原先模拟电路的不可靠性。

Claims (8)

1.一种数字信号符号同步电路，其特征在于，包括：

采样时钟(1)，其是一个模/数转换器，对输入的模拟信号进行2倍过采样得到数字信号；

内插滤波器(2)，其输入端接收采样得到的数字信号；该内插滤波器(2)处于工作状态时，对接收的数字信号进行滤波；处于非工作状态时，其被旁路，直接输出接收的数字信号；

鉴相器(3)：其输入端接收内插滤波器(2)的输出信号，进行鉴相操作；

环路滤波器(4)：其输入端接收鉴相器(3)的输出信号，进行环路滤波；

控制器(5)：其输入端接收环路滤波器(4)的输出信号，输出端连接内插滤波器(2)，该控制器(5)的输出信号控制内插滤波器(2)的工作状态；

2倍降采样器(6)：其输入端接收内插滤波器(2)的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。

2.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的采样时钟(1)具有4倍带通信号的带宽。

3.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的采样时钟(1)还独立连接一个自由振荡的晶振(7)。

4.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的内插滤波器(2)处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数：Sinc(x)＝Sin(x)/x。

5.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的鉴相器(3)对接收信号进行鉴相操作，将得到鉴相结果u_t(2r)输出：

u_t(2r)＝x(2r-1){x(2r)-x(2r-2)}；

其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。

6.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的环路滤波器(4)是有源比例积分器。

7.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的环路滤波器(4)对接收信号进行环路滤波，滤除信号中的高频分量，即：

y(n)＝y(n-1)+c₁[u(n)-u(n-1)]+c₂u(n)；

c₁＝2ω_nξ/K；

$c_2={\mathrm{\ω}}_n^2/\left(\mathrm{Kf}\right);$

其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ω_n为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。

8.如权利要求1所述的数字信号符号同步电路，其特征在于，所述的控制器(5)是一累加器，其对输入信号进行累加处理，当累加值达到预定阈值时，控制器(5)产生控制信号，使内插滤波器(2)处于工作状态，同时清零控制器(5)。

Images