CN1988435B - 一种数字比特位同步方法 - Google Patents

一种数字比特位同步方法 Download PDF

Info

Publication number
CN1988435B
CN1988435B CN2006101474570A CN200610147457A CN1988435B CN 1988435 B CN1988435 B CN 1988435B CN 2006101474570 A CN2006101474570 A CN 2006101474570A CN 200610147457 A CN200610147457 A CN 200610147457A CN 1988435 B CN1988435 B CN 1988435B
Authority
CN
China
Prior art keywords
signal
output
filter
interpolation filter
receives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101474570A
Other languages
English (en)
Other versions
CN1988435A (zh
Inventor
刘才勇
竺海安
王国中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INESA Electron Co., Ltd.
Original Assignee
Central Academy of SVA Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Academy of SVA Group Co Ltd filed Critical Central Academy of SVA Group Co Ltd
Priority to CN2006101474570A priority Critical patent/CN1988435B/zh
Publication of CN1988435A publication Critical patent/CN1988435A/zh
Application granted granted Critical
Publication of CN1988435B publication Critical patent/CN1988435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种数字比特位同步方法，其包含：步骤1、模/数转换；步骤2、数据滤波；步骤3、数据鉴相；步骤4、环路滤波；步骤5、累加控制；步骤6、2倍降采样。本发明提供的数字比特位同步方法，采用纯数字处理方式实现ATSC的数字位同步，模拟信号通过2倍过采样后，得到数字输入信号，通过后续数字电路处理得到在最佳采样点附近采样得到的数据，结果达到预期目标，降低原先模拟电路的不可靠性。

Description

一种数字比特位同步方法
技术领域
本发明涉及电子工程领域，进一步涉及一种应用于ATSC高清广播电视数字传输系统接收端基带信号位同步的方法。
背景技术
ATSC(Advanced Television Systems Committee，高级电视业务顾问委员会)是美国数字电视大联盟提出的一种高清数字电视广播传输技术。它采用了6M传输带宽，调制方式为8进制幅度基带调制方式。ATSC高清数字电视广播传输技术是一种数字通信技术，它要求接收机实现数字离散值判决。对于数字离散值判决，选择最佳判决点，也就是数字比特位同步技术，是实现正确数字信号传输的关键技术之一。目前数字比特位同步技术一般采用锁相环对接收数据的相位进行跟踪，从而使判决点在最佳判决点附近。如图1所示，其整个电路结构是基于模拟电路来实现的，但是模拟电路存在不可靠性，故需要提出一种纯数字的数字位同步方法。
发明内容
本发明要解决的技术问题是，提供一种数字比特位同步方法，采用纯数字的处理方式来实现ATSC的数字位同步，输出信号可达到预期的处理效果，同时降低原先模拟电路的不可靠性。
为了达到上述目的，本发明提供一种数字比特位同步方法，其包含以下步骤：
步骤1、模/数转换：采样时钟对输入的模拟信号进行2倍过采样，得到数字信号；
步骤2、数据滤波：
若内插滤波器接收到控制器发出的控制信号，则处于工作状态，对接收的采样得到的数字信号进行数据滤波；
若内插滤波器没有接收到控制器发出的控制信号，则处于非工作状态，直接输出接收的采样得到的数字信号；
步骤3、数据鉴相：鉴相器接收内插滤波器的输出信号，对其进行鉴相操作；
步骤4、环路滤波：环路滤波器接收鉴相器的输出信号，对其进行环路滤波；
步骤5、累加控制：控制器接收环路滤波器的输出信号，进行累加处理；
若累加值达到预定阈值，控制器输出控制信号至内插滤波器，使内插滤波器处于工作状态，同时清零控制器；
若累加值没有达到预定阈值，控制器不输出控制信号至内插滤波器，使内插滤波器处于非工作状态；
步骤6、2倍降采样：2倍降采样器接收内插滤波器的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。
步骤1中，所述的采样时钟具有4倍带通信号的带宽。
步骤1中，所述的采样时钟由独立的、自由振荡的晶振提供。
步骤2中，所述的内插滤波器处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数：Sinc(x)＝Sin(x)/x。
步骤3中，所述的鉴相器对接收信号进行鉴相操作，将得到的鉴相结果ut(2r)输出：
ut(2r)＝x(2r-1){x(2r)-x(2r-2)}；
其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。
步骤4中，所述的环路滤波器是有源比例积分器，其对接收信号进行环路滤波，滤除信号中的高频分量，即：
y(n)＝y(n-1)+c1[u(n)-u(n-1)]+c2u(n)；
c1＝2ωnξ/K；
c 2 = ω n 2 / ( Kf ) ;
其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ωn为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。
本发明提供的数字比特位同步方法，不需要对采样时钟的晶振进行控制；采用纯数字处理方式来实现ATSC的数字位同步，模拟信号通过2倍过采样后，就可以作为数字输入信号，通过后续的数字电路处理，得到在最佳采样点附近采样得到的数据，处理结果可达到预期目标，降低了原先模拟电路的不可靠性。
附图说明
图1是背景技术中的锁相环位同步的电路结构图；
图2是本发明提供的数字比特位同步方法的示意图；
图3是本发明应用于抗多径系统的示意图。
具体实施方式
以下根据图2和图3，以ATSC高清电视广播为例，具体说明本发明的一种较佳实施方式：
如图2所示，是本发明提供的数字比特位同步方法的示意图，其包含：
步骤1、模/数转换：采样时钟1(型号为AD9246BSVZ-105)对输入的模拟信号进行2倍过采样，得到数字信号；
所述的采样时钟1具有4倍带通信号的带宽；其由独立的、自由振荡的晶振7提供；
ATSC高清电视广播传输带通信号的带宽是6M，输入的模拟信号由24.4MHz的采样频率的时钟进行采样，提供采样时钟的晶振是独立的，自由振荡的，振荡频率为24.4MHz。
步骤2、数据滤波：
若内插滤波器2(型号为xilinx XC4VSX55)接收到控制器5发出的控制信号，则处于工作状态，对接收的采样得到的数字信号进行数据滤波；此时该内插滤波器2即是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数：Sinc(x)＝Sin(x)/x；
若内插滤波器2没有接收到控制器5发出的控制信号，则处于非工作状态，直接输出接收的采样得到的数字信号；
步骤3、数据鉴相：鉴相器3(型号为SV2100)接收内插滤波器2的输出信号，对其进行鉴相操作，将得到的鉴相结果ut(2r)输出：
ut(2r)＝x(2r-1){x(2r)-x(2r-2)}；
其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。
步骤4、环路滤波：环路滤波器4(型号为SV1100)接收鉴相器3的输出信号，对其进行环路滤波，滤除信号中的高频分量，即：
y(n)＝y(n-1)+c1[u(n)-u(n-1)]+c2u(n)；
c1＝2ωnξ/K；
c 2 = ω n 2 / ( Kf ) ;
其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ωn为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。
步骤5、累加控制：控制器5(型号为74HC4060)接收环路滤波器4的输出信号，进行累加处理；
若累加值达到预定阈值，控制器5输出控制信号至内插滤波器2，使内插滤波器2处于工作状态，同时清零控制器5；
若累加值没有达到预定阈值，控制器5不输出控制信号至内插滤波器2，使内插滤波器2处于非工作状态；
步骤6、2倍降采样：2倍降采样器6(型号为74HC377)接收内插滤波器2的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。
本发明提供的数字比特位同步方法，如图3所示，可具体应用于数字抗多径系统中；在该系统中，基带信号的采样频率为24.4MHz；本发明中的采样时钟1的型号为AD9246BSVZ-105，内插滤波器2可以直接用Xilinx公司的数字有限冲激响应滤波器IP来实现，只需在调用IP时，填入相应的抽头系数即可。从实际效果来看，使用本发明可以达到预期的目标。
本发明提供的数字比特位同步方法，不需要对采样时钟的晶振进行控制；采用纯数字处理方式来实现ATSC的数字位同步，模拟信号通过2倍过采样后，就可以作为数字输入信号，通过后续数字电路处理，得到在最佳采样点附近采样得到的数据，处理结果可达到预期目标，降低了原先模拟电路的不可靠性。

Claims (6)

1.一种数字比特位同步方法，其特征在于，包括以下步骤：
步骤1、模/数转换：采样时钟(1)对输入的模拟信号进行2倍过采样，得到数字信号；
步骤2、数据滤波：
若内插滤波器(2)接收到控制器(5)发出的控制信号，则处于工作状态，对接收的采样时钟(1)输出的数字信号进行数据滤波；
若内插滤波器(2)没有接收到控制器(5)发出的控制信号，则处于非工作状态，直接输出接收的采样得到的数字信号；
步骤3、数据鉴相：鉴相器(3)接收内插滤波器(2)的输出信号，对其进行鉴相操作；
步骤4、环路滤波：环路滤波器(4)接收鉴相器(3)的输出信号，对其进行环路滤波；
步骤5、累加控制：控制器(5)接收环路滤波器(4)的输出信号，进行累加处理；
若累加值达到预定阈值，控制器(5)输出控制信号至内插滤波器(2)，使内插滤波器(2)处于工作状态，同时清零控制器(5)；
若累加值没有达到预定阈值，控制器(5)不输出控制信号至内插滤波器(2)，使内插滤波器(2)处于非工作状态；
步骤6、2倍降采样：2倍降采样器(6)接收内插滤波器(2)的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。
2.如权利要求1所述的数字比特位同步方法，其特征在于，步骤1中，所述的采样时钟(1)具有4倍带通信号的带宽。
3.如权利要求1所述的数字比特位同步方法，其特征在于，所述的采样时钟由独立的、自由振荡的晶振(7)提供。
4.如权利要求1所述的数字比特位同步方法，其特征在于，所述的内插滤波器(2)处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数：Sinc(x)＝Sin(x)/x。
5.如权利要求1所述的数字比特位同步方法，其特征在于，所述的鉴相器(3)对接收信号进行鉴相操作，将得到鉴相结果ut(2r)输出：
ut(2r)＝x(2r-1){x(2r)-x(2r-2)}；
其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据；x()是鉴相器(3)的输入。
6.如权利要求1所述的数字比特位同步方法，其特征在于，所述的环路滤波器(4)对接收信号进行环路滤波，滤除信号中的高频分量，即：
y(n)＝y(n-1)+c1[u(n)-u(n-1)]+c2u(n)；
c1＝2ωnξ/K；
c 2 = ω n 2 / ( K f ) ;
该公式是环路滤波传递函数的差分公式，其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ωn为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率；u()表示环路滤波器(4)的输入；y()表示环路滤波器(4)的输出。
CN2006101474570A 2006-12-19 2006-12-19 一种数字比特位同步方法 Active CN1988435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101474570A CN1988435B (zh) 2006-12-19 2006-12-19 一种数字比特位同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101474570A CN1988435B (zh) 2006-12-19 2006-12-19 一种数字比特位同步方法

Publications (2)

Publication Number Publication Date
CN1988435A CN1988435A (zh) 2007-06-27
CN1988435B true CN1988435B (zh) 2011-06-08

Family

ID=38185081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101474570A Active CN1988435B (zh) 2006-12-19 2006-12-19 一种数字比特位同步方法

Country Status (1)

Country Link
CN (1) CN1988435B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672637A (en) * 1985-07-31 1987-06-09 Halpern Peter H Adaptive bit synchronizer
CN86106087A (zh) * 1986-09-11 1988-03-23 中国人民解放军总参谋部第六十三研究所 快速位同步环电路
CN1285993A (zh) * 1997-10-31 2001-02-28 汤姆森许可公司 用于高清晰度电视接收机的同信道干扰检测网络

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672637A (en) * 1985-07-31 1987-06-09 Halpern Peter H Adaptive bit synchronizer
CN86106087A (zh) * 1986-09-11 1988-03-23 中国人民解放军总参谋部第六十三研究所 快速位同步环电路
CN1285993A (zh) * 1997-10-31 2001-02-28 汤姆森许可公司 用于高清晰度电视接收机的同信道干扰检测网络

Also Published As

Publication number Publication date
CN1988435A (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
US5812608A (en) Method and circuit arrangement for processing received signal
US5384552A (en) Clock recovery circuit for extracting clock information from a received baseband signal
US5018166A (en) Method and apparatus for baud timing recovery
KR0178750B1 (ko) 전-디지탈 심볼타이밍 복구장치
CN111194077B (zh) 一种低采样率下的定时同步方法
US7184504B2 (en) Receiver having an integrated clock phase detector
KR100612594B1 (ko) 잔류 측파대역 수신기에 대하여 위상 검출 및 타이밍 복구를 수행하기 위한 방법 및 장치
US5524126A (en) Symbol timing recovery using fir data interpolators
JPH11136597A (ja) シンボルタイミング回復装置及び方法
US7688923B2 (en) Enhanced data rate receiver
CN1988435B (zh) 一种数字比特位同步方法
USRE39283E1 (en) Method for selective filtering
CN200990611Y (zh) 一种数字信号符号同步电路
US10862505B1 (en) Arbitrary rate decimator and timing error corrector for an FSK receiver
US20060083339A1 (en) Parallel sampled multi-stage decimated digital loop filter for clock/data recovery
CN1157943C (zh) 高清晰度电视接收机中帮助载波获取的可选增益调整
CN114221843A (zh) 一种无星历辅助的极轨气象卫星lrpt信号自动采集方法
JPH025063B2 (zh)
CN101841503B (zh) Vsb调制系统中采样时钟恢复的方法
Cardells-Tormo et al. Design of a DVB-S receiver in FPGA
US6125151A (en) Carrier recovery circuit
JP2002271431A (ja) 低域通過フィルタ
KR100438586B1 (ko) 직교진폭변조 수신기
TW201919344A (zh) 信號接收裝置及其信號處理方法
CN117527072A (zh) 星载相干光通信数模混合时钟恢复方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GUANGDIAN ELECTRONIC CO., LTD., SHANGHAI

Free format text: FORMER OWNER: CENTRAL RESEARCH ACADEMY OF SVA (GROUP) CO., LTD.

Effective date: 20120627

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120627

Address after: 200233 No. 168, Shanghai, Tianlin Road

Patentee after: Guangdian Electronic Co., Ltd., Shanghai

Address before: 200233, No. 2, building 757, Yishan Road, Shanghai

Patentee before: Central Institute of Shanghai Video and Audio (Group) Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: INESA ELECTRON CO., LTD.

Free format text: FORMER NAME: SVA ELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: 200233 Building 1, building 200, Zhang Heng Road, Zhangjiang hi tech park, Shanghai, Pudong New Area, 2

Patentee after: INESA Electron Co., Ltd.

Address before: 200233 No. 168, Shanghai, Tianlin Road

Patentee before: Guangdian Electronic Co., Ltd., Shanghai