CN1996589A - 利用空气填充降低介电常数的大马士革结构及其制造方法 - Google Patents

利用空气填充降低介电常数的大马士革结构及其制造方法 Download PDF

Info

Publication number
CN1996589A
CN1996589A CN200510003374.XA CN200510003374A CN1996589A CN 1996589 A CN1996589 A CN 1996589A CN 200510003374 A CN200510003374 A CN 200510003374A CN 1996589 A CN1996589 A CN 1996589A
Authority
CN
China
Prior art keywords
passivation
metal
dielectric constant
fills
damascene structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510003374.XA
Other languages
English (en)
Other versions
CN1996589B (zh
Inventor
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai Huahong Group Co Ltd
Original Assignee
Shanghai Huahong Group Co Ltd
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Group Co Ltd, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Huahong Group Co Ltd
Priority to CN200510003374.XA priority Critical patent/CN1996589B/zh
Priority to US11/645,624 priority patent/US7602038B2/en
Publication of CN1996589A publication Critical patent/CN1996589A/zh
Application granted granted Critical
Publication of CN1996589B publication Critical patent/CN1996589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明通过优化半导体器件金属互联的设计布局，预留可形成气体填充结构的区域，在完成铜后道金属互联工艺后，对芯片的上述区域进行光刻，刻蚀工艺操作，完成气体空腔的制造。随后采用多重填涂并每次填涂后伴随烘烤利用钝化光敏有机材料进行有空填涂，降低了半导体结构的整体介电常数，从而实现空气填充大马士革结构。在降低整体器件的介电常数的同时并没有增加工艺的复杂性，兼顾了器件的坚固性和稳定性的表现。此外，涂布于器件表面的钝化光敏有机材料还可以起到保护器件防止紫外线、宇宙粒子损伤的功能，同时可以吸收并减轻器件封装时产生的应力效应，进一步保护器件。

Description

利用空气填充降低介电常数的大马士革结构及其制造方法
技术领域
本发明涉及集成电路制造工艺技术领域，特别涉及一种利用空气填充降低介电常数的大马士革结构及其制造方法。
背景技术
伴随集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，使得金属之间的寄生电容也越来越大。对于微处理器，芯片速度的限制主要由镀层中的电阻和寄生电容产生，其结果电阻-电容时间延迟、讯号间的相互干扰及其能量损耗等问题日益突出。为了解决电阻-电容时间延迟的问题，产业的响应一直是使用符合IC工艺的低介电材料(介电常数2.0到4.0)，使多重金属内连线之间的介电层的介电常数比硅更低，从而降低寄生电容；而在电阻方面，在过去的30年中，半导体工业界都是以铝作为连接器件的材料，但随着芯片的缩小，工业界需要更细，更薄的连接，而且铝的高电阻特性也越来越难以符合需求。而且在高密度特大规模集成电路的情况下，高电阻容易造成电子发生“跳线”，导致附近的器件产生错误的开关状态。也就是说，以铝作为导线的芯片可能产生无法与预测的运作情况，同时稳定性也较差。在如此细微的电路上，铜的传输信号速度比铝更快、而且也更加稳定。则使用低电阻的铜金属导线金属互联工艺取代原先的铝工艺，在细微的电路上，铜的传输信号速度比铝更快、而且也更加稳定。
多层连线电容的计算公式：
C = 2 ( C l + C v ) = 2 k ϵ 0 LTW ( 1 W 2 + 1 T 2 ) (公式1)
其中，(k为介电常数，W为金属导线的宽度，T为金属导线的深度，L为金属导线的长度，ε0为真空介点常数，Cl为横向电容，Cv为纵向电容)由公式可见，介电常数越低，电容越小。
多层连线电阻-电容时间延迟计算公式：
RC delay = 2 ρk ϵ 0 L 2 ( 1 W 2 + 1 T 2 ) (公式2)
其中，(k为介电常数；ρ为金属电阻率，W为金属导线的宽度，T为金属导线的深度，L为金属导线的长度，ε0为真空介点常数)由公式可见，介电常数越低，电阻越小，多层连线电阻-电容时间延迟也越短。
众所周知空气的介电常数是1.0，随着器件的进一步缩小，利用空气作为绝缘材料，从而得到超低的介电表现，大幅度提高芯片的整体表现，这早已经是业界的需求.但是由于利用空气作为绝缘材料工艺上实现困难，而且会带来诸如器件坚固性等一系列的问题。
发明内容
本发明的目的在于提供一种利用空气填充降低介电常数的大马士革结构及其制造方法，利用大马士革介质层，刻蚀阻挡层，金属钝化层，钝化光敏有机材料构成的空腔，降低整体半导体电路的介电常数。
本发明是通过以下技术方案实现的：一种利用空气填充降低介电常数的大马士革结构，在大马士革结构中无金属互联布线的区域形成至少一个空腔9，空腔9的两侧为多层的大马士革介质层1和底部刻蚀阻挡层2，空腔9的顶部为顶部钝化光敏有机材料7A及金属钝化保护绝缘层4，空腔9底部和金属阻挡层3A之间有底部钝化光敏有机材料7B。
其中，所述多层大马士革介质层1和底部刻蚀阻挡层2可以是半导体器件各层中由上至下的2～8层组成，或者是由顶层金属层开始的向内的2～8层组成。
所述大马士革结构包含多个空腔9，可对称分布在大马士革结构的多个无金属互联布线的区域中。
所述大马士革介质层1的厚度为200～10000纳米，所述底部刻蚀阻挡层2的厚度为10～200纳米，所述顶部钝化光敏有机材料7A的厚度为2000～100000纳米，所述金属阻挡层3A是预设的，厚度为200～10000纳米，所述底部钝化光敏有机材料7B的厚度为100～10000纳米，所述的金属钝化保护绝缘层4的厚度为100～10000纳米，所述空腔9的长度和宽度分别为2～5微米，深度为500～100000纳米。
此外，本发明还公开了一种利用空气填充降低介电常数的大马士革结构的制造方法，在半导体器件金属互联的大马士革结构中，预留至少一个可形成气体填充结构的空腔区域，由顶层金属层开始的向内的几层金属互联布线均不通过预留区域，并在空腔的底部预先设计金属阻挡层作为刻蚀终点，完成铜后道金属互联工艺后，对预留区域进行光刻、刻蚀工艺操作，完成气体空腔的制造，随后利用钝化光敏有机材料采用多重填涂并在每次填涂后伴随烘烤进行有空填涂，从而实现空气填充大马士革结构。
所述制造方法包括如下步骤：
(1)制作并完成金属大马士革导线；
(2)在最上层金属导线上淀积金属钝化保护绝缘层；
(3)涂布薄光敏材料，光刻并刻蚀金属钝化保护绝缘层，打开金属接触点，随后去胶并清洗；
(4)涂布厚光敏材料，光刻并刻蚀特定的无金属导线区域，形成气体空腔，随后去胶并清洗；
(5)采用多重填涂并每次填涂后伴随烘烤钝化光敏有机材料进行有空填涂，第一次材料填充、烘烤；
(6)第二次钝化光敏有机材料填充、烘烤，并根据设计特定区域的结构大小、位置、以及深度决定重复涂布的次数和剂量，从而完成有空填充；
(7)光刻钝化光敏有机材料，打开金属接触点；
(8)硅片进行烘烤，完成制作工艺。
其中，所述的钝化光敏有机材料包含酮类或醚类或烷烃类有机溶剂和感光交联聚酰亚胺树脂以及微量金属离子，分子量在50000～500000之间，介电常数为1.0～2.0之间，有机溶剂与感光交联聚酰亚胺树脂材料的摩尔量比例为1∶X，其中，X为5～10000。
所述钝化光敏有机材料的多重填涂并每次填涂后伴随烘烤，每次涂布剂量为5ml到20ml，每次烘烤温度为60℃到250℃，烘烤时间为10秒到120秒。
所述薄光敏感材料包含酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂以及微量金属离子，分子量在5000到50000之间，有机溶剂与抗反射吸收材料交联树脂的摩尔量比例为1∶X，其中，X为5～100，每次涂布剂量为1.5ml到5ml；所述每次烘烤温度为60℃到250℃，烘烤时间为10秒到120秒。
所述厚光敏感材料包含酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂以及微量金属离子，分子量在5000到50000之间，有机溶剂与抗反射吸收材料交联树脂的摩尔量比例为1∶X，其中，X为20～1000，每次涂布剂量为5ml到15ml；所述每次烘烤温度为60℃到250℃，烘烤时间为10秒到120秒。
本发明通过优化半导体器件金属互联的设计布局，预留可形成气体填充结构的区域，在完成铜后道金属互联工艺后，对芯片的上述区域进行光刻，刻蚀工艺操作，完成气体空腔的制造。随后采用多重填涂并每次填涂后伴随烘烤利用钝化光敏有机材料进行有空填涂，降低了半导体结构的整体介电常数，从而实现空气填充大马士革结构。在降低整体器件的介电常数的同时并没有增加工艺的复杂性，兼顾了器件的坚固性和稳定性的表现。此外，涂布于器件表面的钝化光敏有机材料还可以起到保护器件防止紫外线、宇宙粒子损伤的功能，同时可以吸收并减轻器件封装时产生的应力效应，进一步保护器件。
附图说明
图1是多层金属导线的示意图；
图2是光刻并刻蚀打开金属导线接触点；
图3是光刻并刻蚀打开特定区域，形成气体空腔；
图4是多重填涂并每次填涂后伴随烘烤钝化光敏有机材料进行有空填涂，实现空气填充大马士革结构；
图5是掩膜版上优化半导体器件金属互联的设计布局。
标号说明：
1：大马士革介质层    2：底部刻蚀阻挡层    3：金属铜导线
3A：金属阻挡层                     4：金属钝化保护绝缘层    5：薄光敏感材料
6：厚光敏感材料                    7：钝化光敏有机材料
7A：顶部钝化光敏有机材料           7B：底部钝化光敏有机材料
8：可形成气体填充结构的预留区域    9：气体空腔
具体实施方式
现结合附图，对本发明的具体实施方式作进一步的详细说明：
请参阅图1，首先制作并完成大马士革结构，包括大马士革介质层1和底部刻蚀阻挡层2以及镶嵌在内的大马士革金属导线3，并在大马士革结构中预留至少一个可形成气体填充结构的空腔区域，由顶层金属层开始的向内的几层金属互联布线均不通过预留区域，并在空腔的底部预先设计金属阻挡层3A作为刻蚀终点，金属阻挡层3A的厚度为200～10000纳米。然后在最上层金属导线3上淀积金属钝化保护绝缘层4，金属钝化保护绝缘层4的厚度为100～10000纳米。
大马士革结构中的多层大马士革介质层1和底部刻蚀阻挡层2可以是半导体器件各层中由上至下的2～8层组成，也可以是由顶层金属层开始的向内的2～8层组成。大马士革介质层1的厚度为200～10000纳米，所述底部刻蚀阻挡层2的厚度为10～200纳米，
请参阅图2，在金属钝化保护绝缘层4上涂布薄光敏材料5，薄光敏感材料5包含酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂以及微量金属离子，分子量在5000到50000之间，有机溶剂与抗反射吸收材料交联树脂的摩尔量比例为1∶X，其中，X为5～100，膜厚为1000A至8500A，可根据工艺加以调节。每次涂布剂量为1.5ml到5ml；低温烘烤，烘烤温度为60℃到250℃，可分别选择为60℃、80℃或120℃；烘烤时间分别选择为60秒、80秒、100秒或120秒。然后进行光刻并刻蚀金属钝化保护绝缘层4，打开金属导线3的接触点，随后去胶并清洗。
请参阅图3，接着涂布厚光敏材料6，厚光敏感材料6包含酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂以及微量金属离子，分子量在5000到50000之间，有机溶剂与抗反射吸收材料交联树脂的摩尔量比例为1∶X，其中，X为20～1000，膜厚为10000A至50000A，根据工艺加以调节。每次涂布剂量为5ml到15ml；低温烘烤，烘烤温度为60℃到250℃，可分别选择为60℃、80℃或120℃；烘烤时间分别选择为60秒、80秒、100秒或120秒。然后进行光刻并刻蚀预留的无金属导线区域，形成气体空腔9，空腔9的长度和宽度分别为2～5微米，空腔9区域的大小可为2×2微米2、3×3微米2、4×4微米2、5×5微米2、3×2微米2、4×2微米2、5×2微米2、4×3微米2、5×3微米2、5×4微米2，深度为500～100000纳米，刻蚀工艺停在作为金属阻挡层的金属铜3A上，随后去胶并清洗。根据版图的设计布局要求，为了保证刻蚀空腔的可重复，稳定性，在空腔的底部会预先设计金属阻挡层作为刻蚀终点。
请参阅图4，随后采用多重填涂并每次填涂后伴随烘烤钝化光敏有机材料7进行有空填涂。钝化光敏有机材料7包含酮类或醚类或烷烃类有机溶剂和感光交联聚酰亚胺树脂以及微量金属离子，分子量在50000～500000之间，介电常数为1.0～2.0之间，有机溶剂与感光交联聚酰亚胺树脂材料的摩尔量比例为1∶X，其中，X为5～10000。
第一次材料填充时，采用少量光敏感材料填充填，涂剂量分别为1.5ml或2ml；低温烘烤，烘烤温度分别选择为60℃、80℃或120℃；烘烤时间分别选择为60秒、80秒、100秒或120秒。
然后进行第二次钝化光敏有机材料7填充，第二次采用较少量材料填充，涂剂量分别选择为2ml或3ml；高温烘烤，烘烤温度分别选择为120℃、140℃、160℃、180℃或200℃；烘烤时间分别选择为60秒、80秒、100秒或120秒。
接着进行第三次钝化光敏有机材料7表面图布，涂剂量分别选择为2ml、3ml、4ml或5ml；中温烘烤，烘烤温度分别选择为90℃、100℃、120℃或140℃；烘烤时间分别选择为60秒、80秒、100秒或120秒。根据设计特定区域的结构大小、位置、以及深度决定重复涂布的次数和剂量，从而完成有空填充。此时顶部钝化光敏有机材料7A的厚度为2000～100000纳米，底部钝化光敏有机材料7B的厚度为100～10000纳米。涂布于器件表面的钝化光敏有机材料7还可以起到保护器件防止紫外线、宇宙粒子损伤的功能，同时可以吸收并减轻器件封装时产生的应力效应，进一步保护器件。
然后光刻钝化光敏有机材料7，打开金属导线3的接触点。并对硅片进行烘烤，烘烤温度分别选择为90℃、100℃、120℃或140℃；烘烤时间分别选择为60秒、80秒、100秒或120秒，最终完成制作工艺。
请参阅图5，图5是掩膜版上优化半导体器件金属互联的设计布局。在实际设计中，可以对半导体器件金属互联的设计布局进行优化，从而形成多个可形成气体填充结构的预留区域8，这些预留区域8可对称分布，用以保证器件的整体坚固和稳定性。
虽然已公开了本发明的优选实施例，但本领域技术人员将会意识到，在不背离本发明权利要求书中公开范围的情况下，任何各种修改、添加和替换均属于本发明的保护范围。

Claims (10)

1、一种利用空气填充降低介电常数的大马士革结构，其特征在于：在大马士革结构中无金属互联布线的区域形成至少一个空腔(9)，空腔(9)的两侧为多层的大马士革介质层(1)和底部刻蚀阻挡层(2)，空腔(9)的顶部为顶部钝化光敏有机材料(7A)及金属钝化保护绝缘层(4)，空腔(9)底部和金属阻挡层(3A)之间有底部钝化光敏有机材料(7B)。
2、如权利要求1所述的利用空气填充降低介电常数的大马士革结构，其特征在于：所述多层大马士革介质层(1)和底部刻蚀阻挡层(2)可以是半导体器件各层中由上至下的2～8层组成，或者是由顶层金属层开始的向内的2～8层组成。
3、如权利要求1所述的利用空气填充降低介电常数的大马士革结构，其特征在于：所述大马士革结构包含多个空腔(9)，可对称分布在大马士革结构的多个无金属互联布线的区域中。
4、如权利要求1或2或3所述的利用空气填充降低介电常数的大马士革结构，其特征在于：所述大马士革介质层(1)的厚度为200～10000纳米，所述底部刻蚀阻挡层(2)的厚度为10～200纳米，所述顶部钝化光敏有机材料(7A)的厚度为2000～100000纳米，所述金属阻挡层(3A)是预设的，厚度为200～10000纳米，所述底部钝化光敏有机材料(7B)的厚度为100～10000纳米，所述的金属钝化保护绝缘层(4)的厚度为100～10000纳米，所述空腔(9)的长度和宽度分别为2～5微米，深度为500～100000纳米。
5、一种利用空气填充降低介电常数的大马士革结构的制造方法，其特征在于：在半导体器件金属互联的大马士革结构中，预留至少一个可形成气体填充结构的空腔区域，由顶层金属层开始的向内的几层金属互联布线均不通过预留区域，并在空腔的底部预先设计金属阻挡层作为刻蚀终点，完成铜后道金属互联工艺后，对预留区域进行光刻、刻蚀工艺操作，完成气体空腔的制造，随后利用钝化光敏有机材料采用多重填涂并在每次填涂后伴随烘烤进行有空填涂，从而实现空气填充大马士革结构。
6、如权利要求5所述的利用空气填充降低介电常数的大马士革结构的制造方法，其特征在于：所述制造方法包括如下步骤：
(1)制作并完成金属大马士革导线；
(2)在最上层金属导线上淀积金属钝化保护绝缘层；
(3)涂布薄光敏材料，光刻并刻蚀金属钝化保护绝缘层，打开金属接触点，随后去胶并清洗；
(4)涂布厚光敏材料，光刻并刻蚀特定的无金属导线区域，形成气体空腔，随后去胶并清洗；
(5)采用多重填涂并每次填涂后伴随烘烤钝化光敏有机材料进行有空填涂，第一次材料填充、烘烤；
(6)第二次钝化光敏有机材料填充、烘烤，并根据设计特定区域的结构大小、位置、以及深度决定重复涂布的次数和剂量，从而完成有空填充；
(7)光刻钝化光敏有机材料，打开金属接触点；
(8)硅片进行烘烤，完成制作工艺。
7、如权利要求5或6所述的利用空气填充降低介电常数的大马士革结构的制造方法，其特征在于：所述的钝化光敏有机材料包含酮类或醚类或烷烃类有机溶剂和感光交联聚酰亚胺树脂以及微量金属离子，分子量在50000～500000之间，介电常数为1.0～2.0之间，有机溶剂与感光交联聚酰亚胺树脂材料的摩尔量比例为1∶X，其中，X为5～10000。
8、如权利要求5或6所述的利用空气填充降低介电常数的大马士革结构的制造方法，其特征在于：所述钝化光敏有机材料的多重填涂并每次填涂后伴随烘烤，每次涂布剂量为5ml到20ml，每次烘烤温度为60℃到250℃，烘烤时间为10秒到120秒。
9、如权利要求6所述的利用空气填充降低介电常数的大马士革结构的制造方法，其特征在于：所述薄光敏感材料包含酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂以及微量金属离子，分子量在5000到50000之间，有机溶剂与抗反射吸收材料交联树脂的摩尔量比例为1∶X，其中，X为5～100，每次涂布剂量为1.5ml到5ml；所述每次烘烤温度为60℃到250℃，烘烤时间为10秒到120秒。
10、如权利要求6所述的利用空气填充降低介电常数的大马士革结构的制造方法，其特征在于：所述厚光敏感材料包含酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂以及微量金属离子，分子量在5000到50000之间，有机溶剂与抗反射吸收材料交联树脂的摩尔量比例为1∶X，其中，X为20～1000，每次涂布剂量为5ml到15ml；所述每次烘烤温度为60℃到250℃，烘烤时间为10秒到120秒。
CN200510003374.XA 2005-12-31 2005-12-31 利用空气填充降低介电常数的大马士革结构及其制造方法 Active CN1996589B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200510003374.XA CN1996589B (zh) 2005-12-31 2005-12-31 利用空气填充降低介电常数的大马士革结构及其制造方法
US11/645,624 US7602038B2 (en) 2005-12-31 2006-12-27 Damascene structure having a reduced permittivity and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200510003374.XA CN1996589B (zh) 2005-12-31 2005-12-31 利用空气填充降低介电常数的大马士革结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1996589A true CN1996589A (zh) 2007-07-11
CN1996589B CN1996589B (zh) 2010-10-13

Family

ID=38251600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510003374.XA Active CN1996589B (zh) 2005-12-31 2005-12-31 利用空气填充降低介电常数的大马士革结构及其制造方法

Country Status (2)

Country Link
US (1) US7602038B2 (zh)
CN (1) CN1996589B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471324B (zh) * 2007-12-26 2010-07-07 和舰科技(苏州)有限公司 一种超低k互连结构及其制造方法
CN102683268A (zh) * 2012-02-28 2012-09-19 上海华力微电子有限公司 具超低介电常数层间介电质的双大马士革结构的形成方法
CN112582341A (zh) * 2020-12-15 2021-03-30 上海集成电路研发中心有限公司 一种互连结构及其制造方法
CN113168932A (zh) * 2018-09-19 2021-07-23 凯文·安德鲁·奥康纳 利用真空或气体进行电绝缘的电介质结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439172B2 (en) * 2007-01-16 2008-10-21 International Business Machines Corporation Circuit structure with low dielectric constant regions and method of forming same
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same
US20080284039A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Interconnect structures with ternary patterned features generated from two lithographic processes
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
US8575000B2 (en) 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
US9679852B2 (en) * 2014-07-01 2017-06-13 Micron Technology, Inc. Semiconductor constructions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6406992B1 (en) * 2001-05-29 2002-06-18 United Microelectronics Corp. Fabrication method for a dual damascene structure
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US7294568B2 (en) * 2004-08-20 2007-11-13 Intel Corporation Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471324B (zh) * 2007-12-26 2010-07-07 和舰科技(苏州)有限公司 一种超低k互连结构及其制造方法
CN102683268A (zh) * 2012-02-28 2012-09-19 上海华力微电子有限公司 具超低介电常数层间介电质的双大马士革结构的形成方法
CN113168932A (zh) * 2018-09-19 2021-07-23 凯文·安德鲁·奥康纳 利用真空或气体进行电绝缘的电介质结构
CN113168932B (zh) * 2018-09-19 2022-06-07 卡普鲁斯技术有限公司 利用真空或气体进行电绝缘的电介质结构
CN112582341A (zh) * 2020-12-15 2021-03-30 上海集成电路研发中心有限公司 一种互连结构及其制造方法
CN112582341B (zh) * 2020-12-15 2024-03-15 上海集成电路研发中心有限公司 一种互连结构及其制造方法

Also Published As

Publication number Publication date
US20070182013A1 (en) 2007-08-09
US7602038B2 (en) 2009-10-13
CN1996589B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN1996589B (zh) 利用空气填充降低介电常数的大马士革结构及其制造方法
US9202743B2 (en) Graphene and metal interconnects
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
US6187672B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US7589014B2 (en) Semiconductor device having multiple wiring layers and method of producing the same
KR101054709B1 (ko) 유전체 에어 갭을 갖는 상호접속 구조물
US8803284B2 (en) Thick on-chip high-performance wiring structures
US9595465B2 (en) Vias and methods of formation thereof
CN102623437A (zh) 硅通孔结构及其制造方法
US20050140010A1 (en) Method and structure of manufacturing high capacitance metal on insulator capacitors in copper
JPH09260384A (ja) 平坦な誘電体層の形成方法および多層配線パターン
US20190311948A1 (en) Fully aligned via in ground rule region
KR100664807B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100607363B1 (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR100909177B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
CN110648960B (zh) Mram器件与其制作方法
CN104752327A (zh) 互连结构的形成方法
US6750544B1 (en) Metallization system for use in a semiconductor component
CN102376631B (zh) 制备双大马士革结构的方法
KR20110048194A (ko) 듀얼 다마신 공정 방법
CN115662971A (zh) 一种具有空气间隙的金属互连结构及其制备方法
CN117832188A (zh) 半导体结构及其形成方法
KR101090471B1 (ko) 반도체소자의 금속배선구조 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant