CN1992344A - 半导体器件的晶体管及其制造方法 - Google Patents

半导体器件的晶体管及其制造方法 Download PDF

Info

Publication number
CN1992344A
CN1992344A CNA2006101702007A CN200610170200A CN1992344A CN 1992344 A CN1992344 A CN 1992344A CN A2006101702007 A CNA2006101702007 A CN A2006101702007A CN 200610170200 A CN200610170200 A CN 200610170200A CN 1992344 A CN1992344 A CN 1992344A
Authority
CN
China
Prior art keywords
channel region
source
layer
semiconductor substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101702007A
Other languages
English (en)
Inventor
朴正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN1992344A publication Critical patent/CN1992344A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件的晶体管及其制造方法，该方法包括：在半导体衬底上通过第一离子注入工艺形成第一源极/漏极区；在半导体衬底上沉积第一牺牲层并干蚀刻一部分以露出源极/漏极区；形成填充孔的沟道区；在第一源极/漏极区和沟道区上形成第二牺牲层；在沟道区上形成第二牺牲层处进行第二离子注入工艺；使用湿蚀刻方法除去第二牺牲层；依次形成第一源极/漏极区、沟道区上的栅极绝缘层及栅极导电层；干蚀刻栅极导电层以形成围绕沟道区上部和一个侧面的栅极导体；在半导体衬底上注入离子以在沟道区上形成第二源极/漏极区；在半导体衬底上形成中间绝缘层；蚀刻中间绝缘层以形成露出第一和第二源极/漏极区及栅极导体一部分的接触孔；形成第二导电层。

Description

半导体器件的晶体管及其制造方法
技术领域
本发明涉及一种半导体器件的晶体管及其制造方法。
背景技术
目前，由于根据半导体器件的高度集成而最小化的趋势使得晶体管的宽度持续变窄。
因此在晶体管内部会发生热载流子效应。相对于外部施加的电压而言当沟道长度变得更短时，水平电场会高度集中于漏极区从而使漏极区的电学特性退化并产生空穴，且这里，热载流子效应表明空穴朝向衬底移动。
另一方面，电子在栅极氧化物膜或间隔件下方被截留，从而影响阈值电压。
当高电场施加到半导体衬底的沟道上时，热载流子效应变得更严重，这是因为尽管沟道长度变得更短，但是对于特定的应用而言，电源电压相对恒定。
特别是，作为源极区和漏极区之间的输送路径的沟道长度越短，所发生的热载流子效应越严重。
为了克服热载流子效应，大部分晶体管制造工艺采用LDD(轻掺杂漏极)结构。该结构具有缓变结，在该处源极/漏极区内的离子注入密度在栅电极的边缘低，在栅电极的中心高，由此降低了电场突变。
然而，由于半导体器件的高度集成使得沟道长度持续变得更短，因此具有LDD结构的晶体管将导致短沟道效应。于是，LDD区内的掺杂剂将扩散到沟道，且将高电场施加在漏极之间的沟道边缘，这将导致使晶体管性能退化的热载流子效应。
此外，在晶体管的操作过程中，源极区和漏极区内的杂质横向扩散，且晶体管容易遭受击穿效应，从而使得难以进行用于防止击穿效应的离子注入工艺。而且，当沟道长度和密度控制不精确时，将难以控制阈值电压。
发明内容
因此，本发明涉及一种半导体器件的晶体管及其制造方法，其基本上消除了由于现有技术的局限和缺陷而引起的一个或多个问题。
本发明的目的是提供一种半导体器件的晶体管及其制造方法，其通过制造纵向晶体管(vertical transistor)可有效地控制短沟道效应，并可以防止由于热载流子效应的产生而引起的晶体管性能的退化。
本发明的其他优点、目的和特征将部分地在以下的说明书中描述，其部分内容对于本领域的普通技术人员来说可通过下述描述而清楚或者从本发明的实践中获得。通过所撰写的说明书及其权利要求书以及附图中具体指出的结构，可以实现和获得本发明的目的及其他优点。
为了实现这些目的及其他优点并根据本发明的目的，如在此具体实施和广泛描述的，本发明提供了一种半导体器件的晶体管，其包括：源极区，其通过在半导体衬底的上侧注入杂质离子而形成；沟道区，其位于该源极区上并形成为圆柱形；漏极区，其形成于该沟道区上；栅极绝缘层，其围绕形成于该半导体衬底的上侧的源极区、该沟道区的侧面以及形成于该沟道区的上侧的该漏极区；栅极导体，其形成为围绕该沟道区的上部和一个侧面；以及导电层，其连接到该源极区、该漏极区和该栅极导体，并通过填充形成于中间绝缘膜(intercalary insulation film)上的接触孔而形成。
优选地，该沟道区由导电层组成。
优选地，该源极区通过在该沟道区上注入杂质离子而形成。
在本发明的另一个实施例中，提供了一种半导体器件的晶体管，其包括：漏极区，其通过在半导体衬底的上侧注入杂质离子而形成；沟道区，其位于该漏极区上并形成为圆柱形；源极区，其形成于该沟道区上；栅极绝缘层，其围绕形成于该半导体衬底的上侧的漏极区、该沟道区的侧面以及形成于该沟道区的上侧的该源极区；栅极导体，其形成为围绕该沟道区的上部和一个侧面；以及导电层，其连接到该源极区、该漏极区和该栅极导体，并通过填充形成于中间绝缘膜上的接触孔而形成。
优选地，该沟道区由导电层组成。
优选地，该源极区通过在该沟道区上注入杂质离子而形成。
在本发明的另一个实施例中，提供了一种半导体器件的晶体管的制造方法，其包括：在半导体衬底上通过第一离子注入工艺而形成第一源极/漏极区；在其上形成该第一源极/漏极区的该半导体衬底上沉积第一牺牲层，并且干蚀刻该第一牺牲层的一部分以露出该源极/漏极区；在该第一牺牲层上沉积第一导电层并对其进行平坦化，以形成填充该孔的沟道区；使用湿蚀刻方法除去该第一牺牲层；在该第一源极/漏极区和该沟道区上形成第二牺牲层；在该沟道区的形成该第二牺牲层的位置上进行第二离子注入工艺；使用湿蚀刻方法除去该第二牺牲层；依次形成该第一源极/漏极区、该沟道区上的栅极绝缘层以及该栅极导电层；干蚀刻该栅极导电层以形成围绕该沟道区的上部和一个侧面的栅极导体；在该半导体衬底上注入离子以形成该沟道区上的第二源极/漏极区；在该半导体衬底上形成中间绝缘层；蚀刻该中间绝缘层以形成露出该第一和第二源极/漏极区和该栅极导体的一部分的接触孔；以及在该中间绝缘层的形成该接触孔的位置上沉积第二导电层并对其进行图案化。
优选地，用于形成该沟道区的平坦化工艺为CMP工艺。
该第二牺牲层用作缓冲层以在注入离子时保护该半导体衬底。
在用于蚀刻该栅极导电层以形成该栅极导体的蚀刻工艺中，该栅极绝缘层用作蚀刻停止层。
该第二离子注入用于控制将要形成于该半导体衬底上的晶体管的阈值电压。
通过以30°至60°的角度对该沟道区的侧面进行注入来进行该第二离子注入工艺。
该第一牺牲层形成为其厚度与该晶体管的沟道长度相同。
应该理解，对本发明的前述概括描述和以下详细描述是示范性和解释性的，其旨在提供对所主张的本发明的进一步解释。
附图说明
附图包含在本说明书中以提供对本发明的进一步理解，其并入本申请中并构成本申请的一部分，所述附图示出了本发明的实施例并且与说明书一起用于解释本发明的原理。附图中：
图1至图9示出了根据本发明的一个实施例的半导体器件的晶体管的制造工艺。
具体实施方式
以下将参照附图所示的实例对本发明的优选实施例进行详细地描述。在所有附图中尽可能地使用相同的附图标记表示相同或相似的部分。
图中，放大各层和各区域的厚度以清楚地将其示出。在整个说明书中，相同的部分用相同的附图标记表示。一个部分存在于层、膜、区域、表面等“之上”的表达包括在其“直接上方”或更高的位置。一个部分存在于另一个部分“直接上方”的表达是指该两个部分直接接触。
图1至图9示出了根据本发明的一个实施例的半导体器件的晶体管的制造工艺。
参照图1，杂质离子注入到半导体衬底10上以形成第一源极/漏极区30。
如图2所示，在形成第一源极/漏极区30的半导体衬底10上沉积第一牺牲层50，位于第一牺牲层50上的第一光致抗蚀剂图案100露出沟道区。并且使用第一光致抗蚀剂图案100作为掩模对该第一牺牲层50进行干蚀刻以形成用于形成沟道区的孔(图3中的附图标记“70”所示)，并除去该第一光致抗蚀剂图案100。这里，第一牺牲层50的长度与通过本发明制造的晶体管的沟道长度相同。
如图3所示，在第一牺牲层50上沉积第一导电层，并通过使用CMP(化学机械抛光)对第一导电层进行平坦化以形成填充到该孔的内部的沟道区90。这里，在沟道区90内形成根据本发明的晶体管的沟道。优选地，进行化学机械抛光直到露出第一牺牲层50。
如图4所示，使用湿蚀刻方法完全除去第一牺牲层50，并且在第一源极/漏极区30和沟道区90上形成第二牺牲层110。该第二牺牲层110通过氧化而形成。此外，进行离子注入工艺以控制待形成的晶体管的阈值电压。这里，第二牺牲层110作为缓冲层用于在离子注入中保护该衬底。另外，通过以30°至60°的角度对该沟道区的侧面进行注入来进行该离子注入工艺。
如图5所示，通过使用湿蚀刻方法除去该第二牺牲层110，并且在第一源极/漏极区30和沟道区90上形成栅极绝缘层130，且在栅极绝缘层130上形成栅极导电层150。此外，在栅极导电层150的上部和一个侧面形成第二光致抗蚀剂图案200。
如图6所示，使用第二光致抗蚀剂图案200作为掩模干蚀刻该栅极导电层150，以形成围绕该沟道区90的一个侧向的栅极导体170。该栅极绝缘层130用作蚀刻停止层。通过对栅极导电层150进行蚀刻，在沟道区90的另一侧保留该栅极导电层150的一部分。之后除去该第二光致抗蚀剂图案200。并且随后在通过上述工艺形成的衬底上进行离子注入，从而在沟道区上形成第二源极/漏极区210。
如图7所示，在该衬底上形成中间绝缘层230，并形成第三光致抗蚀剂图案300以露出形成接触孔的上部区。
如图8所示，以第三光致抗蚀剂图案300作为掩模蚀刻该中间绝缘层230和栅极绝缘层130，从而在露出该第一和第二源极/漏极区的一部分和该栅极导体的一部分之后，除去该第三光致抗蚀剂图案300。
如图9所示，在中间绝缘层230以及形成于中间绝缘层230上的接触孔上沉积第二导电层并对其进行图案化，从而形成用于连接到栅极、源极和漏极的第二导体250。
在该半导体器件的晶体管中，第一源极/漏极区30和第二源极/漏极区210的其中的一个作为源极，另一个作为漏极。此外，沟道区90为用于形成晶体管的沟道的区域，栅极导体170为栅极，且该栅极、源极和漏极通过第二导体250连接到外部。
因此，根据本发明的半导体器件的晶体管具有纵向形状，并且能够控制有效沟道的长度，使其比传统晶体管的沟道长度更长，从而减少短沟道效应。因此，通过有效地控制短沟道效应，可以形成高度集成的半导体器件的晶体管。
通过制造纵向晶体管并通过增加有效沟道的长度，可以有效地控制短沟道效应，且可以防止由于热载流子效应引起的晶体管性能退化，于是可以形成根据本发明的高度集成的半导体器件的晶体管。
对本领域技术人员来说显而易见的是，可以对本发明进行各种修改和变化。因此，本发明旨在覆盖这些修改和变化，只要其落在所附权利要求书及其等同特征的范围内。

Claims (12)

1、一种半导体器件的晶体管，包括：
源极区，其通过在半导体衬底的上侧注入杂质离子而形成；
沟道区，其位于该源极区上并形成为圆柱形；
漏极区，其形成于该沟道区上；
栅极绝缘层，其围绕形成于该半导体衬底的上侧的源极区、该沟道区的侧面以及形成于该沟道区的上侧的该漏极区；
栅极导体，其形成为围绕该沟道区的上部和一个侧面；以及
导电层，其连接到该源极区、该漏极区和该栅极导体，并通过填充形成于中间绝缘膜上的接触孔而形成。
2、一种半导体器件的晶体管，包括：
漏极区，其通过在半导体衬底的上侧注入杂质离子而形成；
沟道区，其位于该漏极区上并形成为圆柱形；
源极区，其形成于该沟道区上；
栅极绝缘层，其围绕形成于该半导体衬底的上侧的漏极区、该沟道区的侧面以及形成于该沟道区的上侧的该源极区；
栅极导体，其形成为围绕该沟道区的上部和一个侧面；以及
导电层，其连接到该源极区、该漏极区和该栅极导体，并通过填充形成于中间绝缘膜上的接触孔而形成。
3、根据权利要求1或2所述的半导体器件的晶体管，其中该沟道区由导电层组成。
4、根据权利要求1或2所述的半导体器件的晶体管，其中该漏极区通过在该沟道区上注入杂质离子而形成。
5、根据权利要求1或2所述的半导体器件的晶体管，其中该源极区通过在该沟道区上注入杂质离子而形成。
6、一种半导体器件的晶体管的制造方法，包括：
在半导体衬底上通过第一离子注入工艺形成第一源极/漏极区；
在其上形成该第一源极/漏极区的该半导体衬底上沉积第一牺牲层，并且干蚀刻该第一牺牲层的一部分以露出该源极/漏极区；
在该第一牺牲层上沉积第一导电层并对其进行平坦化，以形成填充孔的沟道区；
使用湿蚀刻方法除去该第一牺牲层；
在该第一源极/漏极区和该沟道区上形成第二牺牲层；
在该沟道区上的形成该第二牺牲层的位置进行第二离子注入工艺；
使用湿蚀刻方法除去该第二牺牲层；
依次形成该第一源极/漏极区、该沟道区上的栅极绝缘层以及该栅极导电层；
干蚀刻该栅极导电层以形成围绕该沟道区的上部和一个侧面的栅极导体；
在该半导体衬底上注入离子以在该沟道区上形成第二源极/漏极区；
在该半导体衬底上形成中间绝缘层；
蚀刻该中间绝缘层以形成露出该第一和第二源极/漏极区和该栅极导体的一部分的接触孔；以及
在该中间绝缘层的形成该接触孔的位置上沉积第二导电层并对其进行图案化。
7、根据权利要求6所述的制造方法，其中用于形成该沟道区的平坦化工艺为化学机械抛光工艺。
8、根据权利要求6所述的制造方法，其中该第二牺牲层用作缓冲层以在注入离子时保护该半导体衬底。
9、根据权利要求6所述的制造方法，其中在用于蚀刻该栅极导电层以形成该栅极导体的蚀刻工艺中，该栅极绝缘层用作蚀刻停止层。
10、根据权利要求6所述的制造方法，其中该第二离子注入用于控制将要形成于该半导体衬底上的晶体管的阈值电压。
11、根据权利要求6所述的制造方法，其中该第二离子注入工艺通过以30°至60°的角度对该沟道区的侧面进行注入来进行。
12、根据权利要求6所述的制造方法，其中该第一牺牲层形成为其厚度与该晶体管的沟道长度相同。
CNA2006101702007A 2005-12-29 2006-12-25 半导体器件的晶体管及其制造方法 Pending CN1992344A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050134179 2005-12-29
KR1020050134179A KR100729122B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN1992344A true CN1992344A (zh) 2007-07-04

Family

ID=38214406

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101702007A Pending CN1992344A (zh) 2005-12-29 2006-12-25 半导体器件的晶体管及其制造方法

Country Status (3)

Country Link
US (1) US7396727B2 (zh)
KR (1) KR100729122B1 (zh)
CN (1) CN1992344A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463532A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于高电压场效应晶体管的扩展漏极结构
CN107706233A (zh) * 2016-08-08 2018-02-16 联华电子股份有限公司 半导体元件及其制作方法
CN110610864A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 形成垂直场效应晶体管器件的方法
CN110571261B (zh) * 2019-08-29 2023-03-07 中国科学院微电子研究所 一种金属氧化物场效应晶体管及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903805B (zh) * 2020-07-06 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265274B1 (en) * 1999-11-01 2001-07-24 United Microelectronics Corp. Method of a metal oxide semiconductor on a semiconductor wafer
KR100401130B1 (ko) * 2001-03-28 2003-10-10 한국전자통신연구원 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
US6468869B1 (en) * 2001-05-11 2002-10-22 Macronix International Co., Ltd. Method of fabricating mask read only memory
US6709921B2 (en) * 2001-09-27 2004-03-23 Macronix International Co., Ltd. Fabrication method for a flash memory device with a split floating gate and a structure thereof
KR100505443B1 (ko) * 2002-12-26 2005-08-04 주식회사 하이닉스반도체 반도체소자 제조방법
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
KR100537101B1 (ko) * 2003-12-27 2005-12-16 동부아남반도체 주식회사 수직형 트랜지스터의 제조방법
KR100537103B1 (ko) * 2003-12-27 2005-12-16 동부아남반도체 주식회사 수직형 트랜지스터의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463532A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于高电压场效应晶体管的扩展漏极结构
CN106463532B (zh) * 2014-06-18 2020-12-15 英特尔公司 用于高电压场效应晶体管的扩展漏极结构
CN107706233A (zh) * 2016-08-08 2018-02-16 联华电子股份有限公司 半导体元件及其制作方法
CN110610864A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 形成垂直场效应晶体管器件的方法
CN110571261B (zh) * 2019-08-29 2023-03-07 中国科学院微电子研究所 一种金属氧化物场效应晶体管及其制作方法

Also Published As

Publication number Publication date
KR100729122B1 (ko) 2007-06-14
US20070166930A1 (en) 2007-07-19
US7396727B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
CN1172357C (zh) 近环绕栅极及制造具有该栅极的硅半导体器件的方法
CN1317768C (zh) 利用垂直纳米管的非易失性存储装置
TWI381531B (zh) 記憶胞及其製造方法
CN1868069A (zh) 用于减少短沟道效应的凹陷沟道快闪架构
KR19990065531A (ko) 반도체 소자 및 그의 제조방법
US20160133723A1 (en) Tunneling Field Effect Transistor (TFET) With Ultra Shallow Pockets Formed By Asymmetric Ion Implantation and Method of Making Same
CN1806340A (zh) 用于化学机械研磨平面化的双硅层鳍状场效应晶体管
CN1835209A (zh) 具有凹进沟道与非对称结的半导体器件的制造方法
CN1992181A (zh) 具有凹形沟道的半导体器件的形成方法
CN1992340A (zh) 五沟道鳍式晶体管及其制造方法
KR101546537B1 (ko) 반도체 소자 및 그 제조 방법
CN1992344A (zh) 半导体器件的晶体管及其制造方法
KR100464534B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
US20080296670A1 (en) Semiconductor Devices Including Transistors Having a Recessed Channel Region and Methods of Fabricating the Same
CN106328537B (zh) 半导体元件及制造方法
US7851855B2 (en) Semiconductor device and a method for manufacturing the same
US20060270165A1 (en) Multi-layered spacer for lightly-doped drain MOSFETS
KR100742758B1 (ko) 플래시 메모리 소자 및 그 제조방법
CN1577886A (zh) 半导体装置及其制造方法
CN1992182A (zh) 半导体器件的晶体管的制造方法
CN1585137A (zh) 不对称的薄膜晶体管结构
CN108630543B (zh) 半导体结构及其形成方法
CN1632681A (zh) 液晶显示装置的制造方法
KR940005291B1 (ko) 불순물 편석현상을 이용한 반도체장치의 제조방법
CN1165076C (zh) 以离子注入形成抗穿通区的晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070704