CN1979705B - 纳米线电容器及相关电路器件 - Google Patents

纳米线电容器及相关电路器件 Download PDF

Info

Publication number
CN1979705B
CN1979705B CN2006101436403A CN200610143640A CN1979705B CN 1979705 B CN1979705 B CN 1979705B CN 2006101436403 A CN2006101436403 A CN 2006101436403A CN 200610143640 A CN200610143640 A CN 200610143640A CN 1979705 B CN1979705 B CN 1979705B
Authority
CN
China
Prior art keywords
nano
capacitor
wire
electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101436403A
Other languages
English (en)
Other versions
CN1979705A (zh
Inventor
盐谷俊介
池田外充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1979705A publication Critical patent/CN1979705A/zh
Application granted granted Critical
Publication of CN1979705B publication Critical patent/CN1979705B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电容器包括：由导电的纳米线所构成的第一电极；部分地覆盖第一电极周面的介电层；以及覆盖介电层周面的第二电极。在采用该电容器的电路器件中，多个电容器布置为大致垂直于包含在电路器件中的衬底或平行于包含在电路器件中的衬底。

Description

纳米线电容器及相关电路器件
技术领域
本发明涉及纳米线电容器及采用该电容器的电路器件。
背景技术
近来，随着LSI的精细加工技术的发展，CPU计算速度的提高、半导体存储器容量的增大以及电子设备的微型化正在非常快速地发展。然而，LSI的构图通过包括曝光的自顶向下方法来进行，因此其加工准确度限制于数十纳米的量级。尽管扫描隧道电子显微镜(STM)和原子力显微镜(AFM)可用于形成几纳米量级的结构，但是该技术并不易于应用于更大面积的结构。因此，对于更高集成的电子电路需要新的技术。
为了解决以上问题，已经公开的一种方法是在形成电子电路中使用纳米线。纳米线主要由自底向上方法产生。因此，期望这种纳米线所能提供的电路比由自顶向下方法产生的常规电路密度高一位或多位数。由于数个纳米的大小设想可以产生类似于量子效应的新效应，纳米线就有可能提供例如革命性的新设备，比如利用量子效应的非线性光学特性的超高速开关元件。这里，术语“自顶向下方法”是处理块状材料以制成更小尺寸产品的精细加工技术的通称。术语“自底向上方法”指的是其中产生比如纳米线之类的较小物质并且然后扩大的精细组配方法。
纳米线研究包括采用半导体纳米线的FET技术。半导体纳米线FET(场效应晶体管)技术采用数百至数千cm2/Vs高度移动性的半导体纳米线作为导电沟道，并且有望用于更精细的电路(例如美国专利申请公开No.2004/0112964)。
上面提及的半导体纳米线FET能通过将分散在溶液中的半导体纳米线施加于衬底而形成(例如X.Duan等，Nature，425(2003)274)。这种技术使得能以低成本在期望的衬底上形成大面积的高性能TFT(薄膜晶体管)。而且，半导体纳米线FET能在塑料衬底上形成以提供可用作RF-ID(射频识别)、柔性显示器、片状计算机等的柔性高性能TFT。
美国专利申请公开No.2004/0112964公开了一种FET，其采用了由覆盖有介电层101和栅电极102的半导体纳米线100所构成的纳米线，如图20所示。通过在FET中使用具有上述结构的纳米线，就无需另外地提供栅极并且防止了由于纳米线的重叠所导致的阈值电平下降。从而，与具有分离栅极的晶体管相比，以简单的工艺提供了高性能的半导体纳米线晶体管。
发明内容
然而，在采用纳米线FET的电路器件中，实际上电容器可能是必要的。本发明的发明者注意到，在这种电路器件中，电路的微型化会受限于电容器的尺寸。
自然地，即使通过光刻法的曝光和显影能形成纳米量级的电容器，但是具有平板和夹在其间的介电材料的常规电容器的电容也会变小。
于是，本发明的发明者通过使用纳米线制备了电容器。
本发明提出了一种新的电容器和用于生产该电容器的工艺。
根据本发明的一个方面，提出了一种电容器，其包括：由导电的纳米线所构成的第一电极；部分地覆盖第一电极周面的介电层；以及覆盖介电层周面的第二电极。
第一电极优选地具有第一端部和第二端部，介电层覆盖第一端部以及第一电极介于第一端部和第二端部之间的周面，但是不覆盖第二端部。第一电极的第二端部优选地电连接至一个包括所述电容器结构的电极。
在该电容器中，在第一电极上，介电层和第二电极层优选地依次层压，或者多个介电层和第二电极优选交替地彼此层压。
在该电容器中，第一电极的端面优选地未被介电层覆盖。
根据本发明的另一方面，提出了一种采用该电容器的电路器件，其中多个电容器布置为大致垂直于包含在电路器件中的衬底。
根据本发明的又一方面，提出了一种采用该电容器的电路器件，其中多个电容器布置为大致平行于包含在电路器件中的衬底。
根据本发明的再一方面，提出了一种用于制造电容器的工艺，包括如下步骤：在衬底上形成大致垂直于衬底表面地延伸的导电纳米线，用介电层覆盖纳米线的周面，用电极层覆盖介电层的周面，和部分地移除介电层以裸露纳米线的末端。
根据本发明的再一方面，提出了一种用于在衬底上制造电容器的工艺，包括如下步骤：提供一个元件，该元件包括形成于衬底上且具有垂直于衬底表面的孔隙的多孔层以及长度大于多孔层厚度的导电纳米线；用介电层覆盖纳米线；用电极层覆盖介电层；和移除多孔层。
本发明的纳米线电容器的形状为柱状、针状或类似的空间形状，这使得与平行板状电容器相比具有更大的电容，并且随着电容器的微型化不会引起电容的降低。
从以下结合附图对示例性实施例的描述中，本发明的其他特点将会变得很明显。
附图说明
图1A是本发明的纳米线电容器的透视图。
图1B是其剖视图。
图2是柱状电容器的电容和平状电容器的电容之比与柱状纳米线电容器的长轴和短轴之比之间的关系的图表。
图3A、3B、3C和3D示出了用于制造本发明的纳米线电容器的工艺。
图4A、4B、4C和4D示出了用于制造本发明的另一种纳米线电容器的工艺。
图5是本发明的纳米线电容器的透视图。
图6是本发明的纳米线电容器的剖视图。
图7是本发明的另一种纳米线电容器的剖视图。
图8是本发明的又一种纳米线电容器的剖视图。
图9是本发明的又一种纳米线电容器的剖视图。
图10是本发明的另一种纳米线电容器的剖视图。
图11示出了应用本发明的纳米线电容器的电路器件。
图12示出了应用本发明的纳米线电容器的另一种电路器件。
图13A和13B示出了应用本发明的纳米线电容器的电流驱动型显示装置。
图14示出了应用本发明的纳米线电容器的另一种电流驱动型显示装置。
图15是半导体纳米线晶体管的剖视图。
图16是另一种半导体纳米线晶体管的剖视图。
图17示出了应用本发明的纳米线电容器的电压驱动型显示装置。
图18示出了应用本发明的纳米线电容器的DRAM。
图19示出了应用本发明的纳米线电容器的另一种DRAM。
图20出了应用半导体纳米线的FET的构成。
图21示出了应用本发明的纳米线电容器的电子元件。
图22示出了本发明的纳米线电容器的剖视图。
图23示出了本发明的另一种纳米线电容器的剖视图。
具体实施方式
(第一实施例：采用纳米线的电容器)
下面将参照附图详细地描述本发明的一个实施例。
图1A和1B示出了本发明的一个实施例。图1A和1B所示的纳米线电容器包括芯部电极1(在本发明的该第一实施例中为第一电极)、介电层2、和表面电极3(在本发明的该第一实施例中为第二电极)。
图1A是透视图，图1B是剖视图。在图1B中，数字1010表示第一端部，数字1020表示第二端部。
如图所示，在这个实施例，介电层2覆盖第一端部1010以及第一电极1介于第一端部1010和第二端部1020之间的周面，但是介电层2并不覆盖第二端部1020。
因而，第一电极的一个端部1010在周围被覆盖。
顺便提及，在图1A至1D中，第一端部1010的端面覆盖有介电层2。然而，端面并不是必须由介电层2所覆盖，例如如图8所示。在电极1的第二端部1020没有覆盖介电层2的情况下，裸露部分可以由另一材料所覆盖，只要第一电极1和第二电极3保持电绝缘。
在这个实施例中，第一电极的周面以如下状态覆盖有介电层：(1)介电层覆盖除了芯部电极1(第一电极)裸露部分之外的周面，并且在与裸露部分相对的另一侧处覆盖端面，如图1B、9和10所示；或者(2)介电层覆盖除了作为第一电极的芯部电极1的裸露部分之外的周面，但是在与裸露部分相对的另一侧处不覆盖端面，如图5和8所示。
上述由导电纳米线、覆盖纳米线的介电层以及覆盖其周围的电极所构成的纳米线电容器能由自底向上的方法形成。这使得能在无需常规光构图的情况下在电路上形成纳米量级的电容器，从而有利于电子电路的微型化。纳米线电容器为柱状或针状，这使得其与占据相同面积的平状电容器相比电容更高。
电容增大的条件解释如下，以柱状电容器为例。以下解释针对柱状电容器进行，但是本发明的纳米线电容器并不限于柱状电容器。根据工艺和材料，纳米线(电容器)可为多边形柱状或针状。这种纳米线也可使电容器具有比平状电容器更高的电容。
平行板状电容器的电容(Cp1)由下面的公式1表示：
Cpl＝εS/d  (1)
其中ε表示介电层的介电常数，S表示电极的面积，d表示电极之间的距离。
另一方面，芯部电极的电容(Ccy1)由下面的公式2表示：
Ccy1＝2πε·L/ln(b/a)(2)
其中a表示芯部电极的半径，b表示从中心至表面电极的距离，ε表示介电层的介电常数，L表示介电层的长度。
因此，比值Cr＝(Ccy1/Cpl)＞1由下面的公式3表示：
Cr＝[(2πL)/ln(b/a)](d/S)(3)
当柱状纳米线电容器和平行板状电容器分别具有相同厚度(厚度d＝b-a)的介电层并且在基板上具有相同的占据面积(长轴：L；短轴：b)时，以上公式3变化如下：
Cr＝2π(1-a/b)/ln(b/a)(其中b/a＞1)(4)
图2示出了公式4以(b/a)作为横坐标时的曲线。在本发明中，柱状线电容器具有范围从约1.5至约3的b/a比值，因此得到了比平行板状电容器高4倍或更多的电容。
在本发明的纳米线电容器中，第一电极(导电的纳米线)应当部分地裸露以用于外部接触在第一电极和第二电极之间施加电压。对于较高电容的纳米线电容器，第一电极的裸露体积优选地最小化以增大电荷存储部分的体积。本发明的纳米线电容器优选地在导电纳米线的一端裸露以扩大有效电荷存储的电荷存储面积。而且，介电层可在纳米线电容器长度方向上被分割成段以构成在该一个纳米线上具有至少一个公共电极的多个电容器。
此外，为了更高的电容，本发明的纳米线电容器可由以下构成：由导电的纳米线所构成的第一电极；在部分裸露第一电极的情况下依次层压的第一介电层和第二介电层或者交替地层压的两层或更多层第一介电层和第二介电层；以及形成于第二电极的周围上并插入有第二介电层的第三电极。
层压型电容器，如图9或图10所示，使得能在单个纳米线上形成多个平行的电容器以增大纳米线电容器的电容从而增大电荷存储能力。而且，通过如图22和23所示将第一电极和第三电极相连接，就增大了电极面积从而提供更高电容的纳米线电容器。
电路器件能通过将本发明的纳米线电容器布置为大致垂直于或大致平行于衬底而构成。(这里，术语“大致垂直于”或“大致平行于”表示电路器件稍微倾斜但被视为基本上垂直于或平行于衬底)。尤其，包含大致平行于衬底地布置在该衬底上的纳米线电容器的电路能容易地通过将分散在溶剂中的纳米线电容器施加于衬底上以及将纳米线电容器布置在衬底上而形成。另外，本发明的纳米线电容器可形成于电子电路衬底之外的衬底之上，并且对其进行热处理以制备出更精细的介电层。由此能产生高质量的电容器。利用这种技术，能在期望的衬底上以更大的元件尺寸以更低的成本形成电容器。通过在塑料衬底上形成所述元件能将所述元件制成为柔性的。
(芯部电极(第一电极))
芯部电极1可由任何导电的纳米线或纳米管制成，其材料为比如金属、高掺杂的半导体和导电的氧化物。优选的一个是硅须晶。硅须晶的导电率可以通过掺杂磷或硼而增大。
纳米线的直径范围优选地从几个纳米至数百纳米。具体地，纳米线的直径范围从2nm至500nm，优选地从5nm至300nm，更优选地从5nm至50nm。
纳米线的形状比适于从棒状至线状的范围中选取。具体地，长度范围优选地从数十纳米至数百微米。具体地，纳米线的长度范围从10nm至500nm。
纳米线优选地通过垂直于衬底地生长纳米线而产生以利于后续介电层2或表面电极3的覆盖。具体地，上述工艺优选地选自于气相工艺，比如CVD(化学汽相沉积)和VLS(气相液体固体，vapor liquidsolid)；以及电化学工艺，比如电场沉积。
(介电层)
介电层2可以由优选地具有较高介电常数和较低导电率的任何绝缘材料形成。该材料包括无机氧化物和氮化物，比如二氧化硅、氮化硅、氧化铝、氧化钛和氧化钽；以及有机聚合物，比如聚丙烯酸酯、聚甲基丙烯酸酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚醚和含硅氧烷聚合物。形成介电层2的工艺是不受限制的：介电层可通过气相工艺(比如气相沉积和溅射)或者液相工艺形成于芯部电极的周面上。介电层2的厚度范围优选地从大约1纳米至数十纳米，但是并不限于此。
(第二电极)
表面电极3可由任何导电材料形成。材料包括金属、高度掺杂的半导体以及导电氧化物。形成表面电极3的工艺不受限制。表面电极可通过气相工艺(比如气相沉积和溅射)或者液相工艺形成于芯部电极的周面上。表面电极3的厚度范围优选地从大约1纳米至数十纳米，但是并不限于此。
在这个实施例中，第一电极1或第二电极3的电阻率(Ωm)不高于10-4，优选地不高于10-5，更优选地不高于10-6。
顺便提及，前述专利文献1公开的半导体纳米线计划用于TFT，作为用作沟道区域的芯部100(图20)。因此，高载流子浓度的高导电材料不用作芯部。低载流子浓度的芯部不用作电容器的电极。采用这种芯部作为电极的电容器不能具有高的电容。
而且，在用于TFT的上述半导体纳米线中，芯部100的两个端部裸露以用于与源极和漏极电连接。因此，在用作电容器时，电荷存储部减少，并且另外地需要第三电极。
在以上实施例中，芯部电极在纳米线电容器的一个端部裸露。不然的话，芯部电极1可在纳米线电容器的中部裸露，如图5所示。也就是，本发明的电容器由以下构成：由导电纳米线构成的第一电极、部分地覆盖第一电极周面的介电层、以及覆盖介电层周面的第二电极。第一电极上未被介电层覆盖的区域可由第一电极的一个末端或者如图5所示电极纵向方向上的中部所构成。
芯部电极的裸露部，除了图1A至1D所示之外，可采取各种形状。裸露端部可如图6和7所示那样形成台阶。在图6中，介电层2裸露，而在图7中，介电层回缩为不暴露。芯部电极1与裸露端部相对的另一端的端面可如图8所示那样暴露。
纳米线电容器可以通过如图9或图10所示那样提供内部电极5以层压结构制成从而增大电容。在图9和10中，另外提供了一层介电层和一个内部电极，然而也可以交替地提供两个或更多相应的内部电极和介电层。具有图9和10所示构造，内部电极5可用作电容器的一个电极并且芯部电极1和表面电极3可连接起来用作电容器的另一电极以得到更高的电容。在另一种电容器中，如图22和23所示，内部电极5用作一个电极并且芯部电极1和表面电极3连接起来用作另一电极。不然的话，在其中交替地提供两个和更多相应的内部电极和介电层的构造中，奇数内部电极层共同地连接起来作为电容器的一个电极，并且芯部电极以及甚至偶数电极层共同地连接起来作为电容器的另一电极以获得更高的电容。共同连接可如图9和10所示制作在元件外面进行，或者也可以如图22和23所示制作在元件内部。
在本发明的纳米线电容器的使用中，以本实施例为代表，在布线于衬底上的电路器件中，纳米线电容器6可如图11所示垂直于衬底7布置，或者可如图12所示平行于衬底7布置并保持在电极8之间。对于如图12所示那样使用，纳米线电容器能通过施加将纳米线电容器分散在溶剂中的液体而布置在电路中。从而，电容器能通过简单的工艺以纳米量级形成。在以上技术中，由于电容器的形成无需热处理，电路可以形成于各种衬底上。例如，通过在塑料衬底上形成电路来提供柔性电路器件，从而能提供新型的电路器件，比如柔性显示器和片状计算机。
在同一个电子电路中，具有与由本发明这个实施例所代表的纳米线电容器相组合的半导体纳米线晶体管的电路同时获得了半导体纳米线晶体管的高度灵活性和纳米线电容器的高电容。这实现了常规曝光技术不能获得的高密度电子电路，并且使得能在期望的衬底上形成高性能的电子电路。因此，本发明的技术在工业上非常有效。
具有纳米线电容器和半导体纳米线晶体管的电路器件的例子是由有源矩阵驱动的显示装置，以及DRAM(动态随机存取存储器)。
在本发明这个实施例的纳米线电容器用于例如上述显示装置时，本发明的纳米线电容器和半导体纳米线晶体管的组合使得能在期望的衬底上形成高性能的TFT电路。从而，显示装置能制作为柔性的，显示面积能变得更大，并且能降低制造成本。具体地，半导体纳米线晶体管具有高度灵活性，并且能有效应用于有机EL显示元件。因而本发明使得有机EL显示装置的显示屏能具有更大的面积。从而能制造出常规技术不能制造出的片状大面积显示器。
本发明这个实施例的纳米线电容器应用于DRAM使得电子电路能具有比常规曝光技术制造出的电子电路更高的密度和更高的电容。而且，应用本发明的纳米线电容器的电子电路能形成于任何期望的衬底上，这使得能以更低的成本制造出片状大面积DRAM。因此，应用本发明的纳米线电容器的电子电路使得能通过更高密度和更大面积的元件制造出具有大电容的DRAM。
本发明的纳米线电容器可形成于其中晶体管和电容器形成于同一个纳米线上的构造中，图21是一个例子。利用这种构造，晶体管和电容器共同地形成于一个元件上，使得能通过简单的制造工艺以简单的结构制造出电子元件。在这种构造中，纳米线成分可在晶体管部分和电容器部分之间变化，其中使得对应于电容器芯部电极的部分处的导电率高于对应于晶体管沟道的部分处的导电率。在一个具体的例子中，作为上述纳米线的半导体纳米线在晶体管部分掺杂较少而在电容器部分掺杂较多。
以下详细地解释由本发明这个实施例所代表的纳米线电容器应用于有源矩阵驱动型显示装置的情况。
(1)应用于电流驱动型显示装置
在电流驱动型显示装置的驱动中，电流在一个帧周期期间流过像素并且为此驱动晶体管由用于开关的晶体管和电容器保持为打开。因此，对于驱动，电流驱动型显示装置在各个像素中具有至少两个晶体管：用于将电流写入像素的电容器中的开关晶体管，以及用于将电流供应至比如有机EL和无机LED之类的显示元件的驱动晶体管。本发明这个实施例的纳米线电容器被提供为所述电容器。
图13A和13B以及图14示出了安装在电流驱动型显示装置中的具有本发明纳米线电容器的电子电路。图13A是显示装置的一个像素的放大视图。图13B是图13A所示像素的电路图。图14示出了具有多个像素布置的显示元件。在图14中，各个像素简单地示出为方块。
上述电流驱动型显示装置至少包括用于开关的纳米线晶体管20、用于驱动的纳米线晶体管21、纳米线电容器22、数据线23、供电线24、扫描线25、显示部26以及驱动电路28。显示部26是EL元件。驱动纳米线晶体管21和开关纳米线晶体管20分别具有多个半导体纳米线27。
驱动纳米线晶体管21和开关纳米线晶体管20分别是采用半导体纳米线作为沟道的场效应晶体管。图15示出了其构造。在这种结构中，栅极31形成于衬底30上；栅绝缘层32形成于其上，半导体纳米线33布置在其上；并且源极34和漏极35分别连接至纳米线的两端。在晶体管的另一构造中，如图16所示，半导体纳米线涂覆有栅绝缘层并且栅极31设在其上而没有另外的栅绝缘层。在制备这种构造时，在半导体纳米线上形成绝缘层之后，线布置在其上，并且利用覆盖除了端部之外的整个部分的掩模来在端部移除绝缘层，并且然后在端部上形成源极和漏极。不然的话，半导体纳米线的端部可以通过图3A至3D和图4A至4D所示工艺的组合而裸露。在多个纳米线用作导电沟道的情况下，通过使用如图20所示其上具有栅极的纳米线可以提高纳米线晶体管的阈值水平以将所施加的栅压保持恒定。
纳米线27的材料包括化合物半导体，比如II-IV族化合物半导体、III-V族化合物半导体、I-V族化合物半导体、I-VI族化合物半导体、I-VII族化合物半导体、II-V族化合物半导体、II-VII族化合物半导体、III-VI族化合物半导体、和IV-IV族化合物半导体，以及VI族半导体。这些材料的具体例子包括Si、Ge、SiGe、AlGaAs、ZnO、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、GaAs、GaN、GaAs、GaP、InP、InN、InAs和炭纳米管。开关纳米线晶体管20和驱动纳米线晶体管27可由相同的材料或不同的材料形成。半导体纳米线优选地由CVD工艺或VLS工艺合成，但是并不限于此。在这些工艺之中，从纳米线的窄直径分布和一致长度的角度来说VLS工艺是优选的。
至于晶体管中半导体27的数目，由于驱动纳米线晶体管21应当允许更大量的电流流过显示元件26，因此优选地更大数目的半导体纳米线结合入其中。因此，与开关纳米线晶体管相比，优选地更大数目的半导体纳米线结合入驱动纳米线晶体管21中。半导体晶体管优选地被钝化以防止半导体纳米线和纳米线电容器从衬底上脱落。
在制造显示装置的过程中，半导体纳米线27和纳米线电容器22以溶剂分散的状态施加。这种工艺使得能在期望的衬底上形成晶体管和电容器并且降低显示装置的成本。柔性显示装置能通过使用塑料衬底而制造。具体地说，使用本发明的纳米线电容器和纳米线晶体管使得显示装置具有高的灵活性和大的面积，还使得能制造出常规技术不能获得的大面积有机EL显示装置。在以上描述中，像素通过本发明的纳米线电容器和纳米线晶体管的组合来构成。然而，自然地像素也能通过本发明的纳米线电容器和常规的薄膜晶体管的组合来构成。
(2)应用于电压驱动型显示装置
在包括液晶显示装置和电泳型显示装置的电压驱动型显示方法中，由于显示部仅仅通过电压的开启和关闭来控制，一个像素仅需要一个晶体管就足够，这与前述电流驱动型显示装置不同。为了赋予存储容量，类似于前述电流驱动型显示装置那样在每个像素中提供电容器。至于电容器，采用由本发明这个实施例所代表的纳米线电容器。
图17示出了采用本发明纳米线电容器的电压驱动型显示装置的一个像素的构造。电压驱动型显示装置至少包括驱动纳米线晶体管40、纳米线电容器41、数据线42、扫描线43、显示部44。显示部44是由像素电极、反电极及保持在上述电极之间的液晶层所构成的液晶元件。在图17中，显示部44示出了像素电极。驱动纳米线晶体管40具有半导体纳米线45。
驱动纳米线晶体管40是采用半导体纳米线作为沟道的场效应晶体管，其具有与上述电流驱动型显示装置的纳米线晶体管相同的构造。图17仅示出了一个像素。与图14所示类似地，显示装置通过布置多个像素并将驱动电路连接到其上而构成。类似于电流驱动型显示装置，这种显示装置优选地被钝化以防止半导体纳米线和纳米线电容器从衬底上脱落。
在制造上述显示装置的过程中，类似于电流驱动型显示装置的制造，晶体管和电容器能形成于期望的衬底上而无需真空操作。这种工艺降低了显示装置的制造成本。显示装置能通过使用塑料衬底而制作为柔性的。在电路构造和制造工艺上，电压驱动型TFT比电流驱动型TFT更简单。
下面将详细描述将由本发明这个实施例所代表的纳米线电容器应用于DRAM的情形。DRAM是具有由晶体管和用来存储电荷的电容器所构成的电路的存储元件。图18和19示出了采用半导体纳米线晶体管和纳米线电容器的DRAM的例子。图18是DRAM的一个单元的放大视图。图19示出了多个单元的布置。在图19中，各个单元分别简单地由方块表示。
DRAM包括半导体纳米线晶体管50、纳米线电容器51、字线52、位线53和驱动电路55。半导体纳米线晶体管50具有半导体纳米线54。通过借助于字线和位线将电荷存储在各个单元的电容器中，DRAM就存储了数据。半导体纳米线晶体管50可以与前述显示装置中采用的晶体管相同。
DRAM的半导体纳米线和纳米线电容器优选地是钝化的以防止脱落。
DRAM的半导体纳米线和纳米线电容器具有不大于数十纳米的直径。因此，与用常规的曝光工艺制造的DRAM相比，能增大电路的密度以得到更高的存储容量。而且，DRAM制造工艺中的涂覆步骤使得能在无需使用真空工艺的前提下在期望的衬底上形成晶体管和电容器。因此，能降低DRAM的成本并且能在大的面积上形成元件。从而，由于元件的大元件面积和高密度，能制造出以前不能获得的大容量DRAM。为了新的应用，比如片状计算机，通过使用塑料衬底能制造出柔性DRAM。
(第二实施例：制造具有纳米线的电容器的工艺)
通过比如如图3A至3D所示的形成芯部电极1、介电层2和表面电极3的步骤以及蚀刻介电层2和表面电极3的后续步骤能形成前述使用纳米线的电容器。
参照图3详细地解释这个工艺。首先在衬底3001上，导电纳米线1形成为大致垂直于衬底面(图3A)。纳米线1的周面由介电层2覆盖(图3B)。介电层2的周面由电极层3覆盖(图3C)。然后，部分地移除介电层以裸露纳米线的末端部分(图3D)。如果需要，使纳米线与衬底分开。
在另一工艺中，能通过图4A至4D所示步骤制造出电容器。具体地，提供一个元件，其具有衬底3001、具有垂直于衬底表面的孔隙的多孔层4、以及贯穿多孔层的孔隙延伸到外面且长度大于多孔层厚度的导电纳米线1(图4A)。然后形成介电层2以覆盖纳米线1(图4B)。在其上形成表面电极3(图4C)。最后，移除多孔层4(图4D)。多孔层的材料包括包含阳极氧化铝(日本专利申请公开No.2000-031462)、多孔硅或二氧化硅(日本专利申请公开No.2004-237430)的多孔材料。纳米线能用置于多孔层孔隙底部上的催化剂精细颗粒(Au或类似物)通过VLS或类似方法生成。
在附图中，附图标记表示元件如下：1，芯部电极；2，介电层；3，表面电极；4，多孔层；5，内部电极；6，纳米线电容器；7，衬底；20，开关纳米线晶体管；21，驱动纳米线晶体管；22，纳米线电容器；23，数据线；24，供电线；25，扫描线；26，显示部；27，半导体纳米线晶体管；28，驱动电路；30，衬底；31，栅极；32，栅绝缘层；33，半导体纳米线；34，源极；35，漏极；40，驱动纳米线晶体管；41，纳米线电容器；42，数据线；43，扫描线；44，显示部；45，半导体纳米线；50，半导体纳米线晶体管；51，纳米线电容器；52，字线；53，位线；54，半导体纳米线；55，驱动电路；61，电容器部分；62，晶体管部分；63，栅绝缘层；64，栅极；65，源极；66，漏极；67，纳米线；68，表面电极；100，半导体纳米线；101，介电层；和102，栅极。
(例子)
(例1)
纳米线电容器如下所示制造。芯部电极1由高度掺杂B的Si纳米线构成；介电层2由二氧化硅形成；表面电极3由Au形成。Si纳米线由VLS方法制备。
Si纳米线通过图3A至3D所示步骤制备。在Si衬底上，沉积直径为15-20nm的精细金颗粒。该衬底在450℃在SiH4和B2H6气氛下加热以生成纳米线。形成的纳米线包含0.5％mol含量的B作为掺杂剂，并且直径为约15-20nm，长度为30-50μm。所得到的Si纳米线在表面上氧化以形成二氧化硅覆膜。其上，通过气相沉积形成Au的表面电极。裸露芯部电极的端部以获得该例的纳米线电容器。
(例2)
用例1中制备的纳米线电容器以及半导体纳米线FET制造出有机EL显示装置。例1中制备的纳米线电容器从衬底超声地取出并分散在溶剂乙醇中。
另一方面，以与例1中制备芯部电极类似的方式通过VLS方法制备用于半导体纳米线FET的半导体纳米线。制备的Si纳米线包含0.01％mol含量的B。纳米线的表面被氧化以形成栅绝缘层。半导体纳米线以与上述纳米线电容器相同的方式与衬底超声地分离并分散在溶剂乙醇中。
这个例子的显示装置具有如图13A、13B和14所示的构造，包括开关纳米线晶体管、驱动纳米线晶体管、纳米线电容器、数据线、供电线、扫描线、作为显示元件的有机EL元件、以及驱动电路。
在显示装置的制造中，首先，通过Au的气相沉积形成数据线、供电线、扫描线等的布线。然后通过涂覆应用形成用于开关纳米线晶体管和用于驱动纳米线晶体管的半导体纳米线，并用UV硬化树脂钝化以防止从衬底上脱落，从而形成晶体管。然后通过在TFT上涂覆来施加和布置上述纳米线电容器，并且用UV硬化树脂来钝化纳米线电容器以完成TFT上的电容器。
在有机EL元件的形成中，正极由ITO形成，正空穴传输层由PEDOT/PSS形成，发光层由聚[2-甲氧基-5-(2`-乙基-己氧基)-1，4-苯撑亚乙烯](MEH-PPV)形成，负极由Ca/Al形成。正空穴传输层和发光层通过喷墨方法而图案化，ITO通过溅射而形成，Ca/Al通过气相沉积而形成。最后，驱动电路连接至该元件以完成显示装置。
由于纳米线晶体管的高度灵活性，通过上述工艺形成的有机EL元件实现高效率，使得更大的电流能流过该元件。而且，具有大屏幕的有机EL元件显示装置能以低的成本制造，因为由于电容器采用纳米线的缘故无需真空操作就能形成晶体管和电容器。
(例3)
使用例1中制备的纳米线电容器和半导体纳米线FET制造DRAM。例1中制备的纳米线电容器通过超声波与衬底分离并分散在溶剂乙醇中。
另一方面，以与例1中芯部电极的制备类似的方式通过VLS方法制备用于半导体FET的半导体纳米线。纳米线由包含0.01％mol含量B的Si所构成。纳米线的表面被氧化以形成栅绝缘层。半导体纳米线以与上述纳米线电容器相同的方式超声地与衬底分离并分散在溶剂乙醇中。
这个例子的DRAM具有如图18和19所示的构造，包括半导体纳米线晶体管、纳米线电容器、字线、位线和驱动电路。在DRAM的制造中，首先，通过Au的气相沉积形成字线、位线等的布线。然后通过涂覆应用来形成用于半导体纳米线晶体管的半导体纳米线。用UV硬化树脂来钝化布线以防止从衬底上的脱落，从而形成晶体管。然后通过以与上述半导体纳米线类似的方式涂覆在TFT上来施加和布置上述纳米线电容器，并且用UV硬化树脂来钝化纳米线电容器以在TFT上形成电容器。最后，将驱动电路连接到其上以完成DRAM。
这个例子的DRAM，其采用了直径为数十纳米的半导体纳米线和纳米线电容器，由于与用常规曝光工艺所制造的DRAM相比该电路具有高的密度，因此就具有高的存储容量。
在上述DRAM的制造中，晶体管和电容器在无需应用真空工艺的前提下通过涂覆形成于衬底(在本例中为玻璃衬底)上。从而能以较低的成本、较高的密度给DRAM提供更大的元件面积。DRAM就具有以前未获得的大容量。
(工业实用性)
纳米线电容器和具有纳米线电容器的电路器件可用作具有电容器的电子电路和电路器件，比如用于有源矩阵驱动的显示装置的TFT衬底，以及比如DRAM之类的记录装置。
虽然已经结合示例性实施例描述了本发明，但是应当理解的是，本发明并不限于所公开的示例性实施例。权利要求的范围应当以最宽泛的概念解释为涵盖所有这种变型和等同结构和功能。

Claims (4)

1.一种电容器，包括：
由导电的纳米线所构成的第一电极；
部分地覆盖第一电极周面的介电层；以及
覆盖所述介电层周面的第二电极，
其中所述第一电极上未被所述介电层覆盖的区域由所述第一电极纵向方向上的中部构成。
2.根据权利要求1的电容器，其中在第一电极上，所述介电层和第二电极层依次层压，或者多个介电层和第二电极交替地层压在其上。
3.一种采用如权利要求1所述电容器的电路器件，其中多个电容器布置为大致垂直于包含在所述电路器件中的衬底。
4.一种采用如权利要求1所述电容器的电路器件，其中多个电容器布置为大致平行于包含在所述电路器件中的衬底。
CN2006101436403A 2005-12-06 2006-11-06 纳米线电容器及相关电路器件 Expired - Fee Related CN1979705B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005352576 2005-12-06
JP2005-352576 2005-12-06
JP2005352576 2005-12-06

Publications (2)

Publication Number Publication Date
CN1979705A CN1979705A (zh) 2007-06-13
CN1979705B true CN1979705B (zh) 2010-07-21

Family

ID=37890262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101436403A Expired - Fee Related CN1979705B (zh) 2005-12-06 2006-11-06 纳米线电容器及相关电路器件

Country Status (3)

Country Link
US (1) US7906803B2 (zh)
EP (1) EP1796172A3 (zh)
CN (1) CN1979705B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060740B2 (ja) * 2006-05-26 2012-10-31 シャープ株式会社 集積回路装置およびその製造方法、ならびに表示装置
US7482727B2 (en) * 2006-10-13 2009-01-27 Hewlett-Packard Development Company, L.P. Composite material with conductive nanowires
US7645669B2 (en) * 2007-02-16 2010-01-12 Sharp Laboratories Of America, Inc. Nanotip capacitor
SE532485C2 (sv) * 2007-03-27 2010-02-02 Qunano Ab Nanostruktur för laddningslagring
WO2009005555A2 (en) * 2007-04-11 2009-01-08 The Penn State Research Foundation Methods to improve the efficiency and reduce the energy losses in high energy density capacitor films and articles comprising the same
US20080268299A1 (en) * 2007-04-26 2008-10-30 Honeywell International, Inc. Power source with capacitor
US20080268298A1 (en) * 2007-04-26 2008-10-30 Eickhoff Steven J Power source with capacitor
JP4907594B2 (ja) * 2007-06-14 2012-03-28 太陽誘電株式会社 コンデンサ及びその製造方法
CN101252042B (zh) * 2008-03-07 2010-06-23 浙江大学 一种电容器的纳米线底电极与电介质复合薄膜及其制备方法
WO2009117072A1 (en) * 2008-03-18 2009-09-24 Solexant Corp. Improved back contact in thin solar cells
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
GB2458906A (en) * 2008-04-01 2009-10-07 Sharp Kk Nanowire manufacture
CN102084488A (zh) * 2008-06-13 2011-06-01 昆南诺股份有限公司 纳米结构mos电容器
KR101024652B1 (ko) * 2008-12-09 2011-03-25 매그나칩 반도체 유한회사 캐패시터 구조체
US8148264B2 (en) 2009-02-25 2012-04-03 California Institue Of Technology Methods for fabrication of high aspect ratio micropillars and nanopillars
EP2446467A4 (en) * 2009-06-26 2014-07-02 California Inst Of Techn METHOD FOR PRODUCING PASSIVATED SILICON NANODRICES AND APPARATUS THUS OBTAINED THEREFOR
US8809093B2 (en) * 2009-11-19 2014-08-19 California Institute Of Technology Methods for fabricating self-aligning semicondutor heterostructures using silicon nanowires
US9018684B2 (en) * 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
US20120326119A1 (en) * 2010-03-08 2012-12-27 Kyonggi University Industry & Academia Cooperation Foundation Light emitting display device having nanowire
CN102655176B (zh) * 2012-05-10 2015-09-09 复旦大学 具有纳米线结构的电容器及其制备方法
EP2859588B1 (en) * 2012-06-07 2016-12-21 QuNano AB A method of manufacturing a structure comprising elongate nanostructures adapted to be transferred to a non-crystalline layer
US9711284B2 (en) * 2012-12-11 2017-07-18 Intel Corporation Structure to make supercapacitor
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR102220421B1 (ko) 2015-08-26 2021-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101730148B1 (ko) 2016-01-25 2017-04-26 중앙대학교 산학협력단 레이저 탄화 기반의 탄소나노구조체 합성을 이용한 수퍼커패시터의 제조공정 및 이를 이용하여 제조된 수퍼커패시터
CN106229394B (zh) 2016-10-19 2019-06-07 武汉华星光电技术有限公司 微发光二极管及其制造方法和显示器
US10607788B2 (en) * 2017-09-29 2020-03-31 Samsung Electro-Mechanics Co., Ltd. Aerogel capacitor and method for manufacturing the same
EP4290552A4 (en) * 2022-04-29 2024-01-24 Changxin Memory Tech Inc METHOD FOR MANUFACTURING CAPACITOR, CAPACITOR AND MEMORY
CN114582809B (zh) * 2022-04-29 2022-07-29 长鑫存储技术有限公司 电容器的制作方法、电容器以及存储器
CN116234305B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759305B2 (en) * 2001-11-28 2004-07-06 Industrial Technology Research Institute Method for increasing the capacity of an integrated circuit device
US20050064185A1 (en) * 2003-08-04 2005-03-24 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US20050136608A1 (en) * 2003-12-23 2005-06-23 Mosley Larry E. Capacitor having an anodic metal oxide substrate
CN1703730A (zh) * 2002-09-30 2005-11-30 纳米系统公司 使用纳米线晶体管的集成显示器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976922A (en) * 1975-06-27 1976-08-24 Sprague Electric Company Low impedance multiple electrolytic capacitor assembly
JPS6028124A (ja) 1983-07-27 1985-02-13 株式会社本田電子技研 自動ドア用焦電スイツチ
JP2768061B2 (ja) 1991-07-10 1998-06-25 松下電器産業株式会社 積層型固体電解コンデンサの製造方法
JPH05190397A (ja) 1992-01-17 1993-07-30 Elna Co Ltd 固体電解コンデンサの製造方法
JPH08138973A (ja) 1994-11-08 1996-05-31 Toshiba Corp サージ保護用コンデンサ
KR101008294B1 (ko) * 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
JP3598373B2 (ja) 2001-09-03 2004-12-08 独立行政法人物質・材料研究機構 基体上に接合して規則化配列したナノ構造体およびその製造方法
US6633009B1 (en) 2002-06-14 2003-10-14 Eaton Corporation Shorting switch and system to eliminate arcing faults in low voltage power distribution equipment
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
JP4695817B2 (ja) 2002-10-23 2011-06-08 富士通株式会社 キャパシタ、半導体記憶装置及び方法
KR100521988B1 (ko) 2003-01-29 2005-10-17 재단법인서울대학교산학협력재단 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7057881B2 (en) * 2004-03-18 2006-06-06 Nanosys, Inc Nanofiber surface based capacitors
US7115971B2 (en) * 2004-03-23 2006-10-03 Nanosys, Inc. Nanowire varactor diode and methods of making same
JP2008506254A (ja) * 2004-07-07 2008-02-28 ナノシス・インコーポレイテッド ナノワイヤーの集積及び組み込みのためのシステムおよび方法
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
US7382648B2 (en) * 2004-09-30 2008-06-03 California Institute Of Technology Nanomechanical switching device
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
US7126207B2 (en) * 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
US7426000B2 (en) * 2005-04-14 2008-09-16 Samsung Electronics Co., Ltd. Transistor, display device including the same, and manufacturing method thereof
US7749922B2 (en) * 2005-05-05 2010-07-06 The Board Of Trustees Of The University Of Illinois Nanowire structures and electrical devices
US7420199B2 (en) * 2005-07-14 2008-09-02 Infineon Technologies Ag Resistivity changing memory cell having nanowire electrode
EP1796162A3 (en) * 2005-12-06 2010-06-02 Canon Kabushiki Kaisha Circuit element having capacitor and field effect transistor comprising nanowires
US7491995B2 (en) * 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US7554621B2 (en) * 2006-06-26 2009-06-30 Panasonic Corporation Nanostructured integrated circuits with capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759305B2 (en) * 2001-11-28 2004-07-06 Industrial Technology Research Institute Method for increasing the capacity of an integrated circuit device
CN1703730A (zh) * 2002-09-30 2005-11-30 纳米系统公司 使用纳米线晶体管的集成显示器
US20050064185A1 (en) * 2003-08-04 2005-03-24 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US20050136608A1 (en) * 2003-12-23 2005-06-23 Mosley Larry E. Capacitor having an anodic metal oxide substrate

Also Published As

Publication number Publication date
US7906803B2 (en) 2011-03-15
CN1979705A (zh) 2007-06-13
US20070126079A1 (en) 2007-06-07
EP1796172A2 (en) 2007-06-13
EP1796172A3 (en) 2009-10-07

Similar Documents

Publication Publication Date Title
CN1979705B (zh) 纳米线电容器及相关电路器件
CN1979857B (zh) 具有电容器和场效应晶体管的电路装置和利用它的显示设备
Ouyang et al. Organic memory device fabricated through solution processing
US6472705B1 (en) Molecular memory & logic
US6919119B2 (en) Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
US20110114914A1 (en) Field effect transistor and circuit device
US9214644B2 (en) Active matrix dilute source enabled vertical organic light emitting transistor
JP2007184554A (ja) キャパシタおよびそれを用いた回路装置
US8253124B2 (en) Semiconductor element
Whang et al. Large-scale hierarchical organization of nanowires for functional nanosystems
US7554621B2 (en) Nanostructured integrated circuits with capacitors
JP4500797B2 (ja) キャパシタと電界効果型トランジスタとを有する回路装置及び表示装置
WO2009087623A1 (en) Electric nanodevice and method of manufacturing same
KR20090079035A (ko) 강유전체 메모리 장치
EP1668716A2 (en) Vertical organic field effect transistor
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
Sun et al. Semiconductor nanomaterials for flexible technologies: From photovoltaics and electronics to sensors and energy storage
CN107039462A (zh) 有源层、包括其的薄膜晶体管阵列基板以及显示装置
US6995416B2 (en) Memory device for storing electrical charge and method for fabricating the same
JP2005166713A (ja) 電界効果型トランジスタ
JP4699090B2 (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
US9024316B2 (en) Electronic device comprising static induction transistor and thin film transistor, method of manufacturing an electronic device and display panel
JP2006100618A (ja) 半導体装置及びその製造方法
Jeong Analyses of device characteristics in low voltage p-, new material n-, and dual-channel organic field-effect transistors
JP2007335827A (ja) 微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20161106

CF01 Termination of patent right due to non-payment of annual fee