CN1972563B - 包导体的叠层、布线电路板及其制作工艺 - Google Patents

包导体的叠层、布线电路板及其制作工艺 Download PDF

Info

Publication number
CN1972563B
CN1972563B CN2006101628352A CN200610162835A CN1972563B CN 1972563 B CN1972563 B CN 1972563B CN 2006101628352 A CN2006101628352 A CN 2006101628352A CN 200610162835 A CN200610162835 A CN 200610162835A CN 1972563 B CN1972563 B CN 1972563B
Authority
CN
China
Prior art keywords
goods
layering
film
adhesive layer
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101628352A
Other languages
English (en)
Other versions
CN1972563A (zh
Inventor
山内大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1972563A publication Critical patent/CN1972563A/zh
Application granted granted Critical
Publication of CN1972563B publication Critical patent/CN1972563B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B2038/0052—Other operations not otherwise provided for
    • B32B2038/006—Relieving internal or residual stresses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
    • B32B2379/08—Polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B32B37/203—One or more of the layers being plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49885—Assembling or joining with coating before or during assembling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4998—Combined manufacture including applying or shaping of fluent material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

在卷到卷步骤中，粘合剂溶液被涂布到包括聚对苯二甲酸乙二醇酯膜的释放膜(1)并且该膜(1)穿过被调节到60到150℃的干燥炉(500)，以由此形成粘合层(2)。接着，包括聚酰亚胺膜的绝缘膜(3)在室温下被层叠在粘合层(2)上，以由此制作包括释放膜(1)、粘合层(2)和绝缘膜(3)的分层的制品(6)，其中室温大约为25℃。接着，释放膜(1)从分层的制品(6)剥离，并且包括铜箔的导体膜(4)被层叠到粘合层(2)以由此制作包导体的叠层(8)。

Description

包导体的叠层、布线电路板及其制作工艺
技术领域
本发明涉及一种具有包括导体膜和绝缘膜的多层结构的包导体的叠层、包括该叠层的布线电路板、及其制作工艺。
背景技术
包铜的叠层包括铜箔和叠加于其上的聚酰亚胺膜。通过利用蚀刻把包铜的叠层的铜箔处理成给定的布线图形中来制作布线电路板。
通过直接将粘合剂溶液涂布到聚酰亚胺膜、通过加热来干燥粘合剂溶液以形成粘合层、以及随后通过粘合层把铜箔层叠到聚酰亚胺膜，来常规地制作这种包铜的叠层(例如见专利文件1)。
专利文件1：JP-A-10-126035
发明内容
通常，当在卷到卷(roll-to-roll)步骤中传送连续的聚酰亚胺膜时制作包铜的叠层。因此，在传送期间将纵向方向上的给定张力强加到聚酰亚胺膜上。
因此，当聚酰亚胺膜上的粘合剂溶液被干燥时，聚酰亚胺膜在伸张状态下被加热。聚酰亚胺膜在伸张状态下被冷却，并接着缠绕成卷。结果，在聚酰亚胺膜中具有残余应力。
当在该状态下的聚酰亚胺膜上的铜箔通过蚀刻被处理成给定的布线图形时，聚酰亚胺膜中的残余应力被释放。这会导致聚酰亚胺膜尺寸改变。聚酰亚胺膜的这种尺寸改变导致布线电路板的尺寸故障。
本发明的目的是提供一种包导体的叠层，其中降低了构图期间导体膜的尺寸改变；以及用于制作该叠层的工艺。
本发明的另一个目的是提供具有改进了尺寸精确度的布线图形的布线电路板；以及用于制作该布线电路板的工艺。
(1)本发明提供一种用于制作包导体的叠层的工艺，其包括：在释放膜上形成粘合层，以由此制作包括释放膜和粘合层的第一分层的制品；在第一分层的制品的粘合层上层叠绝缘膜，以由此制作包括绝缘膜、粘合层与释放膜的第二分层的制品；从第二分层的制品去除释放膜，以由此制作包括绝缘膜与粘合层的第三分层的制品；以及在第三分层的制品的粘合层上层叠导体膜。
根据用于制作本发明的包导体的叠层的工艺，在释放膜上形成粘合层，由此制作包括释放膜和粘合层的第一分层的制品。此时，在形成粘合层之后，在释放膜中具有残余应力。
接着，在第一分层的制品的粘合层上层叠绝缘膜。由此，制作包括绝缘膜、粘合层和释放膜的第二分层的制品。在该情况下，由于绝缘膜层叠在已经形成的粘合层上，所以绝缘膜中几乎没有残余应力。
此外，从第二分层的制品去除释放膜。因此，制作包括绝缘膜和粘合层的第三分层的制品。在该情况下，由于去除了其中具有残余应力的释放膜，第三分层的制品中几乎没有残余应力。此后，导体膜层叠到第三分层的制品的粘合层上。
如上所述，根据包括在释放膜上形成粘合层、把绝缘膜层叠到粘合层上、去除释放膜和随后把导体膜层叠到粘合层上的工序，在绝缘膜中几乎没有残余应力。因此，降低了包导体的叠层的导体膜的构图期间由于残余应力的释放而引起的绝缘膜的尺寸变化。
(2)制作第一分层的制品的步骤可包括：当传送连续的释放膜时把粘合剂溶液涂布到连续的释放膜；以及当传送已经涂布了粘合剂溶液的连续的释放膜时，通过加热来干燥粘合剂溶液，以由此在连续的释放膜上形成粘合层，并制作连续形式的第一分层的制品。
在该情况下，当传送连续的释放膜时把粘合剂溶液涂布到连续的释放膜。当传送已经涂布了粘合剂溶液的连续的释放膜时，通过加热来干燥粘合剂溶液，由此在连续的释放膜上形成粘合层。
当干燥粘合剂溶液时，连续的释放膜在伸张状态下被加热，并且在伸张状态下被冷却。因此，在释放膜中具有残余应力。但是，由于在后面的步骤中释放膜被去除，所以在后面的步骤中要层叠的绝缘膜中变得几乎没有残余应力。
(3)制作第二分层的制品的步骤可以包括：当传送第一分层的制品并传送连续的绝缘膜时，在连续形式的第一分层的制品的粘合层上层叠连续的绝缘膜，由此制作连续形式的第二分层的制品，其包括连续的绝缘膜、粘合层和连续的释放膜。
在该情况下，当传送连续形式的第一分层的制品并传送连续的绝缘膜时，连续的绝缘膜层叠在连续形式的第一分层的制品的粘合层上。
在该情况下，由于连续的绝缘膜层叠在已经形成的粘合层上，在连续的绝缘膜中几乎不产生残余应力。
(4)制作第三分层的制品的步骤可以包括：当传送第二分层的制品时，从连续形式的第二分层的制品去除连续的释放膜，以由此制作连续形式的第三分层的制品，其包括连续的绝缘膜和粘合层。
在该情况中，当传送连续形式的第二分层的制品时，从连续形式的第二分层的制品去除连续的释放膜。由于由此去除了其中具有残余应力的释放膜，所以第三分层的制品中几乎没有残余应力。
(5)在粘合层上层叠导体膜的步骤可以包括：当传送第三分层的制品时，在连续形式的第三分层的制品的粘合层上层叠连续的导体膜。
在该情况中，当传送第三分层的制品时，连续的导体膜被层叠到第三分层的制品的粘合层。由于该步骤中的第三分层的制品中几乎没有残余应力，所以降低了导体膜构图期间由于残余应力的释放而引起的绝缘膜的尺寸变化。
(6)绝缘膜可以包括聚酰亚胺。因此，能够确保绝缘膜的弹性与绝缘性能。
(7)释放膜可以包括聚对苯二甲酸乙二醇酯(polyethyleneterephthalate)。因此，释放膜能够容易地从粘合层去除。
(8)粘合层可以包括丙烯酸类粘合剂。因此，能够确保绝缘膜与导体膜之间的高粘合性。
(9)导体膜可以包括铜箔。因此，导电性变高且通过蚀刻进行的构图变得简单。
(10)本发明还提供一种用于制作布线电路板的工艺，包括：通过根据上述(1)的工艺来制作包导体的叠层；以及蚀刻包导体的叠层的导体膜，以由此形成布线图形。
根据本发明的用于布线电路板制作的工艺，降低了包导体的叠层的导体膜构图期间由于残余应力的释放而引起的绝缘膜的尺寸变化。因此，改进了布线电路板的布线图形的尺寸精确度。
(11)本发明还提供一种通过根据上述(1)的工艺制作的包导体的叠层。
在本发明的包导体的叠层中，绝缘膜中几乎没有残余应力。因此，降低了包导体的叠层的导体膜构图期间由于残余应力的释放而引起的绝缘膜的尺寸变化。
(12)本发明还提供一种通过根据上述(10)的工艺制作的布线电路板。
在本发明的布线电路板中，由于在包导体的叠层的导体膜的构图中由于残余应力减轻使得绝缘膜具有减少的尺寸变化，所以能够改进布线图形的尺寸精确度。
根据本发明，由于降低了包导体的叠层的导体膜构图期间由于残余应力的释放而引起的绝缘膜的尺寸变化，所以改进了布线电路板的布线图形的尺寸精确度。
附图说明
图1是示出了用于制作本发明的包导体的叠层的一个实施例的卷到卷装置的示意图。
图2是示出了用于制作本发明的包导体的叠层的另一个实施例的卷到卷装置的示意图。
图3A到3D是示出了使用图1和图2所示的卷到卷装置制作包导体的叠层的工艺中的步骤的截面图。
图4A到4D是示出了用于从包导体的叠层制作布线电路板的工艺中的步骤的截面图。
图5是在用于制作包导体的叠层的比较例的工艺中使用的卷到卷装置的示意图。
图6A到6D是示出了用于制作包导体的叠层的比较例的工艺中的步骤的截面图。
图7是示出了测量例子与比较例的尺寸变化的程度的方法的图。
附图标记说明
1释放膜
2粘合层
3绝缘膜
4导体膜
5、6和7分层的制品
8包导体的叠层
9蚀刻抗蚀剂膜
10布线电路板
40导体图形
50分层的制品
60分层的制品
70分层的制品
80包导体的叠层
90抗蚀剂图形
100用于释放膜的卷
101用于释放膜的卷
110、120、130和160传送辊子
140和150层叠辊子
200粘合剂涂布部件
210用于剥离的辊子
220、230和260传送辊子
240和250层叠辊子
260传送辊子
300用于绝缘膜的卷
400用于导体膜的卷
500干燥炉
510和520层叠器
600用于分层的制品的卷
610卷
800用于包导体的叠层的卷
具体实施方式
下面将说明根据发明的制作包导体的叠层的工艺和制作包括该包导体的叠层的布线电路板产品的工艺。通过卷到卷步骤来制作根据发明的包导体的叠层。
(1)卷到卷装置
图1和图2是说明制作本发明的包导体的叠层的一个实施例中使用的卷到卷装置的例子的示意图。
图1所示的卷到卷装置在用于制作包导体的叠层的步骤中的第一半中使用，而图2所示的卷到卷装置在用于制作包导体的叠层的步骤中的后一半中使用。
图1所示的卷到卷装置包括用于释放膜的卷100、用于绝缘膜的卷300、传送辊子110、120、130和160、粘合剂涂布部件200、干燥炉500、层叠器510和用于分层的制品的卷600。
在释放膜卷100上，缠绕包括聚对苯二甲酸乙二醇酯膜(以下称PET膜)的连续的释放膜1。在绝缘膜卷300上，缠绕包括聚酰亚胺膜的连续的绝缘膜3。
层叠器510由以彼此接触的状态旋转的一对层叠辊子140和150构成。在分层的制品卷600上重新缠绕下述分层的制品6。
图2所示的卷到卷装置包括用于释放膜的卷101；用于剥离的辊子210；传送辊子220、230和260；用于导体膜的卷400；层叠器520；用于分层的制品的卷600和用于包导体的叠层的卷800。
层叠器520由以彼此接触的状态旋转的一对层叠辊子240和250构成。在导体膜卷400上，缠绕包括铜箔的连续的导体膜4。用于分层的制品的卷600是图1中的卷600。下述的包导体的叠层8被重新缠绕在用于包导体的叠层的卷800上。
(2)用于制作包导体的叠层的工艺
图3A到3D是示出了使用图1和图2所示的卷到卷装置制作包导体的叠层的工艺中的步骤的截面图。下面将参照图1到3D来说明制作根据本发明的包导体的叠层的工艺。
首先，如图1所示，包括PET膜的释放膜1从卷到卷装置的卷100送入。通过传送辊子110将释放膜1传送到粘合剂涂布部件200。在粘合剂涂布部件200，粘合剂溶液被涂布到释放膜1。然后，释放膜1通过传送辊子120被传送到干燥炉500，并穿过干燥炉500。在干燥炉500中，通过加热来干燥释放膜1上的粘合剂溶液。
结果，在包括PET膜的释放膜1上形成粘合层2，如图3A中所示。因此，制作了包括释放膜1和粘合层2的分层的制品5。
在该情况下，当粘合剂溶液被干燥时，在伸张状态下加热释放膜1。
为了充分干燥粘合剂溶液，干燥炉500中的干燥温度优选为60℃或更高。从防止释放膜1变形的观点看，干燥炉500中的干燥温度优选150℃或更低。因此优选干燥炉500中的干燥温度在60到150℃的范围内。优选使用丙烯酸类粘合剂作为粘合剂。
通过图1所示的干燥炉500的分层的制品5通过传送辊子130被传送到层叠器510。另一方面，包括聚酰亚胺膜的绝缘膜3从卷300送入。绝缘膜3通过传送辊子160被传送到层叠器510。
在层叠器510中，分层的制品5和绝缘膜3通过一对层叠辊子140和150，由此绝缘膜3被层叠到分层的制品5上。用于该层叠的温度为室温(大约25℃)。
结果，如图3B所示，包括聚酰亚胺膜的绝缘膜3通过粘合层2叠加在包括PET膜的释放膜1上。因此，制作了包括释放膜1、粘合层2和绝缘膜3的分层的制品6。该分层的制品6缠绕在如图1所示的卷600上。
在该情况下，由于释放膜1在伸张状态下被冷却，所以其中具有残余应力。相反，由于绝缘膜3在室温下被层叠在粘合层2上，因此绝缘膜3中几乎没有残余应力。
接着，如图2所示，从卷到卷装置的卷600送入图3B所示的分层的制品6。分层的制品6的释放膜1通过剥离辊子210被重新缠绕在卷101上，因此释放膜1从分层的制品6剥离。
结果，如图3C所示制作了包括粘合层2和绝缘膜3的分层的制品7。
然后，剥离了释放膜1的分层的制品7通过图2所示的传送辊子220被传送到层叠器520。另一方面，包括铜箔的导体膜4从卷400送入。导体膜4通过传送辊子230被传送到层叠器520。
在层叠器520中，分层的制品7和导体膜4通过一对层叠辊子240和250，由此导体膜4被层叠到分层的制品7。用于导体膜4的该层叠的温度优选在50到120℃的范围内。
结果，如图3D所示，包括铜箔的导体膜4通过粘合层2被叠加在包括聚酰亚胺膜的绝缘膜3上。因此，制造了包括绝缘膜3、粘合层2和导体膜4的包导体的叠层8。
包导体的叠层8通过图2所示的传送辊子260来传送并重新缠绕在卷800上。
(3)用于制作布线电路板的工艺
接着，说明用于从包导体的叠层8制作布线电路板的工艺。这里使用减除法(subtractive method)作为例子。
图4A到4D是描述用于从包导体的叠层8制作布线电路板的工艺中的步骤的截面图。
首先，如图4A所示，在包导体的叠层8的导体膜4上形成蚀刻抗蚀剂膜9。这里使用的蚀刻抗蚀剂9的例子包括干膜抗蚀剂。
接着，通过曝光和显影将蚀刻抗蚀剂9构图成给定形状，以由此形成如图4B所示的抗蚀剂图形90。
接着，如图4C所示，通过蚀刻来去除导体膜4的位于抗蚀剂图形90之下的那些区域。结果，形成导体图形40。
最后，如图4D所示，用去除液去除抗蚀剂图形90。因此，形成包括绝缘膜和通过粘合层2形成于其上的导体图形40的布线电路板10。这里，导体图形40对应于布线图形。
(4)本实施例的优点
如上所示，根据本发明的制作包导体的叠层8的工艺，通过加热粘合剂溶液在释放膜1上形成粘合层2，然后，将绝缘膜3层叠在粘合层2上。此后，剥离释放膜1并且将导体膜4层叠在粘合层2上。因此，尽管剥离的释放膜1中具有残余应力，但是绝缘膜3中几乎没有残余应力。因此，当对包导体的叠层8的导体膜4进行构图时，通过残余应力的释放抑制了绝缘膜3的尺寸变化。
此外，由于抑制了包导体的叠层8的绝缘膜3的尺寸改变，因而改进了布线电路板的尺寸精确度。
(5)其他实施例
释放膜1的材料不限于PET膜，可以使用其它材料，诸如其它树脂和纸。
绝缘膜3的材料不限于聚酰亚胺膜，可以使用诸如PET膜、聚醚腈(poly(ether-nitrile))膜和聚醚砜(polyethersulfone)膜等其它绝缘材料。
导体膜4的材料不限于铜箔，可以使用诸如铜合金箔、金薄和铝薄等其它金属箔。
粘合层2的材料不限于丙烯酸类粘合剂，并且使用可以由环氧粘合剂、聚酰亚胺粘合剂等制成的粘合剂。
(6)本发明中的构成部件与实施例中的部件的对应
上述的实施例中的分层的制品5、分层的制品6和分层的制品7分别对应于第一分层的制品、第二分层的制品和第三分层的制品。
例子
(1)例子
在例子中，包导体的叠层8由参考图1、2和3A到3D的上述实施例的工艺来制作。
作为释放膜1，使用具有50μm厚度的PET膜。作为绝缘膜3，使用具有12.5μm厚度的聚酰亚胺膜，其是由Du Pont-Toray Co.，Ltd.制造的Upilex型NPI。作为导体膜4，使用具有18μm厚度的铜箔。
使用图1所示的卷到卷装置，粘合剂溶液被涂布到包括PET膜的释放膜1上，然后，释放膜1通过被调节到80℃的干燥炉500以形成粘合层2。随后，在室温下(大约25℃)在粘合层2上层叠包括聚酰亚胺膜的绝缘膜3，由此制作由包括PET膜的释放膜1、粘合层2和包括聚酰亚胺膜的绝缘膜3构成的分层的制品6。分层的制品6临时缠绕以得到卷600。
接着，使用如图2所示的卷到卷装置来从分层的制品6剥离包括PET膜的释放膜1，并在粘合层2上层叠包括铜箔的导体膜4。由此，制作包导体的叠层8(包铜的叠层)。
(2)比较例
在比较例中，通过如下制作工艺来制作包导体的叠层。释放膜1、绝缘膜3和导体膜4的材料和厚度与例子中的相同。
比较例中用于制作包导体的叠层的工艺在以下几点与例子中的不同。在例子中，在释放膜1上形成粘合层2，然后将绝缘膜3层叠到粘合层2以制作分层的制品6。相反，在比较例中，在绝缘膜3上形成粘合层2，然后将释放膜1层叠到粘合层2以制作分层的制品。
下面说明比较例中的制作包导体的叠层的工艺。图5是制作包导体的叠层的比较例的工艺中使用的卷到卷装置的示意图。图6A到6D是说明制作包导体的叠层的比较例的工艺中的步骤的截面图。
首先，如图5所示，包括聚酰亚胺膜的绝缘膜3从卷到卷装置的卷300送入。绝缘膜3通过传送辊子110被传送到粘合剂涂布部件200。在粘合剂涂布部件200，粘合剂溶液被涂布到绝缘膜3。此外，绝缘膜3通过传送辊子120被传送到干燥炉500并且穿过被调节到80℃的干燥炉500。在该干燥炉500中，绝缘膜3上的粘合剂溶液通过加热被干燥。
结果，如图6A所示，粘合层2被形成在包括聚酰亚胺膜的绝缘膜3上。由此，制作包括绝缘膜3和粘合层2的分层的制品50。
在该情况中，当粘合剂溶液被干燥时，绝缘膜3在伸张状态下被加热。
如图5所示的穿过干燥炉500的分层的制品50通过传送辊子130被传送到层叠器510。另一方面，包括PET膜的释放膜1从卷100送入。释放膜1通过传送辊子160被传送到层叠器510。
在层叠器510中，分层的制品50和释放膜1穿过一对层叠卷140和150，由此释放膜1被层叠到分层的制品50上。该层叠的温度为室温(大约25℃)。
结果，如图6B所示，包括PET膜的释放膜1通过粘合层2被层叠在包括聚酰亚胺膜的绝缘膜3上。因此，制作了包括释放膜1、粘合层2和绝缘膜3的分层的制品60。该分层的制品60被重新缠绕在如图5所示的卷610上。
在该情况中，由于绝缘膜3在伸张状态下被冷却，因此其中具有残余应力。
接着，如图6C所示，使用如图2所示的卷到卷装置从分层的制品60剥离释放膜1，以制作包括粘合层2和绝缘膜3的分层的制品70。此后，如图6D所示，导体膜4被层叠在分层的制品70上并且导体膜4通过粘合层2形成在绝缘膜3上。因此，形成包括绝缘膜3、粘合层2和导体膜4的包导体的叠层80(包铜的叠层)。
(3)例子和比较例的评价
(3-1)通过蚀刻的尺寸变化程度的测量
将例子与比较例中制作的包导体的叠层8和80切割成片。如图7所示，通过穿孔在包导体的叠层8和80的每一个中以方格排列来形成孔800。
在图7中，MD表示卷到卷步骤中包导体的叠层8或80的纵向方向，TD表示包导体的叠层8或80的横向方向。每个孔800的直径为100μm。相邻的孔800的中心之间的距离S相对于纵方向MD和横向方向TD的每一个为大约50mm。
使包导体的叠层8或80在25℃的温度和45％的湿度的条件下保持24小时。此后，测量孔800的中心之间的距离S0(以下称为保持后孔800之间的距离S0)。
此后，通过蚀刻全面去除包括铜箔的导体膜4。然后，使得包导体的叠层8或80在25℃的温度和45％的湿度的条件下保持24小时。此后，测量孔800的中心之间的距离S1(以下称为蚀刻后孔800之间的距离S1)。由此，对于包导体的叠层8和80的每一个，检测的片的数量为36。
使用下列等式根据保持后孔800之间的距离S0和蚀刻后孔800之间的距离S1来计算出通过蚀刻的绝缘膜3的尺寸变化程度R1。
R1(％)＝((S1-S0)/S0)×100
(3-2)通过热处理的尺寸变化程度的测量
以上述相同的方式检测包导体的叠层8和80的每一个的保持后孔800之间的距离S0。此后，使用干燥炉在150℃下热处理包导体的叠层8或80达1小时，然后使其在25℃的温度和45％的湿度的条件下保持24小时。此后，测量孔800的中心之间的距离S2(以下称为热处理后孔800之间的距离S2)。对于包导体的叠层8和80的每一个，检测的片的数量为36。
使用下列等式根据保持后孔800之间的距离S0和热处理后孔800之间的距离S2来计算出通过热处理的包导体的叠层8或80的尺寸变化程度R2。
R2(％)＝((S2-S0)/S0)×100
(3-3)评估结果
表1中示出了例子和比较例中通过蚀刻的绝缘膜3的尺寸变化程度R1和通过热处理的包导体的叠层8或80的尺寸变化程度R2的计算结果。
表1
Figure G061G2835220061207D000151
在表1中，每一个括号中的数值表示标准偏差σ。
如表1所示，关于纵方向MD和横向方向TD的每一个，例子中通过蚀刻的绝缘膜3的尺寸变化程度R1比比较例中通过蚀刻的绝缘膜3的尺寸变化程度R1显著地低。
此外，在纵方向MD和横向方向TD的每一个中，例子中通过热处理的包导体的叠层8的尺寸变化程度R2比比较例中通过热处理的包导体的叠层80的尺寸变化程度R2显著地低。
根据这些结果认为：与在绝缘膜3上形成粘合层2、并且然后将释放膜1层叠到粘合层2、以由此制作分层的制品的比较例的情况相比，在释放膜1上形成粘合层2、并且然后将绝缘膜3层叠到粘合层2、以由此制作分层的制品6的例子的情况下，绝缘膜3中几乎没有残余应力。结果，包导体的叠层8具有相当降低的尺寸变化程度。
虽然参考其具体实施例详细描述了本发明，但是对本领域技术人员来说，在不脱离本发明的范围的情况下能够进行各种改变和修改是显而易见的。
本申请基于2005年11月24日提出的日本专利申请第2005-337993，这里引用其整个内容作为参考。

Claims (10)

1.一种制作包导体的叠层的工艺，其包括：
在连续的释放膜上形成粘合层，以由此制作包括释放膜和粘合层的第一分层的制品；
在室温下在第一分层的制品的粘合层上层叠包括聚酰亚胺的连续的绝缘膜，以由此制作包括绝缘膜、粘合层和释放膜的第二分层的制品；
从第二分层的制品去除释放膜，以由此制作包括绝缘膜和粘合层的第三分层的制品；以及
在第三分层的制品的粘合层上粘贴连续的导体膜，
其中，制作第一分层的制品的所述步骤包括：
当传送所述连续的释放膜时，将粘合剂溶液涂布到所述连续的释放膜；以及
当传送已经涂布了粘合剂溶液的所述连续的释放膜时，通过加热来干燥粘合剂溶液，以由此在所述连续的释放膜上形成粘合层，并且制作连续形式的所述第一分层的制品，其中，加热的温度为60℃或更高且150℃或更低。
2.如权利要求1的制作包导体的叠层的工艺，制作第二分层的制品的所述步骤包括：
当传送所述第一分层的制品并且传送所述连续的绝缘膜时，在连续形式的所述第一分层的制品的粘合层上层叠所述连续的绝缘膜，以由此制作连续形式的所述第二分层的制品，其包括所述连续的绝缘膜、粘合层和所述连续的释放膜。
3.如权利要求2的制作包导体的叠层的工艺，制作第三分层的制品的所述步骤包括：
当传送所述第二分层的制品时，从连续形式的所述第二分层的制品去除所述连续的释放膜，以由此制作连续形式的所述第三分层的制品，其包括所述连续的绝缘膜和粘合层。
4.如权利要求3的制作包导体的叠层的工艺，在粘合层上粘贴导体膜的所述步骤包括：
当传送所述第三分层的制品时，在连续形式的所述第三分层的制品的粘合层上粘贴所述连续的导体膜。
5.如权利要求1的制作包导体的叠层的工艺，其中释放膜包括聚对苯二甲酸乙二醇酯。
6.如权利要求1的制作包导体的叠层的工艺，其中粘合层包括丙烯酸类粘合剂。
7.如权利要求1的制作包导体的叠层的工艺，其中导体膜包括铜箔。
8.一种制作布线电路板的工艺，其包括：
通过根据权利要求1的工艺来制作包导体的叠层；以及
蚀刻包导体的叠层的导体膜，以由此形成布线图形。
9.一种通过根据权利要求1的工艺制作的包导体的叠层。
10.一种通过根据权利要求8的工艺制作的布线电路板。
CN2006101628352A 2005-11-24 2006-11-24 包导体的叠层、布线电路板及其制作工艺 Expired - Fee Related CN1972563B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005337993A JP2007144626A (ja) 2005-11-24 2005-11-24 導体張積層板、配線回路基板およびその製造方法
JP2005-337993 2005-11-24
JP2005337993 2005-11-24

Publications (2)

Publication Number Publication Date
CN1972563A CN1972563A (zh) 2007-05-30
CN1972563B true CN1972563B (zh) 2012-01-11

Family

ID=38052322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101628352A Expired - Fee Related CN1972563B (zh) 2005-11-24 2006-11-24 包导体的叠层、布线电路板及其制作工艺

Country Status (5)

Country Link
US (1) US8099866B2 (zh)
JP (1) JP2007144626A (zh)
KR (1) KR101087357B1 (zh)
CN (1) CN1972563B (zh)
TW (1) TWI379625B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853877B2 (ja) 2007-11-19 2012-01-11 日東電工株式会社 連結シート製品の製造方法、連結シート製品および光学表示ユニットの製造方法
WO2009066604A1 (ja) * 2007-11-19 2009-05-28 Nitto Denko Corporation 連結シート製品の製造方法、連結シート製品および光学表示ユニットの製造方法
CN101516159B (zh) * 2008-02-18 2011-03-23 富葵精密组件(深圳)有限公司 补强板及包括该补强板的补强软性电路板
EP2141973A1 (en) * 2008-07-02 2010-01-06 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
CN101640976A (zh) * 2008-07-28 2010-02-03 富葵精密组件(深圳)有限公司 柔性电路板的制作方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
JP2016060170A (ja) * 2014-09-19 2016-04-25 富士ゼロックス株式会社 ラミネート装置及び画像記録体の製造方法
CN109152217A (zh) * 2018-08-24 2019-01-04 昆山龙朋精密电子有限公司 一种fpc卷对卷生产工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392764A (zh) * 2001-06-18 2003-01-22 日东电工株式会社 生产金属箔层压制品的方法和生产线路板的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542839A (en) 1978-09-25 1980-03-26 Toshiba Chem Corp Manufacture of lamination layer for chemical plating
JPH08167775A (ja) * 1994-12-14 1996-06-25 Hitachi Chem Co Ltd 金属ベース銅張り積層板の製造方法
JPH10126035A (ja) * 1996-10-24 1998-05-15 Arisawa Mfg Co Ltd フレキシブルプリント基板及びその製造方法
JPH10296907A (ja) * 1997-04-24 1998-11-10 Sekisui Chem Co Ltd 回路基板の製造方法
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6605353B2 (en) * 1999-12-28 2003-08-12 Kaneka Corporation Epoxy-modified polyimide, photosensitive composition, coverlay film, solder resist, and printed wiring board using the epoxy-modified polyimide
JP3907611B2 (ja) 2003-06-23 2007-04-18 日東電工株式会社 粘着剤組成物及び粘着製品
TWI253882B (en) 2003-12-26 2006-04-21 Sekisui Chemical Co Ltd Mold release film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392764A (zh) * 2001-06-18 2003-01-22 日东电工株式会社 生产金属箔层压制品的方法和生产线路板的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP昭55-42839A 1980.03.26
JP特开平10-126035A 1998.05.15

Also Published As

Publication number Publication date
KR101087357B1 (ko) 2011-11-25
JP2007144626A (ja) 2007-06-14
CN1972563A (zh) 2007-05-30
US20070113961A1 (en) 2007-05-24
TWI379625B (en) 2012-12-11
US8099866B2 (en) 2012-01-24
KR20070055369A (ko) 2007-05-30
TW200746967A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
CN1972563B (zh) 包导体的叠层、布线电路板及其制作工艺
JP2009172996A (ja) フレキシブル銅張積層板及びその製造方法
JP2014141083A (ja) フレキシブル銅張積層板
JP2014141083A5 (zh)
JPH1075053A (ja) フレキシブル金属箔積層板の製造方法
TW200822832A (en) Manufacturing method for both-side flexible-copper-laminated board and carrier-attached both-side flexible-copper-laminated board
CN101322448A (zh) 金属布线基板的制备方法
JP2021151788A (ja) 両面めっき積層体
JP6948418B2 (ja) フレキシブル金属張積層板の製造方法
WO2016031559A1 (ja) フレキシブル銅配線板の製造方法、及び、それに用いる支持フィルム付フレキシブル銅張積層板
WO2010119907A1 (ja) ポリイミドフィルム、これらの製造方法、及び金属積層ポリイミドフィルム
CN104349592A (zh) 多层电路板及其制作方法
JP2008251941A (ja) キャリア銅箔付極薄銅箔を用いたフレキシブル銅張積層板の製造方法
JPH07202417A (ja) フレキシブル印刷配線板
JP2008030384A (ja) 複数組の金属箔／樹脂フィルム構造の長尺状積層体の製造法
CN114206616A (zh) 层叠体的制造方法
JP5276950B2 (ja) 回路配線基板の製造方法
JP2019081379A (ja) フレキシブル銅張積層板及びフレキシブル回路基板
JP2005044880A (ja) フレキシブル金属積層体及びその製造方法
JP2008302696A (ja) フレキシブル金属箔積層板の製造方法
JP2007069617A (ja) フレキシブル金属箔積層板の製造方法
JP6870532B2 (ja) 温度測定センサフィルム及びその製造方法並びに該温度測定センサフィルムを用いた長尺基板の温度測定方法
JP2016187893A (ja) 金属箔積層フィルムの製造方法およびこれにより製造された金属箔積層フィルムを有する回路基板
JP5468162B2 (ja) 回路配線基板の製造方法
JPH08172277A (ja) 多層化用フレキシブル印刷配線用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20131124