CN1967848A - 铁电存储器用铁电薄膜电容及其制备方法 - Google Patents
铁电存储器用铁电薄膜电容及其制备方法 Download PDFInfo
- Publication number
- CN1967848A CN1967848A CN 200610125087 CN200610125087A CN1967848A CN 1967848 A CN1967848 A CN 1967848A CN 200610125087 CN200610125087 CN 200610125087 CN 200610125087 A CN200610125087 A CN 200610125087A CN 1967848 A CN1967848 A CN 1967848A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- sputtering
- thick
- electrode metal
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种铁电存储器用铁电薄膜电容及其制备方法，本发明铁电存储器用铁电薄膜电容依次由硅基底、二氧化硅阻挡层、二氧化钛粘结层、下电极金属层、下缓冲层、铁电薄膜层、上缓冲层、上电极金属层组成；二氧化钛粘结层的厚度为10～30nm；下电极金属层的厚度为100nm～200nm；下缓冲层的厚度为5～20nm；铁电薄膜层的厚度为200nm～500nm；上缓冲层的厚度为100nm～200nm；上电极金属层的厚度为80nm～150nm。本发明铁电存储器用铁电薄膜电容疲劳速率小，漏电流较小。本发明铁电存储器用铁电薄膜电容采用磁控溅射的方法逐层溅射制备，制备的薄膜结晶性能较好，可获得单一取向的薄膜。
Description
技术领域
本发明涉及一种铁电薄膜电容及其制备方法。
背景技术
铁电随机存储器(FeRAM)与传统的半导体存储器相比有许多突出的优点，具有广阔的应用前景和巨大的经济效益。具有金属Pt/铁电薄膜/金属Pt(MFM)结构的PZT铁电电容作为FeRAM的主要存储介质具有较大的疲劳速率和较差的漏电流特性，并且直接在金属Pt上制备的铁电薄膜结晶性能较差，影响到材料的性能。如果直接采用氧化物电极不仅制备困难，在上面制备的铁电薄膜，一般漏电流较大。[[1]Eshita T.，FRAM ReliabilityIssues and Improvement for Advanced FeRAM，ISIE2005 shanghai，2005，4，23.[2]Wouters Dirk，High Density FeRAM Process Integration，ISIF2005，shanghai，2005，4，23.[3]Masui Shoichi，Fundamentals ofFeRAM Circuit Design Architecture and Device Modeling，ISIF2005，shanghai，2005，4，23.]
发明内容
本发明的目的在于克服上述现有技术的不足之处，提供一种铁电存储器用铁电薄膜电容及其制备方法，本发明铁电薄膜电容疲劳速率小，漏电流较小，本发明铁电存储器用铁电薄膜电容采用磁控溅射的方法逐层溅射制备，制备的薄膜结晶性能较好，可获得单一取向的薄膜。
为实现本发明的目的，本发明采用的技术方案是，一种铁电存储器用铁电薄膜电容，依次由硅基底、二氧化硅阻挡层、二氧化钛粘结层、下电极金属层、下缓冲层、铁电薄膜层、上缓冲层、上电极金属层组成；二氧化钛粘结层的厚度为10～30nm；下电极金属层的厚度为100nm～200nm；下缓冲层的厚度为5～20nm；铁电薄膜层的厚度为200nm～500nm；上缓冲层的厚度为100nm～200nm；上电极金属层的厚度为80nm～150nm；下缓冲层、上缓冲层的材料为LSMO超大磁电阻材料，铁电薄膜层的材料为掺Ta的PZT。
所述铁电薄膜层的厚度为300nm～400nm。
LSMO超大磁电阻材料为名义化学式(La2/3Sr1/3)MnO3。
掺Ta的PZT为名义化学式Pb1.1-1.3(Ta0.005-0.015Zr0.25-0.35Ti0.635-0.735)O3。
一种制备铁电存储器用铁电薄膜电容的方法，包括
①将硅基底进行表面处理和清洗；
②采用热氧化法，在硅基底表面生成二氧化硅阻挡层；
③在二氧化硅阻挡层上制备10～30nm厚的二氧化钛粘结层；
④在二氧化钛粘结层上制备100～200nm厚的下电极金属层；
⑤采用固相反应法制备LSMO靶材；
⑥使用上述LSMO靶材，采用磁控溅射法在下电极金属层上制备5～20nm厚的下缓冲层，磁控溅射的工艺条件为：溅射气压1～3Pa，溅射基片温度为500℃～700℃，溅射气氛为O2∶Ar＝1∶2～2∶1；
⑦采用固相反应法制备掺Ta的PZT靶材；
⑧使用上述掺Ta的LSMO靶材，采用磁控溅射法在下缓冲层上制备200～500nm厚的铁电薄膜层，溅射工艺条件为：溅射气压1.3～2.5Pa，溅射基片温度为100℃～300℃，溅射气氛为Ar气；
⑨使用上述⑤制备的LSMO靶材，采用磁控溅射法在铁电薄膜层上溅射100～200nm厚的上缓冲层，溅射工艺条件为：溅射气压1～3Pa，溅射基片温度为100℃～300℃，溅射气氛为O2∶Ar＝1∶2～2∶1；
⑩在上缓冲层上制备80～150nm厚的上电极金属层；
进行退火处理，制得铁电薄膜电容。
所述退火温度为600℃～700℃，热处理时间10～30分钟。
本发明相比现有技术的优点是：
(1)本发明铁电存储器用铁电薄膜电容结晶性能良好、表面致密均匀、剩余极化大、矫顽场小，且具有较好的疲劳特性。
(2)本发明铁电存储器用铁电薄膜电容采用磁控溅射的方法逐层溅射制备，制备的薄膜结晶性能较好，控制好溅射参数，可以获得单一取向的薄膜；
(3)所需衬底温度较低；与集成工艺的兼容性好；制得的薄膜不需要或者只需要较低温度的热处理就具有铁电性。
附图说明
图1为本发明铁电存储器用铁电薄膜电容一种实施例的结构示意图。
图2为本发明铁电存储器用铁电薄膜电容的XRD衍射图。
图3为本发明铁电存储器用铁电薄膜电容的电滞回线测试结果图。
图4为本发明铁电存储器用铁电薄膜电容的疲劳特性图。
图5为本发明铁电存储器用铁电薄膜电容与外加频率的关系图。
具体实施方式
由图1所示，本发明铁电存储器用铁电薄膜电容依次由硅基底1、二氧化硅阻挡层2、二氧化钛粘结层3、下电极金属层4、下缓冲层5、铁电薄膜层6、上缓冲层7、上电极金属层8组成；二氧化钛粘结层3的厚度为10～30nm；下电极金属层4的厚度为100nm～200nm，下电极金属层4通常为铂Pt；下缓冲层5的厚度为5～20nm；铁电薄膜层6的厚度为200nm～500nm；上缓冲层7的厚度为100nm～200nm；上电极金属层8的厚度为80nm～150nm，上电极金属层8可为铂或铝；下缓冲层5、上缓冲层7的材料为LSMO超大磁电阻材料，可选用名义化学式为(La2/3Sr1/3)MnO3的材料，选用本配比的LSMO具有较好的导电特性，并且其晶格常数与铂Pt晶格常数最接近，更容易在下金属层4上生长出高(111)取向的钙钛矿缓冲层；铁电薄膜层6的材料为掺Ta的PZT，可选用名义化学式为Pb1.1-1.3(Ta0.005-0.015Zr0.25-0.35Ti0.635-0.735)O3的材料。选用本配比掺Ta的PZT铁电薄膜电容，其综合性能最适合铁电存储器的应用。
实施例1一种制备铁电存储器用铁电薄膜电容的方法，包括
①将硅基底1按标准CMOS工艺进行表面处理和清洗；
②采用热氧化法，在硅基底1表面生成150nm厚的二氧化硅阻挡层2；
③采用磁控溅射法在二氧化硅阻挡层2上制备20nm厚的二氧化钛粘结层3，其磁控溅射的工艺条件为：溅射气压1.5Pa，溅射基片温度200℃，溅射气氛为O2∶Ar＝1∶9；
④采用磁控溅射法在二氧化钛粘结层3上制备150nm厚的下电极金属层Pt4，其磁控溅射的工艺条件为：溅射气压1Pa，溅射基片温度200℃，溅射气氛为Ar气；
⑤采用标准固相反应法制备LSMO靶材，LSMO超大磁电阻材料可为名义化学式(La2/3Sr1/3)MnO3，选用如下制备工艺：按化学计量比1/3∶1/3∶1称取高纯La2O3，SrCO3，MnCO3粉末，混合均匀后球磨10小时，在1100℃预烧8小时，球磨10小时，在20MP的压力下压制成靶，最后在1400℃烧结12小时成型；
⑥采用磁控溅射法在下电极金属层Pt4上制备15nm厚的下缓冲层5，磁控溅射的工艺条件为：溅射气压2Pa，溅射基片温度为600℃，溅射气氛为O2∶Ar＝1∶1，磁控溅射使用的LSMO靶材为上述⑤制备；
⑦采用标准固相反应法制备掺Ta的PZT靶材，掺Ta的PZT可为名义化学式Pb1.2(Ta0.01Zr0.3Ti0.69)O3，选用如下制备工艺：按化学计量比1.2∶0.005∶0.3∶0.69称取高纯PbO，Ta2O5，ZrO2，TiO2粉末，混合均匀后球磨10小时，在900℃预烧2小时，再球磨10小时，在20MP的压力下压制成靶，最后在1100℃烧结2小时成型；
⑧采用磁控溅射法在下缓冲层5上制备400nm厚的铁电薄膜层6，溅射工艺条件为：溅射气压1.5Pa，溅射基片温度为200℃，溅射气氛为Ar气，磁控溅射使用的掺Ta的PZT靶材为上述⑦制备；
⑨通过带有多个小孔的掩模板，采用磁控溅射法在铁电薄膜层6上溅射120nm厚的上缓冲层7，其溅射工艺条件为：溅射气压2Pa，溅射基片温度为200℃，溅射气氛为O2∶Ar＝1∶1，磁控溅射使用的LSMO靶材为上述⑤制备，上缓冲层7为多个台柱；上缓冲层7也可为一平面层；
⑩采用磁控溅射法在上缓冲层7制备100nm厚的上电极金属层Pt8，其溅射工艺条件为：溅射气压8Pa，溅射基片温度为200℃，溅射气氛为Ar气；
进行退火处理，制得铁电薄膜电容，其退火工艺为：650℃快速热处理20分钟。
本实施例制备的铁电薄膜电容的结晶性能采用X射线进行分析测量，分析结果由图2所示。从图中可以看出，薄膜具有高(111)择优取向。
本实施例制备的铁电薄膜电容的电滞回线采用专用铁电测试仪RT66A测试，测量结果由图3所示。从图中可以看出，薄膜在5V电压下就基本达到饱和，其剩余极化达50.5μC/cm2，矫顽电压为2.2V。当电压加到14V时，薄膜完全饱和，剩余极化达63.5μC/cm2，矫顽电压为2.6V。这一结果完全满足铁电存储器所要求的极化值。
本实施例制备的铁电薄膜电容的疲劳特性采用专用铁电测试仪RT66A测试，测量结果由图4所示，铁电薄膜电容的疲劳特性较好，经109极化反转后，剩余极化强度保持在92％以上，比直接在Pt电极上制备的掺Ta的PZT薄膜的疲劳特性相比，得到很大的改善。
本实施例制备的铁电薄膜电容的介电性能采用Agilent 4294A阻抗分析仪测试，测量结果由图5所示，从图中可以看出，薄膜的介电电容随频率的增加而减小，但1MHz后下降的趋势变得缓慢。
实施例2一种制备铁电存储器用铁电薄膜电容的方法，包括
①将硅基底1按标准CMOS工艺进行表面处理和清洗；
②采用热氧化法，在硅基底1表面生成120nm厚的二氧化硅阻挡层2；
③采用磁控溅射法在二氧化硅阻挡层2上制备30nm厚的二氧化钛粘结层3，其磁控溅射的工艺条件为：溅射气压0.5Pa，溅射基片温度300℃，溅射气氛为O2∶Ar＝2∶9；
④采用磁控溅射法在二氧化钛粘结层3上制备150nm厚的下电极金属层Pt4，其磁控溅射的工艺条件为：溅射气压0.5Pa，溅射基片温度300℃，溅射气氛为Ar气；
⑤采用标准固相反应法制备LSMO靶材，具体制备工艺同实施例1⑤；
⑥采用磁控溅射法在下电极金属层Pt4上制备10nm厚的下缓冲层5，磁控溅射的工艺条件为：溅射气压2Pa，溅射基片温度为650℃，溅射气氛为O2∶Ar＝1∶2，磁控溅射使用的LSMO靶材为上述⑤制备；
⑦采用标准固相反应法制备掺Ta的PZT靶材，掺Ta的PZT可为名义化学式Pb1.1(Ta0.005Zr0.35Ti0.645)O3，具体制备工艺同实施例1⑦；
⑧采用磁控溅射法在下缓冲层5上制备300nm厚的铁电薄膜层6，溅射工艺条件为：溅射气压1.3Pa，溅射基片温度为300℃，溅射气氛为Ar气，磁控溅射使用的掺Ta的PZT靶材为上述⑦制备；
⑨通过带有一个或多个小孔的掩模板，采用磁控溅射法在铁电薄膜层6上溅射100nm厚的上缓冲层7，其溅射工艺条件为：溅射气压2Pa，溅射基片温度为300℃，溅射气氛为O2∶Ar＝1∶2，磁控溅射使用的LSMO靶材为上述⑤制备；
⑩采用磁控溅射法在上缓冲层7制备120nm厚的上电极金属层Pt8，其溅射工艺条件为：溅射气压10Pa，溅射基片温度为300℃，溅射气氛为Ar气；
进行退火处理，制得铁电薄膜电容，其退火工艺为：600℃快速热处理10分钟。
实施例3一种制备铁电存储器用铁电薄膜电容的方法，包括
①将硅基底1按标准CMOS工艺进行表面处理和清洗；
②采用热氧化法，在硅基底1表面生成200nm厚的二氧化硅阻挡层2；
③采用磁控溅射法在二氧化硅阻挡层2上制备20nm厚的二氧化钛粘结层3，其磁控溅射的工艺条件为：溅射气压1Pa，溅射基片温度200℃，溅射气氛为O2∶Ar＝1∶9；
④采用磁控溅射法在二氧化钛粘结层3上制备100nm厚的下电极金属层Pt4，其磁控溅射的工艺条件为：溅射气压1Pa，溅射基片温度200℃，溅射气氛为Ar气；
⑤采用标准固相反应法制备LSMO靶材，具体制备工艺同实施例1⑤；
⑥采用磁控溅射法在下电极金属层Pt4上制备20nm厚的下缓冲层5，磁控溅射的工艺条件为：溅射气压3Pa，溅射基片温度为500℃，溅射气氛为O2∶Ar＝1∶1，磁控溅射使用的LSMO靶材为上述⑤制备；
⑦采用标准固相反应法制备掺Ta的PZT靶材，掺Ta的PZT可为名义化学式Pb1.3(Ta0.015Zr0.25Ti0.735)O3，具体制备工艺同实施例1⑦；
⑧采用磁控溅射法在下缓冲层5上制备500nm厚的铁电薄膜层6，溅射工艺条件为：溅射气压2.5Pa，溅射基片温度为200℃，溅射气氛为Ar气，磁控溅射使用的掺Ta的PZT靶材为上述⑦制备；
(9)通过带有一个或多个小孔的掩模板，采用磁控溅射法在铁电薄膜层6上溅射150nm厚的上缓冲层7，其溅射工艺条件为：溅射气压3Pa，溅射基片温度为200℃，溅射气氛为O2∶Ar＝1∶1，磁控溅射使用的LSMO靶材为上述⑤制备；
⑩采用磁控溅射法在上缓冲层7制备80nm厚的上电极金属层Pt8，其溅射工艺条件为：溅射气压6Pa，溅射基片温度为200℃，溅射气氛为Ar气；
(11)进行退火处理，制得铁电薄膜电容，其退火工艺为：650℃快速热处理30分钟。
实施例4一种制备铁电存储器用铁电薄膜电容的方法，包括
①将硅基底1按标准CMOS工艺进行表面处理和清洗；
②采用热氧化法，在硅基底1表面生成180nm厚的二氧化硅阻挡层2；
③采用磁控溅射法在二氧化硅阻挡层2上制备10nm厚的二氧化钛粘结层3，其磁控溅射的工艺条件为：溅射气压2Pa，溅射基片温度100℃，溅射气氛为O2∶Ar＝1∶3；
④采用磁控溅射法在二氧化钛粘结层3上制备200nm厚的下电极金属层Pt4，其磁控溅射的工艺条件为：溅射气压1.5Pa，溅射基片温度100℃，溅射气氛为Ar气；
⑤采用标准固相反应法制备LSMO靶材，具体制备工艺同实施例1⑤；
⑥采用磁控溅射法在下电极金属层Pt4上制备5nm厚的下缓冲层5，磁控溅射的工艺条件为：溅射气压1Pa，溅射基片温度为700℃，溅射气氛为O2∶Ar＝2∶1，磁控溅射使用的LSMO靶材为上述⑤制备；
⑦采用标准固相反应法制备掺Ta的PZT靶材，掺Ta的PZT可为名义化学式Pb1.2(Ta0.015Zr0.35Ti0.635)O3，具体制备工艺同实施例1⑦；
⑧采用磁控溅射法在下缓冲层5上制备200nm厚的铁电薄膜层6，溅射工艺条件为：溅射气压2Pa，溅射基片温度为100℃，溅射气氛为Ar气，磁控溅射使用的掺Ta的PZT靶材为上述⑦制备；
⑨通过带有一个或多个小孔的掩模板，采用磁控溅射法在铁电薄膜层6上溅射200nm厚的上缓冲层7，其溅射工艺条件为：溅射气压1Pa，溅射基片温度为100℃，溅射气氛为O2∶Ar＝2∶1，磁控溅射使用的LSMO靶材为上述⑤制备；
⑩采用磁控溅射法在上缓冲层7制备150nm厚的上电极金属层Pt8，其溅射工艺条件为：溅射气压8Pa，溅射基片温度为100℃，溅射气氛为Ar气；
进行退火处理，制得铁电薄膜电容，其退火工艺为：700℃快速热处理20分钟。
Claims (7)
1.一种铁电存储器用铁电薄膜电容，其特征在于：依次由硅基底(1)、二氧化硅阻挡层(2)、二氧化钛粘结层(3)、下电极金属层(4)、下缓冲层(5)、铁电薄膜层(6)、上缓冲层(7)、上电极金属层(8)组成；
二氧化钛粘结层(3)的厚度为10～30nm；下电极金属层(4)的厚度为100nm～200nm；下缓冲层(5)的厚度为5～20nm；铁电薄膜层(6)的厚度为200nm～500nm；上缓冲层(7)的厚度为100nm～200nm；上电极金属层(8)的厚度为80nm～150nm；
下缓冲层(5)、上缓冲层(7)的材料为LSMO超大磁电阻材料，铁电薄膜层(6)的材料为掺Ta的PZT。
2.根据权利要求1所述的铁电存储器用铁电薄膜电容，其特征在于：所述铁电薄膜层(6)的厚度为300nm～400nm。
3.根据权利要求1或2所述的铁电存储器用铁电薄膜电容，其特征在于：LSMO超大磁电阻材料为名义化学式(La2/3Sr1/3)MnO3。
4.根据权利要求1或2所述的铁电存储器用铁电薄膜电容，其特征在于：掺Ta的PZT为名义化学式Pb1.1-1.3(Ta0.005-0.015Zr0.25-0.35Ti0.635-0.735)O3。
5.根据权利要求3所述的铁电存储器用铁电薄膜电容，其特征在于：掺Ta的PZT为名义化学式Pb1.1-13(Ta0.005-0.015Zr0.25-0.35Ti0.635-0.735)O3。
6.一种制备权利要求1所述铁电存储器用铁电薄膜电容的方法，其特征在于，包括
①将硅基底进行表面处理和清洗；
②采用热氧化法，在硅基底(1)表面生成二氧化硅阻挡层(2)；
③在二氧化硅阻挡层(2)上制备10～30nm厚的二氧化钛粘结层(3)；
④在二氧化钛粘结层(3)上制备100～200nm厚的下电极金属层(4)；
⑤采用固相反应法制备LSMO靶材；
⑥使用上述LSMO靶材，采用磁控溅射法在下电极金属层(4)上制备5～20nm厚的下缓冲层(5)，磁控溅射的工艺条件为：溅射气压1～3Pa，溅射基片温度为500℃～700℃，溅射气氛为O2∶Ar＝1∶2～2∶1；
⑦采用固相反应法制备掺Ta的PZT靶材；
⑧使用上述掺Ta的PZT靶材，采用磁控溅射法在下缓冲层(5)上制备200～500nm厚的铁电薄膜层(6)，溅射工艺条件为：溅射气压1.3～2.5Pa，溅射基片温度为100℃～300℃，溅射气氛为Ar气；
⑨使用上述⑤制备的LSMO靶材，采用磁控溅射法在铁电薄膜层(6)上溅射100～200nm厚的上缓冲层(7)，溅射工艺条件为：溅射气压1～3Pa，溅射基片温度为100℃～300℃，溅射气氛为O2∶Ar＝1∶2～2∶1；
⑩在上缓冲层(7)上制备80～150nm厚的上电极金属层(8)；
进行退火处理，制得铁电薄膜电容。
7.根据权利要求6所述的制备铁电存储器用铁电薄膜电容的方法，其特征在于：所述退火温度为600℃～700℃，热处理时间10～30分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101250870A CN100424878C (zh) | 2006-11-21 | 2006-11-21 | 铁电存储器用铁电薄膜电容及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101250870A CN100424878C (zh) | 2006-11-21 | 2006-11-21 | 铁电存储器用铁电薄膜电容及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1967848A true CN1967848A (zh) | 2007-05-23 |
| CN100424878C CN100424878C (zh) | 2008-10-08 |
Family
ID=38076501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101250870A Expired - Fee Related CN100424878C (zh) | 2006-11-21 | 2006-11-21 | 铁电存储器用铁电薄膜电容及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100424878C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102255045A (zh) * | 2011-09-20 | 2011-11-23 | 桂林电子科技大学 | 一种MgxZn1-xO电致阻变薄膜及其非对称结构异质结的制备方法 |
| US9322994B2 (en) | 2011-12-27 | 2016-04-26 | Colorchip (Israel) Ltd. | Planar lightwave circuit and a method for its manufacture |
| CN109844184A (zh) * | 2016-06-14 | 2019-06-04 | 克罗米斯有限公司 | 用于功率应用和射频应用的工程化衬底结构 |
| CN109943819A (zh) * | 2019-04-10 | 2019-06-28 | 天津大学 | 一种高介电常数氧化镍薄膜介质层电容器的制备方法 |
| US11011373B2 (en) | 2016-06-14 | 2021-05-18 | QROMIS, Inc. | Engineered substrate structures for power and RF applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281534B1 (en) * | 1998-10-13 | 2001-08-28 | Symetrix Corporation | Low imprint ferroelectric material for long retention memory and method of making the same |
| KR100604662B1 (ko) * | 2000-06-30 | 2006-07-25 | 주식회사 하이닉스반도체 | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 |
| US6489645B1 (en) * | 2001-07-03 | 2002-12-03 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device including a layered superlattice material with an interface buffer layer |
| CN1995006A (zh) * | 2006-12-28 | 2007-07-11 | 复旦大学 | (2－烷氧基－4－氧代)－戊－2－烯酸酯类化合物的制备方法 |
-
2006
- 2006-11-21 CN CNB2006101250870A patent/CN100424878C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102255045A (zh) * | 2011-09-20 | 2011-11-23 | 桂林电子科技大学 | 一种MgxZn1-xO电致阻变薄膜及其非对称结构异质结的制备方法 |
| US9322994B2 (en) | 2011-12-27 | 2016-04-26 | Colorchip (Israel) Ltd. | Planar lightwave circuit and a method for its manufacture |
| CN109844184A (zh) * | 2016-06-14 | 2019-06-04 | 克罗米斯有限公司 | 用于功率应用和射频应用的工程化衬底结构 |
| US11011373B2 (en) | 2016-06-14 | 2021-05-18 | QROMIS, Inc. | Engineered substrate structures for power and RF applications |
| CN109844184B (zh) * | 2016-06-14 | 2021-11-30 | 克罗米斯有限公司 | 用于功率应用和射频应用的工程化衬底结构 |
| US11387101B2 (en) | 2016-06-14 | 2022-07-12 | QROMIS, Inc. | Methods of manufacturing engineered substrate structures for power and RF applications |
| US12009205B2 (en) | 2016-06-14 | 2024-06-11 | QROMIS, Inc. | Engineered substrate structures for power and RF applications |
| CN109943819A (zh) * | 2019-04-10 | 2019-06-28 | 天津大学 | 一种高介电常数氧化镍薄膜介质层电容器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100424878C (zh) | 2008-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Qin et al. | Domain configuration and thermal stability of (K0. 48Na0. 52)(Nb0. 96Sb0. 04) O3–Bi0. 50 (Na0. 82K0. 18) 0.50 ZrO3 piezoceramics with high d 33 coefficient | |
| CN1154164C (zh) | 长久保持记忆力的低印记铁电材料及其液体前体和制作方法 | |
| CN102787356B (zh) | 铁电薄膜的制造方法 | |
| JP2010239132A (ja) | 圧電薄膜、圧電素子および圧電素子の製造方法 | |
| CN1302456A (zh) | 具有成分分级的铁电材料的铁电场效应晶体管及其制造方法 | |
| CN1967848A (zh) | 铁电存储器用铁电薄膜电容及其制备方法 | |
| CN102584221A (zh) | 一种具有高击穿场强的反铁电厚膜及制备方法 | |
| CN1837143A (zh) | 一种亚微米晶压电陶瓷材料的制备方法 | |
| CN101436597A (zh) | 一种用于铁电存储器的铁电薄膜电容及其制备方法 | |
| CN1314087C (zh) | 铁电薄膜及其形成方法 | |
| TWI669839B (zh) | 摻雜Ｍｎ及Ｎｂ之ＰＺＴ系壓電體膜形成用組成物 | |
| CN105732022A (zh) | 高居里温度压电陶瓷及其薄膜的制备方法 | |
| CN1851039A (zh) | 一种锆钛酸铅铁电薄膜材料的制备方法 | |
| CN1103328C (zh) | 钛酸锶钡薄膜材料的制备方法 | |
| CN102898147A (zh) | 一种制备钛酸盐压电陶瓷粉体的环境协调型方法 | |
| KR20060012573A (ko) | 강유전체 박막 형성용 액상 조성물 및 강유전체 박막의제조방법 | |
| Zhang et al. | Synthesis, sintering and characterization of PNZST ceramics from high-energy ball milling process | |
| CN107586129B (zh) | 一种[100]方向织构化钛酸钡压电陶瓷制备方法 | |
| CN1958510A (zh) | 一种预烧料中添加纳米粉体的改性pzt系压电陶瓷及其制备方法 | |
| JP2003176176A (ja) | ビスマス層状構造強誘電体、その製造方法、これを用いたメモリ素子および圧電・電歪素子 | |
| CN1401611A (zh) | 钛酸铋钠系列薄膜材料及其制备方法 | |
| CN101074170A (zh) | 一种硅基锆钛酸铅铁电厚膜的制备方法 | |
| CN101436532B (zh) | 铁电存储器用铁电薄膜的紫外光辅助制备方法 | |
| CN110885247B (zh) | 一种杂化非本征铁电体Ca3Ti2O7及其掺杂化合物的应用 | |
| CN113241407A (zh) | 一种二氧化铪基纳米铁电薄膜的制备方法及应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081008 Termination date: 20111121 |