CN1964011A - 压合装置、压合方法、以及半导体器件的制造方法 - Google Patents

压合装置、压合方法、以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1964011A
CN1964011A CNA2006101463468A CN200610146346A CN1964011A CN 1964011 A CN1964011 A CN 1964011A CN A2006101463468 A CNA2006101463468 A CN A2006101463468A CN 200610146346 A CN200610146346 A CN 200610146346A CN 1964011 A CN1964011 A CN 1964011A
Authority
CN
China
Prior art keywords
film
pressure
substrate
element group
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101463468A
Other languages
English (en)
Other versions
CN1964011B (zh
Inventor
高桥秀和
楠本直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1964011A publication Critical patent/CN1964011A/zh
Application granted granted Critical
Publication of CN1964011B publication Critical patent/CN1964011B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/12—Pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/70—Automated, e.g. using a computer or microcomputer
    • B32B2309/72—For measuring or regulating, e.g. systems with feedback loops
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2519/00—Labels, badges
    • B32B2519/02—RFID tags
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的技术方案是：在压力检测薄膜上设置衬底；在衬底上选择性地设置元件组，以使提供在衬底上且用作天线的导电膜与提供在元件组且用作凸块的导电膜重叠；通过施加压力压合衬底和元件组，使形成在衬底上的导电膜和提供在元件组且用作凸块的导电膜电连接；以及当压合时，通过由压力检测薄膜检测施加到元件组的压力值和压力分布，并且基于检测的压力值和压力分布来控制当压合时施加的压力。

Description

压合装置、压合方法、 以及半导体器件的制造方法
技术领域
本发明涉及当将元件贴合在衬底等上而提供时使用的压合装置和压合方法，并且涉及使用该压合装置和压合方法的半导体器件的制造方法。
背景技术
近年来，个体识别技术引人注目，该个体识别技术通过对各个对象物给予ID(个体识别号码)，明确该对象物的经历等的信息，来利用于生产和管理等。尤其对能够非接触地输入输出数据的半导体器件的开发在展开。作为这种半导体器件，例如RFID标签(射频识别)(也称作ID标签、IC标签、IC芯片、RF标签(射频)、无线标签、电子标签、无线芯片)等开始被引入在企业内、市场等。
所述能够非接触地输入输出数据的半导体器件通常包括具有晶体管等的元件的元件组以及电连接到该元件组且用作天线的导电膜。在分别形成元件组和用作天线的导电膜之后，将晶体管等的元件组贴合在形成有用作天线的导电膜的衬底上而提供(例如，专利文献1)。
[专利文献1]日本专利申请特开2004-94839号公报
在贴合提供在衬底上的导电膜和晶体管等的元件组，并使它们电连接的情况下，隔着导电粘接剂等通过对衬底和元件组施加压力或进行加热处理等来贴合而提供，然而，据施加的压力或温度等的条件，比所需要的压力更大的压力施加到元件组，有可能晶体管等的元件损坏。与此相反，在为了抑制晶体管等的元件的损坏而降低当压合时施加的压力的情况下，不能充分地贴合衬底和元件组，有可能发生连接不良。
发明内容
鉴于上述问题，本发明的目的在于提供一种压合装置和压合方法，并且提供一种半导体器件的制造方法，其中在将包括晶体管等的元件的元件组贴合在衬底上而提供的情况下，充分连接衬底和元件组并且防止贴合时的元件的损坏。
本发明的压合方法之一的特征在于包括如下步骤：在压力检测薄膜上设置衬底；在衬底上选择性地设置元件组，以使提供在衬底上的第一导电膜和提供在元件组的第二导电膜重叠；通过施加压力压合衬底和元件组，使形成在衬底上的第一导电膜和提供在元件组的第二导电膜电连接；当压合时，由压力检测薄膜检测施加到元件组的压力值和压力分布；以及基于检测的压力值和压力分布控制当压合时施加的压力。此外，这里所说的压合意味着通过施加压力贴合两个或更多个物体。
本发明的另一个压合方法的特征在于包括如下步骤：在压力检测薄膜上设置衬底；在衬底上选择性地设置元件组，以使提供在衬底上的第一导电膜和提供在元件组的第二导电膜重叠；通过施加压力压合衬底和元件组，使形成在衬底上的第一导电膜和提供在元件组的第二导电膜电连接；当压合时，由压力检测薄膜检测施加到在如下区域的压力值和压力分布，即元件组中的形成在衬底上的导电膜和提供在元件组的第二导电膜的连接区域、以及连接区域以外的区域；以及基于检测的压力值和压力分布控制当压合时施加的压力。
本发明的另一个压合方法的特征在于包括如下步骤：在通过施加压力发色的薄膜上设置衬底；在衬底上选择性地设置元件组，以使提供在衬底上的第一导电膜和提供在元件组的第二导电膜重叠；通过压合而提供衬底和元件组，使形成在衬底上的导电膜和提供在元件组的第二导电膜电连接；当压合时，通过由摄像装置光学测定薄膜的发色的浓淡，检测施加到元件组的压力值和压力分布；以及基于检测的压力值和压力分布控制当压合时施加的压力。
本发明的压合装置之一的特征在于包括支撑衬底、提供在支撑衬底上的压力检测薄膜、施压台、给施压台施加压力的加压单元、以及提供在支撑衬底下方的摄像装置，其中压力检测薄膜为被施加压力的部分发色的薄膜，并且通过由摄像装置光学测定压力检测薄膜的发色来检测压力分布。
本发明的另一个压合装置的特征在于包括支撑衬底、提供在支撑衬底上的压力检测薄膜、施压台、给施压台施加压力的加压单元、控制加压单元的控制单元、以及提供在支撑衬底下方的摄像装置，其中压力检测薄膜为被施加压力的部分发色的薄膜，控制单元检测通过由摄像装置光学测定压力检测薄膜的发色而得到的压力值和分布，并且基于检测的压力值和压力分布控制加压单元。
本发明的另一个压合装置的特征在于包括支撑衬底、提供在支撑衬底上的压力检测薄膜、施压台、给施压台施加压力的加压单元、以及控制加压单元的控制单元，其中控制单元检测施加到压力检测薄膜的压力值和压力分布，并且基于检测的压力值和压力分布来控制加压单元。
本发明的半导体器件的制造方法之一的特征在于包括如下步骤：在第一衬底上形成剥离层；在剥离层上形成包括元件形成层、导电膜、以及保护膜的元件层，所述元件形成层包括晶体管，所述导电膜与晶体管电连接地提供在元件形成层上，并且所述保护膜覆盖所述导电膜的端部；在对元件层选择性地照射激光束之后将第一板材贴合在元件层上，然后将元件层和第一板材从第一衬底剥离；在对通过剥离露出的元件层的表面上贴合第二板材的同时或贴合第二板材之后，将第一板材从元件层剥离；通过在保护膜上与导电膜电连接地形成用作凸块的导电膜，而形成具有元件层、用作凸块的导电膜、以及第二板材的元件组；在压力检测薄膜上设置第二衬底；在第二衬底上选择性地设置元件组，以使提供在第二衬底上且用作天线的导电膜与用作凸块的导电膜重叠；通过压合第二衬底和元件组，使形成在第二衬底上的导电膜和用作凸块的导电膜电连接；当压合时，由压力检测薄膜检测施加到元件组的压力值和压力分布；以及基于检测的压力值和压力分布控制当压合时施加的压力。
本发明的半导体器件的另一个制造方法的特征在于包括如下步骤：在第一衬底上形成剥离层；在剥离层上形成包括元件形成层、导电膜、以及保护膜的元件层，所述元件形成层包括晶体管，所述导电膜与晶体管电连接地提供在元件形成层上，并且所述保护膜覆盖导电膜的端部；在对元件层选择性地照射激光束之后将第一板材贴合在元件层上，然后将元件层和第一板材从第一衬底剥离；在对通过剥离露出的元件层的表面上贴合第二板材的同时或贴合第二板材之后，将第一板材从元件层剥离；通过在保护膜上与导电膜电连接地形成用作凸块的导电膜，形成具有元件层、用作凸块的导电膜、以及第二板材的元件组；在通过施加压力发色的薄膜上设置第二衬底；在第二衬底上选择性地设置元件组，以使提供在第二衬底上且用作天线的导电膜和用作凸块的导电膜重叠；通过压合第二衬底和元件组，使形成在第二衬底上的导电膜和用作凸块的导电膜电连接；当压合时，通过由摄像装置光学测定薄膜的发色的浓淡，来检测施加到元件组的压力值和压力分布；以及基于检测的压力值和压力分布控制当压合时施加的压力。
在压合而提供衬底和元件组的情况下，通过在监控施加到元件组的压力值和压力分布而控制当压合时施加的压力的同时进行压合，使衬底和元件组充分连接且抑制过大的压力施加到元件组，从而可以防止包括在所述元件组的晶体管等的元件的损坏。
附图说明
图1A和1B为示出本发明的压合装置的一例的图；
图2A和2B为示出本发明的压合装置的一例的图；
图3A和3B为示出本发明的压合装置的一例的图；
图4A至4C为示出本发明的压合方法的一例的图；
图5A至5C为示出本发明的压合方法的一例的图；
图6A至6D为示出本发明的半导体器件的制造方法的一例的图；
图7A至7C为示出本发明的半导体器件的制造方法的一例的图；
图8A和8B为示出本发明的半导体器件的制造方法的一例的图；
图9A和9B为示出本发明的半导体器件的制造方法的一例的图；
图10A和10B为示出本发明的半导体器件的制造方法的一例的图；
图11A至11C为示出本发明的半导体器件的使用方式的一例的图；
图12A至12H为示出本发明的半导体器件的使用方式的一例的图；
图13A至13D为示出本发明的半导体器件的天线的形状的一例的图；
图14A至14D为示出本发明的压合方法的一例的图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，本发明不限于以下的说明，可以通过多种不同的方式来实施，所属技术领域的技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，表示相同对象的附图标记在不同的附图中共同使用。
实施方式1
在本实施方式中，将参照附图说明本发明的压合装置和压合方法的一例。具体而言，本实施方式对于将元件组压合而提供到衬底上的情况进行说明。
图1A表示通过将元件组105压合在衬底103上，使形成在衬底103上的导电膜104和元件组105电连接的情况。更具体地，通过隔着各向异性导电膜(ACF，Anisotropic Conductive Film)或各向异性导电膏(ACP，Anisotropic Conductive Paste)等的具有粘接性的材料压合形成在衬底103上的导电膜104与提供在元件组105且用作凸块的导电膜106，来使它们电连接。注意，这里所说的压合是指通过施加压力贴合而提供两个或更多个的物体。此外，当施加压力时，还可以加热。
在本实施方式中所示的压合装置至少具有支撑衬底101、压力检测薄膜102、施压台107、以及加压单元108(图1B)。这里，在支撑衬底101上提供有压力检测薄膜102，并且在压力检测薄膜102和施压台107之间设置有被压合体(这里为衬底103和元件组105)。
作为支撑衬底101，可以使用玻璃衬底、塑料衬底或金属衬底等。此外，在平整性有问题时，优选使用由硅橡胶构成的衬底。不言而喻，还可以在玻璃衬底或金属衬底等的衬底上提供硅橡胶。
压力检测薄膜102只要具有检测压力的单元，就可以使用任何膜。优选为可以更详细地检测施加到提供在压力检测薄膜上的被压合体的压力的膜。例如，可以使用提供有压力传感器的薄层等。
施压台107只要对被压合体能够均匀地施加压力即可，例如可以使用硅橡胶。
加压单元108只要具有对施压台107施加压力的单元，就可以使用任何单元。注意，在与压合一起进行加热的情况下，可以将用于加热的单元提供在加压单元108。
接下来，在下文中将说明使用上述压合装置压合衬底和元件组的方法。
首先，将作为被压合体的衬底103和元件组105设置在压力检测薄膜102和施压台107之间。这里，在压力检测薄膜102上设置衬底103，并且在该衬底103上选择性地重叠而设置元件组105。具体而言，形成在衬底103上的导电膜104和提供在元件组105且用作凸块的导电膜106重叠地设置。
接着，通过由施压台107压合衬底103和元件组105，使形成在衬底103上的导电膜104和提供在元件组105且用作凸块的导电膜106电连接。注意，通过压合时使用各向异性导电膜(ACF)或各向异性导电膏(ACP)等具有导电性的粘接剂，可以粘接衬底103和元件组105，并且使导电膜104和用作凸块的导电膜106电连接。
这里示出了使用各向异性导电膜压合衬底103和元件组105(具体地，导电膜104和用作凸块的导电膜106)的情况，其中使用具有粘接性的树脂109来粘接衬底103和元件组105。此外，通过使用包含在树脂109中的导电粒子110将导电膜104和用作凸块的导电膜106电连接。注意，在压合时使用各向异性导电膜或各向异性导电膏的情况下，优选同时进行压合和加热处理。在此情况下，可以在支撑衬底101上提供加热单元，也可以在施压台107或加压单元108上提供加热单元。此外，还可以使用如银膏、铜膏或碳膏等的导电粘接剂或者焊接等来进行衬底103和元件组105的压合。
注意，在本实施方式中，当压合时，由压力检测薄膜102检测施加到元件组105的压力值和压力分布，然后基于该检测结果实时控制施加到衬底103和元件组105(具体地，导电膜104和用作凸块的导电膜106)的压力来进行压合。具体而言，当压合时控制从加压单元108经施压台107施加到被压合体(这里为元件组105和衬底103)的压力来进行压合。即，在监控压合时施加到元件组105的压力值和压力分布的同时，调整压合时施加的压力。可以使用由电脑等构成的控制单元220来监控压力值和压力分布或调整施加的压力值。
具体而言，通过使用压力检测薄膜102测定施加到元件组105的压力值和压力分布，并且在提供在控制单元220中的检测部分220a以电信号等检测所述被测定出来了的压力值和压力分布等。将检测的压力值和压力分布等的电信号的数据与预先被输入的作为基准的数据比较起来，然后基于其结果立即从提供在控制单元220中的控制部分220b向加压单元108发送指令，而控制施加到元件组105等的压力值。例如，当比较检测的数据与作为基准的数据时，在对元件组105施加过大的压力的情况下，控制部分220b对加压单元108发送停止施加更大的压力的指令，而在施加到元件组105的压力不够的情况下，控制部分220b对加压单元108发送施加更大的压力的指令。
一般来说，当压合衬底103和元件组105(具体地，导电膜104和用作凸块的导电膜106)时，在元件组105中，实现直接连接的区域(这里为提供有导电膜106的部分)(以下称为“区域111”)具有导电膜106和导电膜104等的凸部分，所以与其他区域(以下称为“区域112”)相比，局部地被施加大压力。因此，包括在元件组105的晶体管等的元件提供在区域112，而避免提供在实现直接连接的区域111。
在本发明中，在此情况下，基于在元件组105中的至少两个区域的压力值和压力分布的检测结果来控制当压合衬底103和元件组105时施加的压力。这是因为，在实现直接连接的区域111中优选充分施加压力来进行压合，若压力不够，则出现用作凸块的导电膜106和导电膜104的连接不良等问题的缘故。此外，另一方面，在形成有晶体管等的元件的区域112，被施加的压力越小越优选，因为可以防止晶体管等的损坏。像这样，当压合时施加的压力过强也不行，过弱也不行，有折衷选择的关系。
因此，在本发明中，在监控压合时施加到在元件组105中的至少两个区域(这里为区域111和区域112)的压力值和压力分布的同时施加压力。具体而言，在以为了用作凸块的导电膜106和导电膜104之间实现电连接而需要的压力值为P1，并且以晶体管等元件损坏的压力值为P2的情况下(P1和P2要预先算出)，当压合时在区域111的压力P111满足于P111＞P1，并且在区域112的压力P112满足于P112＜P2地进行压合。
注意，上述压合方法当元件组105具有柔性时特别有效。这是因为，与在玻璃衬底或硅等半导体衬底上提供有晶体管的情况相比，在塑料等具有柔性的衬底上提供有晶体管等的元件的情况对晶体管更容易施加压力，从而晶体管损坏的可能性大的缘故。
此外，当在压合时进行热处理的情况下，即使通过施压台107对被压合体施加相同的压力，施加到元件组105的压力也会根据热处理温度而发生改变。此外，随着温度的变化，被施加的压力根据用于元件组105的材料而发生变化，从而在监控的同时控制压合时施加的压力是非常有效的。
如上所述，在压合而提供衬底和元件组的情况下，通过监控施加到元件组的压力值和压力分布来实时控制压合时施加的压力，使衬底和元件组充分连接且抑制过大的压力施加到元件组，从而可以防止包括在所述元件组的晶体管等的元件的损坏。
实施方式2
在本实施方式中，将参照附图说明与上述实施方式所示的压合装置不同的结构。
图2A和2B表示本实施方式所示的压合装置的一个结构例子。图2A所示的压合装置至少具有支撑衬底101、压力检测薄膜102、施压台107、加压单元108、以及摄像装置114。这里，在支撑衬底101上提供有压力检测薄膜102，并且在该压力检测薄膜102上设置有衬底103。而且，为使形成在衬底103上的导电膜104与元件组105电连接，压合衬底103和元件组105。具体而言，使形成在衬底103上的导电膜104和形成在元件组105且用作凸块的导电膜106电连接地贴合而提供它们。
注意，在图2A和2B的压合装置中，使用在被施加压力的部分发生视觉性变化(变色)的薄膜作为压力检测薄膜。例如，可以使用这样的压敏膜等，即，被施加压力的部分发色，根据发色的浓淡(浓度)可获得当压合时施加的压力值和压力分布。
作为压敏膜，例如可以举出这样的膜，即，如图2B所示那样包括发色剂层116和显色剂层117，若包含在发色剂层116中的胶囊受压力而被破坏，则在其中的发色剂吸附在显色剂上，发生化学反应而发色。在基膜115上形成发色剂层116，在基膜119上形成显色剂层117，并且通过重叠所述基膜115和基膜119来利用这里所示的压敏膜。包含在被选择性地施加压力的区域的发色剂层的发色剂吸附在该区域的显色剂层的显色剂，而出现发色部分118。注意，作为压敏膜，只要被施加压力的部分选择性地发色就可以使用任何压敏膜，例如可以使用在形成于基膜上的显色剂层上直接提供发色剂层的压敏膜，而不限定于图2B所示的结构。
在图2A和2B所示的压合装置中，通过由摄像装置114光学测定出现在上述压敏膜的发色的浓淡，能够实时检测压合时的压力值和压力分布。注意，这里所述的光学测定就是利用光的性质(例如，光的波长等)来进行测定。作为摄像装置114，可以典型地举出CCD摄像机。另外，还可以通过对压敏膜照射光，并且测定其反射光和透过光，来检测起因于压力值和压力分布的压敏膜的浓淡。
注意，在图2A和2B的压合装置中，由于使用摄像装置114光学测定在压力检测薄膜102中出现的发色，所以优选使用具有透光性的衬底作为支撑衬底101，例如可以使用具有透光性的玻璃衬底或塑料衬底等。
此外，在使用不能再利用的薄膜作为压力检测薄膜的情况下，优选具有可以通过使用滚筒113a和113b，当压合时总是供给新的压敏膜的结构，以便提高生产率。具体而言，通过将使用前的压敏膜卷在滚筒113a，然后由滚筒113b卷收使用后的压敏膜，而可以实现生产效率的提高。
接下来，下面将说明使用图2A和2B所示的压合装置来压合衬底和元件组的方法。
首先，将作为被压合体的衬底103和元件组105设置在由压敏膜构成的压力检测薄膜102和施压台107之间。这里，在压力检测薄膜102上设置衬底103，在该衬底103上选择性地重叠而设置元件组105。具体而言，将形成在衬底103上的导电膜104和提供在元件组105且用作凸块的导电膜106彼此重叠地设置。注意，通过在设置衬底103之前，压力检测薄膜从滚筒113a移动到滚筒113b的方向，而供给新的压力检测薄膜。
接着，通过使用施压台107来压合衬底103和元件组105，以使形成在衬底103上的导电膜104和提供在元件组105且用作凸块的导电膜106电连接。注意，当压合时通过使用各向异性导电膜(ACF)或各向异性导电膏(ACP)等的具有导电性的粘接剂，可以使衬底103和元件组105粘接，并且可以将导电膜104和用作凸块的导电膜106电连接。
这里示出了将各向异性导电膜用于贴合衬底103和元件组105(具体地，导电膜104和用作凸块的导电膜106)的情况，使用具有粘接性的树脂109粘接衬底103和元件组105。此外，使用包含在树脂109中的导电粒子110将导电膜104和用作凸块的导电膜106电连接。在将各向异性导电膜或各向异性导电膏用于压合的情况下，优选同时进行压合和加热处理。此外，还可以使用银膏、铜膏或碳膏等的导电粘接剂或焊接等进行衬底103和元件组105的贴合。
此外，由设置在支撑衬底101下方的摄像装置114光学测定压力检测薄膜102，该压力检测薄膜102因压合时被施加压力而发色，检测施加到元件组105的压力值和压力分布，而实时控制当压合时由加压单元108施加的压力。即，监控当压合时使用摄像装置114检测的压力值和压力分布，同时调整施加到元件组105的压力。可以使用由电脑等构成的控制单元220进行监控压力值和压力分布或调整施加的压力值。具体而言，使用摄像装置114光学测定发生在压力检测薄膜102的浓淡的变化，在提供于控制单元220中的检测部分220a中，以电信号等检测取决于用摄像装置114测定的压力值和压力分布等的浓淡的变化。然后，基于用提供于控制单元220中的控制部分220b检测的结果，立即从控制单元220向加压单元108发送指令，由此控制施加到元件组105等的压力值。
此外，如上述实施方式所示，当压合时在监控施加到元件组105中的至少两个区域(这里为区域111和区域112)的压力值和压力分布的同时施加压力。具体而言，在以为了用作凸块的导电膜106和导电膜104之间实现电连接而需要的压力值为P1，并且以晶体管等的元件损坏的压力值为P2的情况下(P1和P2要预先算出)，当压合时在区域111的压力P111满足于P111＞P1，并且在区域112的压力P112满足于P112＜P2地进行压合。像这样，通过进行衬底和元件组的压合，使衬底和元件组充分连接并且抑制过大的压力施加到元件组，从而可以防止包括在所述元件组的晶体管等的元件的损坏。
实施方式3
在本实施方式中，将参照附图对与上述实施方式所示的压合装置不同的结构进行说明。
在上述实施方式所示的压合装置中，示出了使用压敏膜作为压力检测薄膜的例子，然而，只要可以检测施加到设置在所述压力检测薄膜上方的元件组的压力，就可以使用任何膜作为压力检测薄膜。
作为图1B中的压力检测薄膜102，可以使用压力传感器，其中以矩阵形状提供有可以检测压力的变化的压敏元件121(图3A)。例如，通过以矩阵形状提供能够将压力的变化转换为电信号的压敏元件，可以检测当压合衬底和元件组时施加到元件组的压力值和压力分布。
作为压力传感器，例如可以利用硅薄膜方式等，其中在硅芯片上形成应变电阻，通过利用应变电阻的电阻值的变化来检测压力的变化，所述应变电阻通过施加压力使硅芯片弯曲而发生变化。
此外，除了上述以外，作为压力传感器，还可以使用在以矩阵形状配置的电极之间提供压敏导电橡胶的结构。压敏导电橡胶是通过将导电材(例如导电粒子)混合到绝缘性的橡胶材料中而在导电粒子均匀地分散在绝缘性的橡胶材料中的状态下成形的。当没有施加压力时由于分散在橡胶材料中的导电粒子互相没有接触，所以呈现非常高的电阻值，另一方面，当施加压力时分散在橡胶材料中的导电粒子渐渐开始接触，并且随着因压力变化而导致的橡胶的弯曲使电阻发生变化。通过由电极检测该电阻，可以检测当压合衬底和元件组时施加到元件组的压力值和压力分布。通过使用这种结构的压力传感器，无须以矩阵形状地提供压敏元件，从而可以更详细地检测产生在元件组的压力分布。
注意，通过如上所述那样实时检测压合时施加到元件组的压力值和压力分布并且进行压合时施加的压力的控制，即使在使用上述压力传感器作为压力检测薄膜，也可以使衬底和元件组充分连接且抑制过大的压力施加到元件组，从而可以防止包括在所述元件组的晶体管等的元件的损坏。此外，上述的压力传感器可以重复测定压力，所以与使用一次性薄膜的情况相比，可以实现低成本化。
此外，在上述的压合装置中，示出了将压力检测薄膜102提供在支撑衬底101上并且在压力检测薄膜102和施压台107之间设置被压合体来进行压合的情况，然而还可以与施压台107接触地提供压力检测薄膜102，并且在支撑衬底101和压力检测薄膜102之间设置被压合体来进行压合(图3B)。当采用这种结构时，由于压力检测薄膜102与元件组105接触，从而可以更正确地测定施加到元件组105的压力值和压力分布。
注意，本实施方式可以与上述实施方式自由地组合来实施。
实施方式4
在本实施方式中，将参照附图说明将包括晶体管等的元件的元件组贴合在形成在衬底上且用作天线的导电膜上的情况。
首先，示出了将具有柔性的元件组203压合而提供在形成有用作天线的导电膜202的衬底201上的情况(图4A至4C)。
首先，在衬底201上形成用作天线的导电膜202，另外形成元件组203。关于用作天线的导电膜202，实施者通过考虑通信方式或通信距离适当地决定其形状等即可。这里，在导电膜202上提供有用于与元件组电连接的两个连接端子。元件组203具有元件形成层205和用作凸块的导电膜206，所述元件形成层205包括提供在具有柔性的衬底204上的薄膜晶体管等，所述导电膜206电连接到所述元件形成层205。
接着，对使用上述实施方式所示的压合装置进行衬底201和元件组203的压合的情况进行说明。
在支撑衬底101上隔着压力检测薄膜102设置形成有导电膜202的衬底201(图14A)，并且使用作凸块的导电膜206重叠于提供在所述导电膜202上的连接端子来设置元件组203。注意，此时在衬底201和元件组203之间提供具有粘接性的材料如各向异性导电膜(ACF)或各向异性导电膏(ACP)等(图14B)。
接着，由支撑衬底101和施压台107夹着衬底201和元件组203，使用加压单元108渐渐施加压力(图14C)。加压单元108所施加的压力被由电脑等构成的控制单元220控制。此外，这里，在施加压力的同时还进行加热处理。
通过对元件组203等施加压力，使用压力检测薄膜测定施加到元件组203的压力值和压力分布，并且由提供在控制单元220中的检测部分220a检测所述被测定了的压力值和压力分布等。然后，基于用检测部分220a检测的结果，立即从提供在控制单元220中的控制部分220b向加压单元108发送指令，而控制施加到元件组203等的压力值。
具体而言，这里，在使用控制单元220监控导电膜202的连接端子和用作凸块的导电膜206连接的区域111与包括元件形成层205的区域112的压力值和压力分布的同时，继续控制施加到元件组203等的压力。尤其在对包括元件形成层205的区域112会施加一定量以上的压力(晶体管损坏的压力)的情况下，防止施加更大的压力(图14D)。此外，如果此时施加给区域111的压力没有达到用于连接导电膜202和用作凸块的导电膜206的压力，就有连接不良的可能性，所以优选停止步骤而检查。
通过这样进行压合，充分连接衬底和元件组且抑制过大的压力施加到元件组，从而可以防止包括在所述元件组的晶体管等的元件的损坏。
接着，将示出覆盖形成在衬底上且用作天线的导电膜202的一部分地压合而提供元件组203的情况(图5A至5C)。
在此情况下，用作天线的导电膜202和包括晶体管等的元件形成层205重叠的区域210与它们没有重叠的区域112相比，有局部地施加压力的可能性。因此，当像这样覆盖用作天线的导电膜202地提供元件形成层205时，优选由控制单元220监控区域111、区域112、以及区域210的压力值和压力分布，同时控制施加到元件组203等的压力，所述区域111中导电膜202的连接端子和用作凸块的导电膜206彼此连接，所述区域112包括元件形成层205且没有重叠于导电膜206，所述区域210包括元件形成层205且重叠于导电膜202。
具体地，当一定量以上的压力(晶体管损坏的压力)会施加到包括元件形成层205且重叠于导电膜202的区域210时，防止施加更大的压力。
具体地，当以为了实现用作凸块的导电膜206和导电膜202的连接端子电连接所需要的压力值为P1，并且以晶体管等的元件损坏的压力值为P2时(P1和P2要预先算出)，在如下条件下进行压合：当压合时在区域111的压力P111满足于P111＞P1，在区域112的压力P112满足于P112＜P2，并且在区域210的压力P210满足于P210＜P2。
通过像这样进行压合，即使在覆盖形成在衬底上且用作天线的导电膜地压合而提供元件组的情况下，也可以充分连接衬底和元件组且抑制过大的压力施加到元件组，从而可以防止包括在所述元件组中的晶体管等的元件的损坏。此外，预先决定为了连接所需要的最小压力值，因此在达不到该压力值时也通过另外进行检查而可以提高可靠性。
实施方式5
在本实施方式中，将参照附图说明使用压合装置和压合方法的半导体器件的制造方法。具体而言，将说明在通过将晶体管等的元件提供在具有柔性的衬底上来形成元件组之后，将该元件组压合在衬底上而提供的情况。
首先在衬底701的一个表面上形成剥离层702，接着形成成为基底的绝缘膜703和非晶半导体膜704(例如，包含非晶硅的膜)(图6A)。注意，剥离层702、绝缘膜703、以及非晶半导体膜704可以连续形成。
作为衬底701，优选使用玻璃衬底、石英衬底、在金属衬底或不锈钢衬底的一个表面上形成绝缘膜的衬底、具有耐受该步骤的处理温度的耐热性的塑料衬底等。在使用上述衬底701的情况下，对其面积和形状没有大的限定，从而，通过使用例如一个边长具有一米或更长的矩形衬底作为衬底701，可以格外提高生产率。该优点与使用圆形的硅衬底的情况相比，是很大的优异点。注意，在本步骤中，在衬底701的整个表面上提供剥离层702，然而根据需要，还可以在衬底701的整个表面上提供剥离层之后，通过光刻法选择性地提供剥离层702。此外，这里与衬底701接触地形成剥离层702，然而根据需要，还可以与衬底701接触地形成成为基底的绝缘膜，然后与该绝缘膜接触地形成剥离层702。
剥离层702可以采用金属膜以及金属膜和金属氧化膜的叠层结构等。作为金属膜，可以使用由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、以及铱(Ir)的元素、以上述元素为其主要成分的合金材料或化合物材料构成的膜的单层或叠层。此外，这些材料可以使用溅射法或等离子体CVD法等各种CVD法等形成。作为金属膜和金属氧化膜的叠层结构，通过在形成上述的金属膜之后，在氧气氛下或在N2O气氛下进行等离子体处理并且在氧气氛下或在N2O气氛下进行加热处理，可以在金属膜的表面上提供该金属膜的氧化物或氧氮化物。例如，在使用溅射法或CVD法等提供钨膜而作为金属膜的情况下，通过对钨膜进行等离子体处理，可以在钨膜的表面上形成由钨氧化物构成的金属氧化膜。在此情况下，钨的氧化物以WOx表示，其中x为2至3。有如下情况：x为2(WO2)、x为2.5(W2O5)、x为2.75(W4O11)、以及x为3(WO3)等。当形成钨的氧化物时，对上面举出的x值没有特别的限制，优选基于蚀刻比率等来决定形成哪一种氧化物。另外，例如也可以在形成金属膜(例如，钨)之后，通过溅射法在该金属膜上提供氧化硅(SiO2)等的绝缘膜，并且在金属膜上形成金属氧化物(例如，在钨上形成钨氧化物)。此外，作为等离子体处理，例如可以进行高密度等离子体处理。
作为绝缘膜703，通过溅射法或等离子体CVD法等以单层或叠层形成包含硅的氧化物或硅的氮化物的膜。在成为基底的绝缘膜具有两层结构的情况下，例如可以形成氮氧化硅膜作为第一层，且形成氧氮化硅膜作为第二层。在成为基底的绝缘膜具有三层结构的情况下，氧化硅膜、氮氧化硅膜和氧氮化硅膜可以分别形成为第一层绝缘膜、第二层绝缘膜和第三层绝缘膜。可选地，氧氮化硅膜、氮氧化硅膜和氧氮化硅膜可以分别形成为第一层绝缘膜、第二层绝缘膜和第三层绝缘膜。成为基底的绝缘膜用作阻挡膜，该阻挡膜防止来自衬底701的杂质的侵入。
通过溅射法、LPCVD法、等离子体CVD法等以25至200nm(优选以30至150nm)的厚度形成半导体膜704。
然后，通过已知的晶化法(激光晶化法、利用RTA或退火炉的热晶化法、利用促进结晶化的金属元素的热晶化法、组合利用促进结晶化的金属元素的热晶化法与激光晶化法的方法等)结晶非晶半导体膜704，以形成结晶半导体膜。之后，将得到的结晶半导体膜蚀刻成所希望的形状，由此形成结晶半导体膜704a至704d，并且覆盖该半导体膜704a至704d地形成栅极绝缘膜705(图6B)。
在下文中，简单地描述结晶半导体膜704a至704d的制造步骤的一例。首先，通过等离子体CVD法形成50至60nm厚的非晶半导体膜。接下来，将包含作为促进结晶化的金属元素的镍的溶液保持在非晶半导体膜上，然后对非晶半导体膜进行脱氢处理(在500℃，一个小时)和热晶化处理(在550℃，四个小时)，以形成结晶半导体膜。之后，根据需要照射激光并且使用光刻法，以形成结晶半导体膜704a至704d。
在通过激光晶化法形成结晶半导体膜的情况下，可以使用连续振荡型的激光束(CW激光束)或脉冲振荡型的激光束(脉冲激光束)。作为激光束，在此可以使用从选自如下激光器的一种或多种中振荡出来的激光束：气体激光器如Ar激光器、Kr激光器、受激准分子激光器等；以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti:蓝宝石激光器；铜蒸汽激光器；以及金蒸汽激光器。通过照射上述激光束的基波以及该基波的第二至第四高次谐波的激光束，可以获得粒径大的结晶。例如，可以使用Nd:YVO4激光器(基波为1064nm)的第二高次谐波(532nm)或第三高次谐波(355nm)。此时，激光的功率密度必需大约为0.01至100MW/cm2(优选为0.1至10MW/cm2)。并且，以扫描速度大约为10至2000cm/sec来进行照射。注意，以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；Ar离子激光器；以及Ti:蓝宝石激光器都可以使激光连续振荡，也可以通过进行Q开关工作或锁模等来以10MHz或更大的振荡频率使激光脉冲振荡。当以10MHz或更大的振荡频率使激光束振荡时，在半导体膜被激光熔融直到固化的期间中，下一个脉冲被照射到半导体膜。因此，与使用低振荡频率的脉冲激光器的情况不同，可以在半导体膜中连续移动固体和液体的界面，因此，可以获得向扫描方向连续成长的晶粒。
另外，当通过利用促进结晶化的金属元素进行非晶半导体膜的结晶化时，其优点在于可以在低温下以短时间进行结晶化，且结晶方向变得一致。另一方面，存在由于留在结晶半导体膜中的金属元素引起截止电流增加而使特性不稳定的问题。因此，优选在结晶半导体膜上形成用作吸杂位置的非晶半导体膜。成为吸杂位置的非晶半导体膜需要含有诸如磷或氩的杂质元素，因此，优选通过溅射法形成，通过该溅射法可以包含高浓度的氩。之后，进行加热处理(RTA法、利用退火炉的热退火等)以使金属元素扩散到非晶半导体膜中，接着除去含该金属元素的非晶半导体膜。以该方式，可以减少或除去结晶半导体膜中的金属元素的含量。
接下来，形成覆盖结晶半导体膜704a至704d的栅极绝缘膜705。作为栅极绝缘膜705，通过CVD法或溅射法等以单层或叠层形成包含硅的氧化物或硅的氮化物的膜。具体而言，以单层或叠层形成包含氧化硅的膜、包含氧氮化硅的膜、或包含氮氧化硅的膜。
此外，可以对半导体膜704a至704d进行所述的高密度等离子体处理，使表面氧化或氮化来形成栅极绝缘膜705。例如，通过引入了稀有气体诸如He、Ar、Kr、Xe等与氧、氧化氮(NO2)、氨、氮、氢等的混合气体的等离子体处理形成。通过微波的引入进行在此情况下的等离子体的激发，可以以低电子温度生成高密度的等离子体。由通过该高密度等离子体生成的氧基(还有包括OH基的情况)或氮基(还有包括NH基的情况)，可以使半导体膜的表面氧化或氮化。
通过如上所述的使用高密度等离子体的处理，1至20nm典型为5至10nm的绝缘膜被形成在半导体膜上。在此情况下的反应为固相反应，所以可以使所述绝缘膜和半导体膜的界面态密度极低。这种高密度等离子体处理由于使半导体膜(结晶硅或多晶硅)直接氧化(或氮化)，所以可以使被形成的绝缘膜的厚度的不均匀性极为小。加上，即使在结晶硅的晶粒界面也不会加强氧化，所以成为很优选的状态。即，通过这里所示的高密度等离子体处理使半导体膜的表面固相氧化，可以形成均匀性好且界面态密度低的绝缘膜，而不使在晶粒界面异常地氧化反应。
栅极绝缘膜可以仅仅使用通过高密度等离子体处理形成的绝缘膜，还可以在其上利用等离子体或热反应的CVD法淀积氧化硅、氧氮化硅、氮化硅等的绝缘膜来层叠。在任何情况下，也可以减小晶体管的特性的不均匀性，所述晶体管是在其栅极绝缘膜的一部分或所有部分包括通过高密度等离子体形成的绝缘膜而形成的。
此外，通过对半导体膜照射连续振荡激光或以10MHz或更大的频率振荡的激光束并使它向一个方向扫描而进行结晶化得到的半导体膜704a至704d具有结晶向其光束的扫描方向成长的特性。通过将其扫描方向对应于沟道长度方向(当形成沟道形成区域时载流子所流过的方向)地设置晶体管，并且组合上述栅极绝缘层，可以得到一种特性不均匀性小且场效应迁移率大的薄膜晶体管(TFT)。
接下来，在栅极绝缘膜705上层叠形成第一导电膜和第二导电膜。这里，通过等离子体CVD法或溅射法等以20至100nm的厚度形成第一导电膜。以100至400nm的厚度形成第二导电膜。第一导电膜和第二导电膜由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素、以上述元素为其主要成分的合金材料或化合物材料形成。可选择地，第一导电膜和第二导电膜由以掺杂磷等的杂质元素的多晶硅为典型的半导体材料形成。作为第一导电膜和第二导电膜组合的实例，可以给出氮化钽膜和钨膜、氮化钨膜和钨膜或者氮化钼膜和钼膜等。由于钨和氮化钽具有高耐热性，可以在形成第一导电膜和第二导电膜之后进行目的为热激活的加热处理。此外，在不是双层结构而是三层结构的情形中，优选采用由钼膜、铝膜和钼膜组成的叠层结构。
接下来，通过光刻法形成由抗蚀剂构成的掩模，并且进行用于形成栅电极和栅极线的蚀刻处理，以在半导体膜704a至704d上方形成栅电极707。
接下来，通过光刻法形成由抗蚀剂构成的掩模。然后，通过离子掺杂法或离子注入法以低浓度将赋予n型的杂质元素添加到结晶半导体膜704a至704d中。使用属于元素周期表第15族的元素作为赋予n型的杂质元素即可，例如，使用磷(P)或砷(As)。
接下来，形成绝缘膜以覆盖栅极绝缘膜705和栅电极707。作为绝缘膜，通过等离子体CVD法或溅射法等以单层或叠层形成含有无机材料诸如硅、硅的氧化物或硅的氮化物的膜、或者含有有机材料诸如有机树脂等的膜。接下来，通过主要沿着垂直方向的各向异性蚀刻选择性地蚀刻绝缘膜，形成与栅电极707的侧面接触的绝缘膜708(也称为侧壁)。当之后形成LDD(轻掺杂漏)区域时使用绝缘膜708作为用于掺杂的掩模。
接下来，使用通过光刻法形成的由抗蚀剂构成的掩模、栅电极707、以及绝缘膜708作为掩模，将赋予n型的杂质元素添加到结晶半导体膜704a至704d中，以形成第一n型杂质区域706a(也称为LDD区域)、第二n型杂质区域706b、以及沟道区域706c(图6C)。第一n型杂质区域706a所包含的杂质元素的浓度低于第二n型杂质区域706b所包含的杂质元素的浓度。
然后，通过覆盖栅电极707和绝缘膜708等形成单层或叠层的绝缘膜，以形成薄膜晶体管730a至730d(图6D)。通过CVD法、溅射法、SOG法、液滴喷射法、丝网印刷法等由无机材料诸如硅的氧化物和硅的氮化物等；有机材料诸如聚酰亚胺、聚酰胺、苯并环丁烯(benzocyclobutene)、丙烯酸、环氧树脂等；或硅氧烷材料等形成单层或叠层的绝缘膜。例如，在绝缘膜为两层结构的情况下，可以形成氮氧化硅膜作为第一层绝缘膜709，并且形成氧氮化硅膜作为第二层的绝缘膜710。
要注意的是，在形成绝缘膜709和710之前或在形成绝缘膜709和710中的一个或多个薄膜之后，优选进行目的在于恢复半导体膜的结晶性、激活已加入到半导体膜中的杂质元素或氢化半导体膜的加热处理。对于加热处理，优选采用热退火法、激光退火法或RTA法等。
接下来，通过光刻法蚀刻绝缘膜709和710等，以形成露出第二n型杂质区域706b的接触孔。随后，填充接触孔地形成导电膜，并且选择性地蚀刻该导电膜来形成导电膜731。注意，也可以在形成导电膜之前在接触孔中被露出了的半导体膜704a至704d的表面上形成硅化物。
导电膜731通过CVD法或溅射法等使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)的元素、以上述元素为其主要成分的合金材料或化合物材料以单层或叠层形成。以铝为其主要成分的合金材料，例如相当于其主要成分是铝且含镍的材料、或者主要成分是铝且含镍以及碳和硅中之一或二者的合金材料。作为导电膜731，例如优选采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构、或者阻挡膜、铝-硅(Al-Si)膜、氮化钛(TiN)膜和阻挡膜的叠层结构。要注意的是，阻挡膜对应于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。由于铝和铝硅的电阻低而且价廉，所以是形成导电膜731的最佳材料。另外，当提供上和下阻挡层时可以防止产生铝或铝硅的小丘。此外，当由还原性高的元素钛形成阻挡膜时，即使在结晶半导体膜上形成薄的自然氧化膜，也可以还原该自然氧化膜而获得与结晶半导体膜的更好接触。
接下来，覆盖导电膜731地形成绝缘膜711，并且与导电膜731电连接地将导电膜712形成在所述绝缘膜711上(图7A)。绝缘膜711通过CVD法、溅射法、SOG法、液滴喷射法、或丝网印刷法等由无机材料或有机材料以单层或叠层形成。此外，绝缘膜711优选以0.75至3μm的厚度形成。此外，上述导电膜731的任何材料可以用于导电膜712。
接下来，在导电膜712上形成导电膜713。导电膜713通过CVD法、溅射法、液滴喷射法、丝网印刷法等由导电材料形成(图7B)。优选的是，导电膜713由选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)的元素、以上述元素为其主要成分的合金材料或化合物材料以单层或叠层形成。这里，通过丝网印刷法将含有银的膏形成在导电膜712上，然后进行50至350℃的加热处理使它成为导电膜713。此外，在将导电膜713形成于导电膜712上之后，可以对导电膜713和导电膜712重叠的区域照射激光，以便提高电连接。注意，还可以不提供绝缘膜711和导电膜712地将导电膜713选择性地形成在导电膜731上。
接着，覆盖导电膜712和713地形成绝缘膜714，并且通过光刻法选择性地蚀刻绝缘膜714，以形成露出导电膜713的开口部分715(图7C)。绝缘膜714通过CVD法、溅射法、SOG法、液滴喷射法、或丝网印刷法等由无机材料或有机材料形成为单层或叠层。
接着，从衬底701剥离包括薄膜晶体管730a至730d等的层732(以下也称为“层732”)。这里，在通过照射激光束(例如UV光)形成开口部分716之后(图8A)，可以利用物理性的力量从衬底701剥离层732。此外，在从衬底701剥离层732之前，也可以将蚀刻剂引入到开口部分716中，除去剥离层702。作为蚀刻剂，使用含有氟化卤或卤素互化物的气体或液体。例如，使用三氟化氯(ClF3)作为含有氟化卤的气体。如果使用三氟化氯，层732成为从衬底701剥离的状态。注意，可以部分地留下剥离层702而无需全部除去。通过残留一部分剥离层702，可以减少蚀刻剂的消耗并缩短除去该剥离层所需的处理时间。此外，即使在已除去剥离层702之后，也可以将层732保留在衬底701上。此外，优选再利用剥离了层732的衬底701，以便减少成本。
这里，在通过激光束的照射而蚀刻绝缘膜以形成开口部分716之后，将层732的一方表面(绝缘膜714的露出了的表面)贴合在第一板材717上，从衬底701完全剥离(图8B)。作为第一板材717，可以使用例如通过加热降低粘接力的热剥离胶带。
接着，在层732的另一方表面(剥离了的面)提供第二板材718，然后进行加热处理和加压处理的一方或双方，来贴合第二板材718。此外，在提供第二板材718的同时或在提供之后剥离第一板材717(图9A)。作为第二板材718，可以使用热熔膜等。此外，在作为第一板材717使用热剥离胶带的情况下，可以利用当贴合第二板材718时施加的热量来剥离。
作为第二板材718，也可以使用经受抗静电处理以防止静电等的薄膜(在下文中称为抗静电薄膜)。作为抗静电薄膜，可以举出将抗静电材料分散在树脂中的薄膜、贴合有抗静电材料的薄膜等。设置有抗静电材料的薄膜可以是一个表面提供有抗静电材料的薄膜或者两个表面都提供有抗静电材料的薄膜。再者，对于一个表面提供有抗静电材料的薄膜，其设置有抗静电材料的表面可以贴合在薄膜的内侧或者外侧。应当指出，抗静电材料提供在薄膜的整个或者部分表面上即可。作为这里的抗静电材料，可以使用金属、铟和锡的氧化物(ITO)、以及表面活性剂如两性表面活性剂、阳离子表面活性剂和非离子表面活性剂等。此外，除了上述材料以外还可以使用含有在侧链上具有羧基和季铵碱的交联共聚物高分子的树脂材料等而作为抗静电材料。可以通过将这些材料贴合、捏合或者涂敷在薄膜上而获得抗静电薄膜。通过使用抗静电薄膜密封，可以使半导体元件在作为产品被处理时免受来自外部的静电等导致的不好影响。
接下来，通过覆盖开口部分715地形成导电膜719，而形成元件组733(图9B)。注意，还可以通过在形成导电膜719之前或形成导电膜719之后对导电膜712和713照射激光束，提高电连接。
接着，通过对元件组733选择性地照射激光束，将它分断成多个元件组(图10A)。
接着，将元件组733压合在形成有用作天线的导电膜722的衬底721上(图10B)。具体而言，如上述实施方式所示，形成在衬底721上的用作天线的导电膜722与元件组733的导电膜719电连接地贴合而提供。这里，使用具有粘接性的树脂723粘接衬底721和元件组733。此外，使用包含在树脂723中的导电粒子724使导电膜722和导电膜719电连接。
注意，作为压合装置和压合方法，可以使用上述实施方式所示的任何装置和方法。本实施方式中的元件组733具有柔性，所以若在进行热处理的同时进行压合，则薄膜晶体管容易受损伤。因此，如上述实施方式所示，通过在监控施加到设置有晶体管的区域的压力的同时进行压合，可以有效地防止薄膜晶体管730a至730d等的损坏。
注意，本实施方式可以与上述实施方式自由地组合来实施。即，上述实施方式所示的材料和形成方法可以组合而应用于本实施方式，并且本实施方式所示的材料和形成方法可以组合而应用于上述实施方式。
实施方式6
在本实施方式中，将说明使用上述实施方式所示的制造方法而得到的半导体器件的使用方式的一例。具体而言，参照附图对可以非接触地输入输出数据的半导体器件的应用例子进行说明。取决于应用方式，可以非接触地输入输出数据的半导体器件还称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或者无线芯片。
半导体器件80具有非接触地传递数据的功能，并且包括高频电路81、电源电路82、复位电路83、时钟产生电路84、数据解调电路85、数据调制电路86、控制其它电路的控制电路87、存储电路88、以及天线89(图11A)。高频电路81是通过天线89接收信号并且将通过数据调制电路86接收的信号从天线89输出的电路。电源电路82是根据接收信号产生电源电位的电路。复位电路83是生成复位信号的电路。时钟产生电路84是基于从天线89输入的接收信号而生成各种时钟信号的电路。数据解调电路85是解调接收信号并且将该信号输出到控制电路87的电路。数据调制电路86是调制从控制电路87接收的信号的电路。此外，作为控制电路87，例如提供了代码提取电路91、代码确定电路92、CRC确定电路93、以及输出单元电路94。应当指出，代码提取电路91是分别提取包含在被传输到控制电路87的指令中的多个代码的电路。代码确定电路92是比较提取了的代码和相当于基准的代码来确定指令内容的电路。CRC电路是基于确定了的代码检查是否存在传送误差等的电路。
其次，对上述半导体器件的操作一例进行说明。首先，由天线89接收无线信号。无线信号经过高频电路81被传送到电源电路82，并且产生高电源电位(以下称为VDD)。VDD被提供给包括在半导体器件80中的各个电路。此外，经过高频电路81被传送到数据解调电路85的信号被解调(以下称为解调信号)。而且，经过高频电路81且通过复位电路83和时钟产生电路84的信号以及解调信号被传送到控制电路87。被传送到控制电路87的信号接受代码提取电路91、代码确定电路92、以及CRC确定电路93等的分析。然后，根据分析的信号，贮存在存储电路88中的半导体器件的信息被输出。被输出了的半导体器件的信息经由输出单元电路94被编码。此外，半导体器件80的编码信息通过数据调制电路86从天线89与无线信号一起被传送。应当指出，低电源电位(以下称为VSS)在构成半导体器件80的多个电路中是通用的，并且可以将VSS设置成GND。
像这样，通过将信号从读取/写入器传送到半导体器件80，并且以读取/写入器接收由所述半导体器件80传送的信号，而可以读取半导体器件的数据。
此外，半导体装置80可以采用如下两种方式：不安装电源(电池)而以电磁波将电源电压供给给各电路；安装电源(电池)而以电磁波和电源(电池)将电源电压供给给各电路。
通过采用上述实施方式所示的制造方法，可以制造能够弯曲的半导体器件，因此，可以将它贴合而设置在具有曲面的物体上。
其次，将说明具有柔性且能够非接触地输入输出数据的半导体器件的使用方式的一个例子。将读取/写入器3200设置于包括显示部分3210的便携式终端的侧面，并且将半导体器件3230设置于商品3220的侧面(图11B)。当将读取/写入器3200对准商品3220所包括的半导体器件3230时，和商品有关的信息如商品的原材料和原产地、各生产过程的检查结果、流通过程的记录等以及商品的说明等被显示在显示部分3210。此外，当商品3260被传送带传输时，可以使用读取/写入器3240和设置于商品3260的半导体器件3250检查该商品3260(图11C)。像这样，通过将半导体器件适用于系统，可以容易获取信息，并且实现高功能化和高附加价值化。此外，如上述实施方式所示那样，即使贴合在具有曲面的物体上，也可以防止包括在半导体器件中的晶体管等的损坏，并且，可以提供高可靠性的半导体器件。注意，在将半导体器件贴合在商品上的情况下，可以采用上述实施方式所示的压合装置和压合方法。通过采用上述压合装置和压合方法，当将半导体器件贴合在商品上时抑制过大的压力施加到半导体器件，而可以防止半导体器件的损坏。
此外，在上述能够非接触地输入输出数据的半导体器件中的信号传输方式可以采用电磁耦合方式、电磁感应方式或微波方式等。实施者可以考虑到使用用途适当地选择传输方式，并且可以根据传输方式适当地设置最合适的天线。
例如，当应用电磁耦合方式或电磁感应方式(例如13.56 MHz频带)作为在半导体器件中的信号传输方式时，由于利用根据磁场密度的变化的电磁感应，所以用作天线的导电膜形成为环状(例如环形天线)或螺旋状(例如螺线天线)。
此外，当应用微波方式(例如UHF频带(860至960MHz频带)、2.45GHz频带等)作为在半导体器件中的信号传输方式时，可以鉴于用于传输信号的电磁波的波长适当地设定用作天线的导电膜的长度等的形状，例如，可以将用作天线的导电膜形成为线状(例如偶极天线(图13A))、平整的形状(例如贴片天线(图13B))、或蝴蝶结形状(图13C和13D)等。此外，用作天线的导电膜的形状不局限于线状，鉴于电磁波的波长而可以设置成曲线状、蜿蜒形状，或者组合这些的形状。注意，即使在将用作天线的导电膜形成为任何形状，也如上述实施方式所示那样，通过当贴合元件组时监控施加到元件组的压力，以控制不使过大的压力施加到元件组，而可以防止元件组的损坏等。
用作天线的导电膜通过CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷射法、点滴法、镀法等由导电材料形成。使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、以这些元素为主成分的合金材料或化合物材料作为导电材料，并且采用单层结构或叠层结构形成用作天线的导电膜。
例如，当使用丝网印刷法形成用作天线的导电膜时，可以通过选择性地印刷如下导电膏来形成用作天线的导电膜，即，在该导电膏中，粒径为几nm至几十μm的导体粒子溶解或分散到有机树脂中。作为导体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、和钛(Ti)等中的任何一个或更多个的金属粒子、卤化银的微粒子、或者分散性纳米粒子。此外，作为包含在导电膏的有机树脂，可以使用选自用作金属粒子的粘合剂、溶剂、分散剂和覆盖剂的有机树脂中的一个或多个。典型地，可以举出环氧树脂、硅树脂等的有机树脂。此外，当形成导电膜时，优选挤出导电膏之后进行焙烧。例如，当使用以银为主成分的微粒子(例如粒径为1至100nm(包含1nm和100nm))作为导电膏的材料时，通过以150至300℃的温度范围焙烧而使其固化，可以获得导电膜。此外，也可以使用以焊料或不包含铅的焊料为主成分的微粒子，在这种情况下优选使用粒径为20μm或更小的微粒子。焊料或不包含铅的焊料具有一个优点就是低成本。
此外，除了上述材料以外，还可以将陶瓷或铁氧体等适用于天线。或者，也可以将在微波频带中介电常数和磁导率成为负的材料(超颖物质)适用于天线。
此外，当应用电磁耦合方式或电磁感应方式，并且与金属接触地形成具有天线的半导体器件时，优选在所述半导体器件和金属之间形成具有磁导率的磁性材料。当与金属接触地形成具有天线的半导体器件时，涡电流相应磁场的变化而流过金属，并且，因所述涡电流而产生的反磁场使磁场的变化减弱而降低通信距离。因此，通过在半导体器件和金属之间形成具有磁导率的材料，可以抑制流过金属的涡电流和通信距离的降低。注意，作为磁性材料，可以使用磁导率高且高频损失小的铁氧体或金属薄膜。
注意，除了上述以外，具有柔性的半导体器件的用途的范围很宽，只要是非接触地明确把握对象物的记录等的信息并且有助于生产和管理等的商品，就可以适用于任何物品。例如，该半导体器件可以安装在如下物品而使用：纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、记录媒体、个人用品、交通工具类、食品类、衣物类、保健用品类、生活用品类、药品类、以及电子设备等。将参照图12A至12H说明这些例子。
纸币和硬币是指市场上流通的金钱，其包括在特定区域作为像货币一样通用的东西(金券)、纪念币等。有价证券类是指支票、证券、期票等(图12A)。证书类是指驾驶执照、居住证等(图12B)。无记名债券类是指邮票、米券、各种赠券等(图12C)。包装用容器类是指用于盒饭等的包装纸、塑料瓶等(图12D)。书籍类是指书、合订本等(图12E)。记录媒体是指DVD软件、录像带等(图12F)。交通工具类是指诸如自行车等的车辆、船舶等(图12G)。个人用品是指包、眼镜等(图12H)。食品类是指食料品、饮料等。衣物类是指衣服、鞋等。保健用品类是指医疗器具、健康器具等。生活用品类是指家具、照明器具等。药品类是指医药品、农药等。电子设备是指液晶显示器件、EL显示器件、电视装置(电视接收机和薄型电视接收机)、便携式电话等。
通过对纸币、硬币、有价证券类、证书类、无记名债券类等提供半导体器件80，可以防止伪造。此外，通过对包装用容器类、书籍类、记录媒体等、个人用品、食品类、生活用品类、电子设备等提供半导体器件80，可以改善商品检查系统、租赁店中的系统等的效率。通过对交通工具类、保健用品类、药品类等提供半导体器件80，可以防止伪造和偷窃，并且当用于药品类时，可以防止误食药物。作为半导体器件80的设置方法，将半导体器件贴合到物品的表面上或嵌入到物品中。例如，当用于合订书时，半导体器件优选嵌入到纸中，而当用于由有机树脂构成的包装时，半导体器件优选嵌入到该有机树脂中。通过使用上述实施方式所示的方法提供半导体器件，即使将它设置在纸等中，也可以防止包括在该半导体器件中的元件的损坏等。
像这样，通过对包装用容器类、记录媒体、个人用品、食品类、衣物类、生活用品类、电子设备等提供半导体器件，可以改善商品检查系统、租赁店中的系统等的效率。此外，通过对交通工具类提供半导体器件，可以防止伪造和偷窃。此外，通过将半导体器件嵌入到诸如动物等的生物中，可以容易地识别各个生物。例如通过将具备传感器的半导体器件嵌入到诸如家畜等的生物中，不仅可以容易管理出生年、性别、或种类等，而且还可以容易管理现在的体温等的健康状态。
注意，本实施方式可以与上述实施方式自由地组合来实施。换言之，上述实施方式所述的材料和形成方法也可以在本实施方式中被组合使用，以及本实施方式中所述的材料和形成方法也可以在上述实施方式中被组合使用。

Claims (45)

1.一种压合方法，包括：
在压力检测薄膜上设置衬底；
在所述衬底上设置元件组，以使形成在所述衬底上的第一导电膜与所述元件组的第二导电膜彼此重叠；
压合所述衬底和所述元件组，以使形成在所述衬底上的所述第一导电膜和所述元件组的所述第二导电膜彼此电连接；
当压合时，由所述压力检测薄膜检测施加到所述元件组的压力值和压力分布；以及
基于所述检测的压力值和压力分布控制在所述检测后给所述元件组施加的压力。
2.根据权利要求1的压合方法，其中使用硅薄膜压力传感器作为所述压力检测薄膜。
3.根据权利要求1的压合方法，其中使用在一对电极之间插入压敏导电橡胶的压力传感器作为所述压力检测薄膜。
4.根据权利要求1的压合方法，其中当使所述衬底和所述元件组彼此重叠时，在所述衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
5.根据权利要求1的压合方法，其中与所述压合同时进行加热处理。
6.根据权利要求1的压合方法，其中使用具有柔性的元件组作为所述元件组。
7.根据权利要求1的压合方法，其中作为所述压力值和所述压力分布检测如下压力的数值和分布：施加到形成在所述衬底上的所述第一导电膜和所述元件组的所述第二导电膜彼此连接的连接区域的压力；施加到所述元件组中的除了所述连接区域以外的区域的压力。
8.根据权利要求7的压合方法，其中使用硅薄膜压力传感器作为所述压力检测薄膜。
9.根据权利要求7的压合方法，其中使用在一对电极之间插入压敏导电橡胶的压力传感器作为所述压力检测薄膜。
10.根据权利要求7的压合方法，其中当使所述衬底和所述元件组彼此重叠时，在所述衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
11.根据权利要求7的压合方法，其中与所述压合同时进行加热处理。
12.根据权利要求7的压合方法，其中使用具有柔性的元件组作为所述元件组。
13.根据权利要求1的压合方法，其中所述压力检测薄膜是当施加压力时发色的薄膜，并且，通过由摄像装置光学测定所述当施加压力时发色的薄膜的发色的浓淡，而检测所述压力值和压力分布。
14.根据权利要求13的压合方法，其中当使所述衬底和所述元件组彼此重叠时，在所述衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
15.根据权利要求13的压合方法，其中与所述压合同时进行加热处理。
16.根据权利要求13的压合方法，其中使用具有柔性的元件组作为所述元件组。
17.一种压合装置，包括：
压力检测薄膜；
施压台；
给所述施压台施加压力的加压单元；以及
控制所述加压单元的控制单元，
其中所述控制单元检测施加到所述压力检测薄膜的压力值和压力分布，并且基于所述检测的压力值和压力分布控制所述加压单元。
18.根据权利要求17的压合装置，其中所述压力检测薄膜是硅薄膜压力传感器。
19.根据权利要求17的压合装置，其中所述压力检测薄膜是在一对电极之间插入压敏导电橡胶的压力传感器。
20.根据权利要求17的压合装置，其中所述压力检测薄膜包括当施加压力时发色的部分，并且通过由摄像装置光学测定所述当施加压力时发色的部分的发色的浓淡，而检测所述压力值和压力分布。
21.根据权利要求20的压合装置，其中所述压力检测薄膜被提供在具有透光性的支撑衬底上。
22.一种压合装置，包括：
压力检测薄膜；
施压台；
给所述施压台施加压力的加压单元；以及
提供在所述压力检测薄膜下方的摄像装置，
其中所述压力检测薄膜包括当施加压力时发色的部分，并且
所述摄像装置光学测定在所述压力检测薄膜中的发色，以便检测压力分布。
23.根据权利要求22的压合装置，其中所述压力检测薄膜被提供在具有透光性的支撑衬底上。
24.一种半导体器件的制造方法，包括：
在第一衬底上形成剥离层；
在所述剥离层上形成包括元件形成层、导电膜、以及保护膜的元件层，所述元件形成层包括晶体管，所述导电膜与所述晶体管电连接地提供在所述元件形成层上，并且所述保护膜覆盖所述导电膜的端部；
在对所述元件层选择性地照射激光束之后将第一板材贴合在所述元件层上，然后将所述元件层和所述第一板材从所述第一衬底剥离；
将第二板材贴合在通过所述剥离露出的所述元件层的表面上，然后将所述第一板材从所述元件层剥离；
在所述保护膜上与所述导电膜电连接地形成导电凸块，以形成具有所述元件层、所述导电凸块、以及所述第二板材的元件组；
在压力检测薄膜上设置第二衬底；
在所述第二衬底上选择性地设置所述元件组，以使提供在所述第二衬底上且用作天线的导电膜与所述导电凸块彼此重叠；
压合所述第二衬底和所述元件组，以使形成在所述第二衬底上的导电膜和所述导电凸块彼此电连接；
当所述压合时，由所述压力检测薄膜检测施加到所述元件组的压力值和压力分布；以及
基于所述检测的压力值和压力分布控制在所述检测后给所述元件组施加的压力。
25.根据权利要求24的半导体器件的制造方法，其中使用硅薄膜压力传感器作为所述压力检测薄膜。
26.根据权利要求24的半导体器件的制造方法，其中使用在一对电极之间插入压敏导电橡胶的压力传感器作为所述压力检测薄膜。
27.根据权利要求24的半导体器件的制造方法，其中当彼此重叠地设置所述第二衬底和所述元件组时，在所述第二衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
28.根据权利要求24的半导体器件的制造方法，其中与所述压合同时进行加热处理。
29.根据权利要求24的半导体器件的制造方法，其中使用具有柔性的薄膜作为所述第二板材。
30.一种半导体器件的制造方法，包括：
在第一衬底上形成剥离层；
在所述剥离层上形成包括元件形成层、导电膜、以及保护膜的元件层，所述元件形成层包括晶体管，所述导电膜与所述晶体管电连接地形成在所述元件形成层上，并且所述保护膜覆盖所述导电膜的端部；
在对所述元件层选择性地照射激光束之后将第一板材贴合在所述元件层上，然后将所述元件层和所述第一板材从所述第一衬底剥离；
将第二板材贴合在通过所述剥离露出的所述元件层的表面上，然后将所述第一板材从所述元件层剥离；
在所述保护膜上与所述导电膜电连接地形成导电凸块，以形成包括所述元件层、所述导电凸块、以及所述第二板材的元件组；
在当施加压力时发色的薄膜上设置第二衬底；
在所述第二衬底上选择性地设置所述元件组，以使形成在所述第二衬底上且用作天线的导电膜与所述导电凸块彼此重叠；
压合所述第二衬底和所述元件组，以使形成在所述第二衬底上的所述导电膜和所述导电凸块彼此电连接；
当压合时，通过由摄像装置光学测定所述薄膜的发色的浓淡，而检测施加到所述元件组的压力值和压力分布；以及
基于所述检测的压力值和压力分布控制在所述检测后给所述元件组施加的压力。
31.根据权利要求30的半导体器件的制造方法，其中当彼此重叠地设置所述第二衬底和所述元件组时，在所述第二衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
32.根据权利要求30的半导体器件的制造方法，其中与所述压合同时进行加热处理。
33.根据权利要求30的半导体器件的制造方法，其中使用具有柔性的薄膜作为所述第二板材。
34.一种半导体器件的制造方法，包括：
在压力检测薄膜上设置衬底；
在所述衬底上设置包括晶体管的元件组，以使形成在所述衬底上且包括天线的第一导电膜与所述元件组的第二导电膜彼此重叠；
压合所述衬底和所述元件组，以使形成在所述衬底上的所述第一导电膜与所述元件组的所述第二导电膜彼此电连接；
当压合时，由所述压力检测薄膜检测施加到所述元件组的压力值和压力分布；以及
基于所述检测的压力值和压力分布控制在所述检测后给所述元件组施加的压力。
35.根据权利要求34的半导体器件的制造方法，其中使用硅薄膜压力传感器作为所述压力检测薄膜。
36.根据权利要求34的半导体器件的制造方法，其中使用在一对电极之间插入压敏导电橡胶的压力传感器作为所述压力检测薄膜。
37.根据权利要求34的半导体器件的制造方法，其中当使所述衬底和所述元件组彼此重叠时，在所述衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
38.根据权利要求34的半导体器件的制造方法，其中与所述压合同时进行加热处理。
39.根据权利要求34的半导体器件的制造方法，其中使用具有柔性的元件组作为所述元件组。
40.一种半导体器件的制造方法，包括：
在第一衬底上形成剥离层；
在所述剥离层上形成包括元件形成层、导电膜、以及保护膜的元件层，所述元件形成层包括晶体管，所述导电膜与所述晶体管电连接地形成在所述元件形成层上，并且所述保护膜覆盖所述导电膜的端部；
将第一板材贴合在所述元件层上，然后将所述元件层和所述第一板材从所述第一衬底剥离；
将第二板材贴合在通过所述剥离露出的所述元件层的表面上，然后将所述第一板材从所述元件层剥离；
在所述保护膜上与所述导电膜电连接地形成导电凸块，以形成包括所述元件层、所述导电凸块、以及所述第二板材的元件组；
在压力检测薄膜上设置第二衬底；
在所述第二衬底上选择性地设置所述元件组，以使形成在所述第二衬底上且用作天线的导电膜与所述导电凸块彼此重叠；
压合所述第二衬底和所述元件组，以使形成在所述第二衬底上的所述导电膜和所述导电凸块彼此电连接；
当压合时，由所述压力检测薄膜检测施加到所述元件组的压力值和压力分布；以及
基于所述检测的压力值和压力分布控制在所述检测后给所述元件组施加的压力。
41.根据权利要求40的半导体器件的制造方法，其中使用硅薄膜压力传感器作为所述压力检测薄膜。
42.根据权利要求40的半导体器件的制造方法，其中使用在一对电极之间插入压敏导电橡胶的压力传感器作为所述压力检测薄膜。
43.根据权利要求40的半导体器件的制造方法，其中当彼此重叠地设置所述第二衬底和所述元件组时，在所述第二衬底和所述元件组之间插入各向异性导电膜或各向异性导电膏。
44.根据权利要求40的半导体器件的制造方法，其中与所述压合同时进行加热处理。
45.根据权利要求40的半导体器件的制造方法，其中使用具有柔性的薄膜作为所述第二板材。
CN2006101463468A 2005-11-11 2006-11-10 压合方法以及半导体器件的制造方法 Expired - Fee Related CN1964011B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005328030 2005-11-11
JP2005328030 2005-11-11
JP2005-328030 2005-11-11

Publications (2)

Publication Number Publication Date
CN1964011A true CN1964011A (zh) 2007-05-16
CN1964011B CN1964011B (zh) 2011-03-09

Family

ID=38039521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101463468A Expired - Fee Related CN1964011B (zh) 2005-11-11 2006-11-10 压合方法以及半导体器件的制造方法

Country Status (2)

Country Link
US (1) US7635014B2 (zh)
CN (1) CN1964011B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376591A (zh) * 2010-08-12 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN103561944A (zh) * 2011-06-06 2014-02-05 Ev集团E·索尔纳有限责任公司 用于确定用于结合的压力分布的方法和装置
CN106197769A (zh) * 2016-08-12 2016-12-07 京东方科技集团股份有限公司 过压力监测装置、方法和偏光片贴附设备
CN106371234A (zh) * 2016-10-21 2017-02-01 芜湖赋兴光电有限公司 一种acf胶热压工艺中的压力检测方法
CN106604543A (zh) * 2017-02-17 2017-04-26 京东方科技集团股份有限公司 电路组件及其制造方法和绑定设备
CN107727281A (zh) * 2017-09-07 2018-02-23 国营芜湖机械厂 一种基于分布式压力传感技术的胶接方法
CN108290243A (zh) * 2015-12-03 2018-07-17 本田技研工业株式会社 钢材的接合方法和钢材的接合装置
CN109643361A (zh) * 2016-07-07 2019-04-16 艾利丹尼森零售信息服务公司 安装的芯片的生产的反馈控制
CN110450518A (zh) * 2019-08-06 2019-11-15 深圳市华星光电半导体显示技术有限公司 剥离装置
CN110730905A (zh) * 2017-06-13 2020-01-24 株式会社电装 半导体装置及其制造方法
CN111211071A (zh) * 2020-01-10 2020-05-29 长江存储科技有限责任公司 加压装置及压力施加方法
CN111596483A (zh) * 2020-05-13 2020-08-28 安徽帝显电子有限公司 一种变色液晶导光膜及其生产方法
CN114859584A (zh) * 2022-04-20 2022-08-05 广州华星光电半导体显示技术有限公司 显示模组制程中的绑定工艺不良检测方法、模组及装置
CN115008790A (zh) * 2022-06-07 2022-09-06 嘉兴禾晟新材料科技有限公司 一种碳纤维航空椅背模压加袋压一体成型设备及工艺

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928910B2 (en) * 2005-03-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic device having wireless chip
KR101287813B1 (ko) * 2005-03-31 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 무선 칩을 갖는 전자 기기
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
TWI367598B (en) * 2008-06-23 2012-07-01 Ind Tech Res Inst Antenna radome
US8034663B2 (en) * 2008-09-24 2011-10-11 Eastman Kodak Company Low cost die release wafer
JP5042305B2 (ja) * 2008-12-22 2012-10-03 株式会社フジクラ フィルムアンテナ及びその製造方法
USD749063S1 (en) 2011-02-16 2016-02-09 Callas Enterprises Llc Combined mat and eas antenna
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
CN103984286B (zh) * 2014-05-30 2017-07-18 九仕恒自动化科技（昆山）有限公司 一种自动化压合机床控制方法
US10516092B2 (en) * 2016-05-06 2019-12-24 Qualcomm Incorporated Interface substrate and method of making the same
CN106793465B (zh) * 2016-12-28 2021-06-04 上海中航光电子有限公司 一种线路板、压接方法以及电子设备
US11420399B2 (en) * 2020-01-03 2022-08-23 The Boeing Company Method for measuring overlaps in prepreg materials
CN113207224B (zh) * 2021-05-13 2022-07-08 业成科技（成都）有限公司 柔性电路板和电子设备
CN114479705B (zh) * 2022-01-20 2023-11-07 三星半导体(中国)研究开发有限公司 晶圆贴合膜及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285690A (en) * 1992-01-24 1994-02-15 The Foxboro Company Pressure sensor having a laminated substrate
JPH10321674A (ja) 1997-05-15 1998-12-04 Toray Eng Co Ltd チップボンディングヘッドのツール平行度測定方法及びチップボンディングヘッド
US6033987A (en) * 1999-01-15 2000-03-07 Winbond Electronics Corp. Method for mapping and adjusting pressure distribution of CMP processes
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2004094839A (ja) * 2002-09-04 2004-03-25 Hitachi Ltd Ｒｆｉｄタグ
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7319633B2 (en) * 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
JP4064366B2 (ja) 2004-03-23 2008-03-19 シャープ株式会社 超音波フリップチップ接合装置および接合方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376591A (zh) * 2010-08-12 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN103561944A (zh) * 2011-06-06 2014-02-05 Ev集团E·索尔纳有限责任公司 用于确定用于结合的压力分布的方法和装置
CN108290243B (zh) * 2015-12-03 2020-11-20 本田技研工业株式会社 钢材的接合方法和钢材的接合装置
CN108290243A (zh) * 2015-12-03 2018-07-17 本田技研工业株式会社 钢材的接合方法和钢材的接合装置
CN109643361B (zh) * 2016-07-07 2022-03-15 艾利丹尼森零售信息服务公司 安装的芯片的生产的反馈控制
CN109643361A (zh) * 2016-07-07 2019-04-16 艾利丹尼森零售信息服务公司 安装的芯片的生产的反馈控制
CN106197769B (zh) * 2016-08-12 2019-08-09 京东方科技集团股份有限公司 过压力监测装置、方法和偏光片贴附设备
CN106197769A (zh) * 2016-08-12 2016-12-07 京东方科技集团股份有限公司 过压力监测装置、方法和偏光片贴附设备
CN106371234A (zh) * 2016-10-21 2017-02-01 芜湖赋兴光电有限公司 一种acf胶热压工艺中的压力检测方法
US10412823B2 (en) 2017-02-17 2019-09-10 Boe Technology Group Co., Ltd. Circuit components and methods for manufacturing the same and bonding devices
CN106604543B (zh) * 2017-02-17 2019-03-15 京东方科技集团股份有限公司 电路组件及其制造方法和绑定设备
CN106604543A (zh) * 2017-02-17 2017-04-26 京东方科技集团股份有限公司 电路组件及其制造方法和绑定设备
CN110730905A (zh) * 2017-06-13 2020-01-24 株式会社电装 半导体装置及其制造方法
CN107727281A (zh) * 2017-09-07 2018-02-23 国营芜湖机械厂 一种基于分布式压力传感技术的胶接方法
CN110450518B (zh) * 2019-08-06 2021-10-08 深圳市华星光电半导体显示技术有限公司 剥离装置
CN110450518A (zh) * 2019-08-06 2019-11-15 深圳市华星光电半导体显示技术有限公司 剥离装置
CN111211071A (zh) * 2020-01-10 2020-05-29 长江存储科技有限责任公司 加压装置及压力施加方法
CN111596483A (zh) * 2020-05-13 2020-08-28 安徽帝显电子有限公司 一种变色液晶导光膜及其生产方法
CN111596483B (zh) * 2020-05-13 2022-09-09 安徽帝显电子有限公司 一种变色液晶导光膜及其生产方法
CN114859584A (zh) * 2022-04-20 2022-08-05 广州华星光电半导体显示技术有限公司 显示模组制程中的绑定工艺不良检测方法、模组及装置
CN114859584B (zh) * 2022-04-20 2023-10-13 广州华星光电半导体显示技术有限公司 显示模组制程中的绑定工艺不良检测方法、模组及装置
CN115008790A (zh) * 2022-06-07 2022-09-06 嘉兴禾晟新材料科技有限公司 一种碳纤维航空椅背模压加袋压一体成型设备及工艺
CN115008790B (zh) * 2022-06-07 2023-03-24 嘉兴禾晟新材料科技有限公司 一种碳纤维航空椅背模压加袋压一体成型设备及工艺

Also Published As

Publication number Publication date
US7635014B2 (en) 2009-12-22
US20070107827A1 (en) 2007-05-17
CN1964011B (zh) 2011-03-09

Similar Documents

Publication Publication Date Title
CN1964011B (zh) 压合方法以及半导体器件的制造方法
CN101192704B (zh) 天线及具有该天线的半导体装置
JP5184872B2 (ja) 半導体装置
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
US8816484B2 (en) Semiconductor device
US9728631B2 (en) Semiconductor device and method for manufacturing the same
US8353459B2 (en) Semiconductor device and method for manufacturing the same
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
KR20080035455A (ko) 반도체 장치
US8012812B2 (en) Semiconductor device and method for manufacturing the same
US8168512B2 (en) Manufacturing method of semiconductor device
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5041787B2 (ja) 圧着方法及び半導体装置の作製方法
JP5111094B2 (ja) 半導体装置
JP5350616B2 (ja) 半導体装置
JP5105918B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20211110

CF01 Termination of patent right due to non-payment of annual fee