CN1961573A - 信号接收电路和信号输入检测电路 - Google Patents

信号接收电路和信号输入检测电路 Download PDF

Info

Publication number
CN1961573A
CN1961573A CNA2005800173669A CN200580017366A CN1961573A CN 1961573 A CN1961573 A CN 1961573A CN A2005800173669 A CNA2005800173669 A CN A2005800173669A CN 200580017366 A CN200580017366 A CN 200580017366A CN 1961573 A CN1961573 A CN 1961573A
Authority
CN
China
Prior art keywords
signal
circuit
mentioned
input
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800173669A
Other languages
English (en)
Other versions
CN100477750C (zh
Inventor
杉本浩一
岩田彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1961573A publication Critical patent/CN1961573A/zh
Application granted granted Critical
Publication of CN100477750C publication Critical patent/CN100477750C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10592—Audio or video recording specifically adapted for recording or reproducing multichannel signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/781—Television signal recording using magnetic recording on disks or drums

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种信号接收电路以及信号输入检测电路。在具备多个输入信道的信号接收电路中，配置N个输入检测电路(2a～2n)，各自输入包含在N信道的信号(S1～SN)中的时钟信号(S1－c～SN－c)。上述各输入检测电路(2a～2n)，检测对应信道的输入信号的跳变，在该跳变的检测后进一步确认对应信道的信号正在被输入，以检测对应信道信号的输入。当某一个输入检测电路(2a～2n)检测到对应信道信号的输入时，选择电路(3)选择被检测到该输入的信道信号的时钟信号和数据信号并输出。该选择输出的信号，被N信道共用的一个相位同步电路(4)以及串/并转换电路(5)等依次输入处理。因此串/并转换电路等输入处理电路各一个即可，从而这些输入处理电路中的待机电流被削减。

Description

信号接收电路和信号输入检测电路
技术领域
本发明涉及从多个信道接收信号并对这些信号进行预定的输入信号处理的信号接收电路。
背景技术
近年来，在正急速普及的等离子显示器、液晶显示器等视频显示设备中，伴随着连接在该视频显示设备上的DVD、作为数字广播接收器的机顶盒、或者个人计算机等视频信号供给设备的增多，需要用于连接这些多个视频信号供给设备的具备多个接收接口的设备。
因此，作为如前所述的从多个视频信号供给设备接收视频信号的单独的视频显示设备的视频接口装置，目前可举出专利文献1所述的结构。使用图5说明该专利文献1所示的视频接口装置要部，视频接口装置A具备：从未图示的三种视频供给设备接收三信道视频信号B-1、B-2、B3的三个输入信号处理部C-1、C-2、C-3；在这三个输入信号处理部C-1～C-3中输入处理的视频信号D-1、D-2、D-3中选择某一信道的视频信号的视频选择电路E。该视频选择电路E，从外部接收例如基于操作者的遥控操作的视频切换信号CH-SEL，按照该切换信号CH-SEL选择所希望的一个信道的视频信号。
[专利文献1]日本特开2004-40208号公报
发明内容
但是，在上述专利文献1所示的视频接口装置A中，由视频选择电路E选择的视频信号不限于一个，输入信号处理部C-1～C-3的数量，设置为与视频信号的B-1～B-3的信道数对应的三个。这些输入信号处理部C-1～C-3的内部结构是相同结构，例如图6所示，对输入信号处理部C-1，在视频信号B-1由时钟信号B-1C和数据信号B-1D构成的情况下，具有时钟信号B-1C用的接收器Ca以及PLL电路Cb、数据信号B-1D用的接收器Cc、时钟信号B-1C以及数据信号B-1D间的相位同步用的相位同步电路Cd、对来自相位同步电路Cd的视频信号进行串/并转换的串/并转换电路Ce、对来自该转换电路Ce的视频信号进行数据串的调整(align)的调整电路Cf。并且，在数据信号B-1D由多个数据信号构成的情况下，需要与该各数据信号对应的多个数据信号用接收器，并且上述相位同步电路Cd、串/并转换电路Ce以及调整电路Cf的各结构，也是与多个数据信号对应的大规模的结构。
因而在上述现有视频接口装置中，由视频选择电路E选择的视频信号所对应的输入信号处理部(例如C-1)以外的输入信号处理部(C-2以及C-3)中，即使是视频信号B-2、B-3没有被共同输入的状况，从图6所示的接收器Ca、Cc到调整电路Cf为止的结构设备进行待机动作，流过待机电流，判断为有浪费的功耗多的缺点。特别是该浪费的功耗，在各信道的数据信号由多个数据信号构成的情况下显著。
并且在上述现有的视频接口装置中，如前所述，需要与输入的视频信号信道数相等的输入信号处理部C-1～C-3，因此还有电路规模庞大的缺点。
本发明是鉴于上述技术问题而进行的发明，其第一目的在于，在具有多个输入信道的信号接收电路中，不需要没有信号输入的信道中的输入处理电路的待机动作，从而实现低功耗。
并且本发明的第二目的在于，共用具备的多个输入处理电路，实现少面积化。
为了达到上述第一目的，在本发明中，检测有无来自信道的信号输入，由此能够允许有信号输入的信道所对应的输入处理电路动作，另一方面停止没有信号输入的信道所对应的输入处理电路的待机动作。
另外为了达到上述第二目的，在本发明中，如前所述，只允许有信号输入的信道所对应的输入处理电路动作，从这样的结构出发，着眼于不需要与多个信道全部对应的多个输入处理电路这一的点、即不需要一部输入处理电路这一点，从而使得其一部分输入处理电路被共用。
具体地说，本发明的信号接收电路是在多个信道的各信道中分别接收信号的信号接收电路，其特征在于，包括：多个信号输入检测电路，对应于上述各信道，接收对应信道的信号，并检测该输入信号的跳变，并且在检测出该信号的跳变后确认上述对应信道的信号正在被输入，以检测对应信道的信号输入；输入处理电路，配置在上述各信号输入检测电路的后级，接收各信号输入检测电路检测到的信道的信号，进行预定的输入信号处理。
本发明的特征在于，在上述信号接收电路中，上述各信道信号由时钟信号、和与上述时钟信号以预定关系同步的数据信号构成。
本发明的特征在于，在上述信号接收电路中，上述各信道的数据信号由多个数据信号构成。
本发明的特征在于，在上述信号接收电路中，上述多个信号输入检测电路，各自包括：PLL电路，接收来自对应信道的时钟信号，输出以预定倍频系数对该原时钟信号进行倍频后的倍频时钟信号；跳变检测电路，接收上述原时钟信号，检测该原时钟信号的跳变，输出跳变检测信号；锁定检测电路，接收上述跳变检测电路的跳变检测信号后被激活，根据上述原时钟信号和上述PLL电路的倍频时钟信号判断上述PLL电路的锁定，输出锁定检测信号。
本发明的特征在于，在上述信号接收电路中，上述PLL电路将倍频时钟信号输出到上述输入处理电路。
本发明的特征在于，在上述信号接收电路中，上述PLL电路接收上述跳变检测电路的跳变检测信号后才被激活。
本发明的特征在于，在上述信号接收电路中，还包括选择电路，配置在上述多个信号输入检测电路的后级，选择被某个信号输入检测电路检测到输入的信道的信号，上述输入处理电路，是配置在上述选择电路的后级，对由上述选择电路选择的信道信号进行预定输入信号处理的1信道的输入处理电路。
本发明的特征在于，在上述信号接收电路中，上述输入处理电路至少具有进行信号串/并转换处理的串/并转换电路。
本发明的信号输入检测电路，是检测预定信道的信号输入的信号输入检测电路，其特征在于：接收上述信道的信号，检测该输入信号的跳变，并且在检测到该信号的跳变后确认上述对应信道的信号正在被输入，以检测对应信道信号的输入。
在本发明的特征在于：上述信道的信号包括时钟信号和数据信号，上述信号输入检测电路，包括：PLL电路，接收包含在上述信道信号中的时钟信号，输出以预定倍频系数对该原时钟信号进行倍频后的倍频时钟信号；跳变检测电路，接收包含在上述信道信号中的原时钟信号，检测该原时钟信号的跳变，输出跳变检测信号；以及锁定检测电路，接收上述跳变检测电路的跳变检测信号后被激活，根据上述原时钟信号和上述PLL电路的倍频时钟信号判断上述PLL电路的锁定，输出锁定检测信号。
本发明的特征在于，在上述信号输入检测电路中，上述PLL电路将倍频时钟信号输出到自身信号输入检测电路的外部。
本发明的特征在于，在上述信号输入检测电路中，上述PLL电路接收上述跳变检测电路的跳变检测信号后才被激活。
由以上，在本发明的信号接收电路中，在将多个信道作为输入的信号接收电路中，由对应的信号输入检测电路分别检测各信道的信号输入，因此在没有信号输入的信道中，根据对应的信号输入检测电路的输出，能够使对应的输入处理电路的待机动作停止，将降低功耗。
特别是在本发明的信号接收电路中，在只有来自多信道中一个信道的信号输入的情况下，能够将一个输入处理电路共用作与多个信道对应的多个输入处理电路，因此不需要其他输入处理电路，从而能够显著节省面积。
并且在本发明的输入信号检测电路中，该输入信号检测电路具备跳变检测功能和信号输入的确认功能，因此即使是在信道信号上重叠噪声、或停止该信号输入的情况下，也不会误将该噪声检测为信号输入，并且信号输入的检测不会变得不确定，从而能够实现信号输入检测的可靠化。
如上所述，根据本发明的信号接收电路，在将多个信道作为输入的信号接收电路中，对各信道分别检测信号输入，因此能够停止没有信号输入的信道所对应的输入处理电路的待机动作，实现功耗的降低。
特别是，根据本发明的信号接收电路，将一个输入处理电路共用作与多个信道对应的多个输入处理电路，因此能够显著节省面积。
并且，根据本发明的输入信号检测电路，即使是在信道信号上重叠噪声、或停止该信号输入的情况下，也不会误将该噪声检测为信号输入，并且信号输入的检测不会变得不确定，从而能够实现信号输入检测的可靠化。
附图说明
图1是表示本发明第一实施方式的信号接收电路结构的电路图。
图2是表示该信号接收电路具备的输入检测电路内部结构的电路图。
图3是表示本发明第二实施方式的信号接收电路结构的电路图。
图4是表示该信号接收电路具备的输入检测电路内部结构的电路图。
图5是表示现有信号接收电路的接口部分结构的图。
图6是表示该接口部分具备的输入信号处理部内部结构的一例的电路图。
符号说明：
1：信号接收电路
2a～2n：输入检测电路(信号输入检测电路)
3：选择电路
4：相位同步电路(输入处理电路)
5：串/并转换电路(输入处理电路)
6：调整电路(输入处理电路)
S1～SN：视频信号
S1-c～SN-c：时钟信号(原时钟信号)
S1-d～SN-d：数据信号
LOC-a～LOC-n：锁定检测信号
10：跳变检测电路
11：PLL电路
11a～11n：倍频时钟信号
12：锁定检测电路
MOV-a：跳变检测信号
具体实施方式
以下，根据附图说明本发明实施方式的信号接收电路。
(第一实施方式)
图1表示本发明第一实施方式的信号接收电路的整体结构。
在图1所示的信号接收电路1中，来自未图示的例如DVD、机顶盒(数字广播接收器)以及个人计算机等N个视频信号供给设备的N信道信号S1、S2...SN，被输入到信号接收电路1中。各信道信号S1～SN，由时钟信号S1c～SNc、和与自身时钟信号以预定关系同步的数据信号S1d、S2d...SNd构成，各数据信号S1d～SNd各自由多个数据信号构成。
上述信号接收电路1的内部中，对应于上述N信道信号S1～SN具备N个输入检测电路(信号输入检测电路)2a～2n。该各输入检测电路2a～2n，分别在上述对应信道信号S1～SN中接收时钟信号S1c～SNc，检测该时钟信号的跳变，并且确认在检测了该时钟信号的跳变后该时钟信号的输入还在继续，从而以该跳变的检测以及确认来检测对应信道的信号S1～SN的输入。该各输入检测电路2a～2n的内部结构相同，以下，以输入检测电路2a为例表示在图2中。
在图2中，输入检测电路2a具备跳变检测电路10、PLL电路11、锁定检测电路12。上述跳变检测电路10，由具有预定时间常数的积分电路构成，输入有对应的时钟信号S1-c，当该输入信号的跳变是上述预定时间常数以上的跳变时，检测为时钟信号S1-c跳变，输出跳变检测信号MOV-a。
另外上述PLL电路11，接收包含在对应的视频信号S1中的原时钟信号S1-c，以预定倍频系数对该原时钟信号S1-c进行倍频，输出该倍频时钟信号11c。并且上述锁定检测电路12，在接收来自上述跳变检测电路10的跳变检测信号MOV-c后才被激活。而且，该锁定检测电路12，具有两套多级的计数器(未图示)，其1套中输入有上述对应的视频信号S1内的原时钟信号S1-c，另外1套中输入有来自上述PLL电路11的倍频时钟信号11c，在接收来自上述跳变检测电路10的跳变检测信号MOV-c后的激活状态中，在上述原时钟信号S1-c的预定时钟数的计数后，由上述两套中最终级计数器的输出值彼此是否一致来判断上述PLL电路11是否锁定，当判断为锁定时输出锁定检测信号LOC-c，检测对应信道的视频信号的输入。如果使计数器级数增多，则该锁定检测电路12的检测精度就能高。
接着说明图1所示的信号接收电路的剩余结构。在图1中，上述n个输入检测电路2a～2n的后级配置选择电路3。该选择电路3，从上述n个输入检测电路2a～2n接收锁定检测信号LOC-a～LOC-n的输出，在从某个输入检测电路2a～2n接收到锁定检测信号LOC-a～LOC-n时、即检测到对应信道的视频信号的输入时，选择检测到该输入的信道的视频信号时钟信号和数据信号，并输出到后级。并且，虽未图示，但是在检测到输入的信道有多个的情况下，对选择电路3输入基于操作者的遥控操作的切换信号，根据该切换信号选择某一个输入检测信道的视频信号即可。
上述选择电路3的后级中，作为输入处理电路从前级起依次配置相位同步电路4、串/并转换电路5、调整电路6，其数量不是信道数N而仅是各1个(每1信道)。上述相位同步电路4，接收由上述选择电路3选择的视频信号的时钟信号CK和数据信号D，对该时钟信号CK和数据信号D，调整该两信号CK、D间的相位，使得能够良好锁存例如该数据信号D。另外，上述串/并转换电路5，将来自上述相位同步电路4的串行数据的时钟信号SCK以及数据信号Q转换为多位数的并行数据。并且上述调整电路6，接收来自上述串/并转换电路5的时钟信号SSCK以及数据信号R，从其中选择前置码模式(preamblepattern)等固定模式，以该固定模式为基准调整数据串。
因而在本实施方式中，对应N信道设置N个输入检测电路2a～2n，当这些输入检测电路2a～2n检测到对应的视频信号S1～2N的输入时，分别输出锁定检测信号LOC-a～LOC-c。选择电路3，当从上述N个输入检测电路2a～2N的某一个接收到锁定检测信号(例如LOC-a)时，选择来自输出该锁定检测信号的输入检测电路2a的视频信号S1中所包含的时钟信号S1-c以及数据信号S1-d，并输出到后级。该选择输出的时钟信号S1-c以及数据信号S1-d，之后由相位同步电路4、串/并转换电路5以及调整电路6进行预定的输入处理。
其中选择电路3，从N信道用的N个输入检测电路2a～2n中选择检测到视频信号输入的一个输入检测电路的视频信号，该被选择的视频信号由后级的相位同步电路4、串/并转换电路5以及调整电路6各一个依次进行输入处理，因此无需准备对应N信道的N个这些输入处理电路4、5以及6。因而与以往相比，没有由(N-1)个输入处理电路4、5以及6消耗的待机电流，从而能够节省功耗。
并且N信道共用输入处理电路4、5以及6，从N个减少为1个，因此能够显著地节省面积。
此外，在本实施方式中，如前所述，共用输入处理电路4、5以及6而只设置了各一个，但是将这些输入处理电路4、5以及6设置在各信道的自身输入检测电路2a～2n后极，各配置N个的情况，也包含在本申请发明的范围中。在该情况下，是N个输入检测电路2a～2n输出各锁定检测信号LOC-a～LOC-n的结构，因此，只要在这些输入检测电路2a～2n不输出锁定检测信号LOC-a～LOC-n的情况下，以该不输出的状态停止对应的自身信道的输入处理电路4、5以及6的待机动作即可。在该情况下，配置输入处理电路4、5以及6所需面积也以往相同，但是能够削减停止动作的输入处理电路4、5以及6中的待机电流，因此能够节省功耗。
接着说明输入检测电路2a～2n的特征动作。在图2所示的输入检测电路2a中，例如在没有配置PLL电路11以及锁定检测电路12而只配置跳变检测电路10的情况下，当时钟信号S1-c中暂时混入例如噪声等时，检测该噪声等的跳变，从而有时误检测为时钟信号的输入。但是在本实施方式中，在这种情况下，当跳变检测电路10误输出跳变检测信号MOV-a时，锁定检测电路12被激活，但是PLL电路11即使以预定倍频系数对输入信号(混入噪声)进行倍频，在锁定检测电路12中该倍频噪声和混入噪声在预定周期后值不一致，不会像时钟信号S1-c的输入时(正常时)那样输出锁定检测信号LOC-c，因此时钟信号的输入检测精度高。
另一方面，在图2的输入检测电路2a中，例如没有配置跳变检测电路10的情况下，锁定检测电路12在时钟信号S1-c的输入过程中作为计数器进行动作，但是当时钟信号S1-c的输入停止时，按照该停止状况，有时成为不确定状态。但是在本实施方式中，在锁定检测电路12输出锁定检测信号LOC-c时，如果时钟信号S1-c的输入停止，则跳变检测电路10停止跳变检测信号MOV-a的输出，锁定检测电路12被复位等，因此防止变成不确定状态的情况。
因此，如图2所示的输入检测电路2a那样，由跳变检测电路10检测时钟信号S1-c的跳变，在检测出该信号的跳变后，由锁定检测电路12确认对应信道的视频信号(特别是时钟信号)正在被输入，以检测对应信道的视频信号的输入，如果做成这样的结构，则能够防止噪声混入引起的误检测、变成不确定状态的情况。
(第二实施方式)
下面根据图3以及图4说明本发明的第二实施方式。
在上述第一实施方式中，输入到选择电路3中的时钟信号是包含在信道中的原时钟信号S1-a～S1-n，但在本实施方式中，代替该信号，取为在输入检测电路2a～2n的PLL电路11中以预定倍频系数进行倍频后的倍频时钟信号11a～11n。
通常在数据发送标准中，时钟信号和数据信号的传送速率不同，时钟信号需要倍频使用。从该观点出发，在本实施方式中，通过使用PLL电路11的倍频时钟信号11a～11n，共用PLL电路11作为对时钟信号进行倍频的设备。
此外在上述第一以及第二实施方式中，在图2以及图4所示的输入检测电路2a中，跳变检测电路10的跳变检测信号MOV-a只输出到锁定检测电路12，但是如果还输出到PLL电路11而在PLL电路11接收该跳变检测信号MOV-a为止的期间没有激活PLL电路11，则能够防止PLL电路11自激振荡的情况，因此能够进一步期待省电效果。
另外，在以上的说明中，输入检测电路2a～2n做成输入包含在视频信号S1～SN中的时钟信号S1-c～SN-c来检测该视频信号的输入的结构，但是本申请的发明不限于输入该时钟信号的输入检测电路2a～2n的结构。例如在视频信号中不包含时钟信号而只有数据信号的情况下，代替图2以及图4的输入检测电路的结构，只要输入该视频信号(数据信号)即可，或者使输入检测电路的结构检测输入信号的跳变，并且在检测出该输入信号的跳变后确认对应信道的信号正在被输入，以检测对应信道的信号输入即可。
工业上的可利用性
如上所述，根据本发明的信号接收电路，能够停止没有信号输入的信道所对应的输入处理电路的待机动作，并且能够将少数的输入处理电路作为多个输入处理电路共用，因此能够实现低功耗、节省面积，作为要求低功耗、省面积的数据传送系统等是有用的。
另外，根据本发明的输入信号检测电路，即使是在信道信号上重叠噪声、或停止该信号输入的情况下，也不会误将噪声检测为信号输入，并且信号输入的检测不会变成不确定，从而能够实现信号输入检测的可靠化，因此作为数据传送系统等所具备的信号检测电路是有用的。

Claims (12)

1.一种信号接收电路，对多信道的各信道分别接收信号，其特征在于，包括：
多个信号输入检测电路，对应于上述各信道，接收对应信道的信号，并检测该输入信号的跳变，并且在检测出该信号的跳变后确认上述对应信道的信号正在被输入，以检测对应信道的信号输入；
输入处理电路，配置在上述各信号输入检测电路的后级，接收各信号输入检测电路检测到的信道的信号，进行预定的输入信号处理。
2.根据权利要求1所述的信号接收电路，其特征在于：
上述各信道的信号由时钟信号、和与上述时钟信号以预定关系同步的数据信号构成。
3.根据权利要求2所述的信号接收电路，其特征在于：
上述各信道的数据信号由多个数据信号构成。
4.根据权利要求2所述的信号接收电路，其特征在于：
上述多个信号输入检测电路，各自包括：
PLL电路，接收来自对应信道的时钟信号，输出以预定倍频系数对该原时钟信号进行倍频后的倍频时钟信号；
跳变检测电路，接收上述原时钟信号，检测该原时钟信号的跳变，输出跳变检测信号；
锁定检测电路，接收上述跳变检测电路的跳变检测信号后被激活，根据上述原时钟信号和上述PLL电路的倍频时钟信号判断上述PLL电路的锁定，输出锁定检测信号。
5.根据权利要求4所述的信号接收电路，其特征在于：
上述PLL电路将倍频时钟信号输出到上述输入处理电路。
6.根据权利要求4所述的信号接收电路，其特征在于：
上述PLL电路接收到上述跳变检测电路的跳变检测信号后才被激活。
7.根据权利要求1、2以及4的任意一项所述的信号接收电路，其特征在于：
还包括选择电路，配置在上述多个信号输入检测电路的后级，选择被一个信号输入检测电路检测到输入的信道的信号，
上述输入处理电路，是配置在上述选择电路的后级，对由上述选择电路选择的信道信号进行预定输入信号处理的1信道的输入处理电路。
8.根据权利要求1或者7所述的信号接收电路，其特征在于：
上述输入处理电路至少具有进行信号串/并转换处理的串/并转换电路。
9.一种信号输入检测电路，检测预定信道的信号输入，其特征在于：
接收上述信道的信号，检测该输入信号的跳变，并且在检测到该信号的跳变后确认上述对应信道的信号正在被输入，以检测对应信道信号的输入。
10.根据权利要求9所述的信号输入检测电路，其特征在于：
上述信道的信号包括时钟信号和数据信号，
上述信号输入检测电路，包括：
PLL电路，接收包含在上述信道信号中的时钟信号，输出以预定倍频系数对该原时钟信号进行倍频后的倍频时钟信号；
跳变检测电路，接收包含在上述信道信号中的原时钟信号，检测该原时钟信号的跳变，输出跳变检测信号；以及
锁定检测电路，接收上述跳变检测电路的跳变检测信号后被激活，根据上述原时钟信号和上述PLL电路的倍频时钟信号判断上述PLL电路的锁定，输出锁定检测信号。
11.根据权利要求10所述的信号输入检测电路，其特征在于：
上述PLL电路将倍频时钟信号输出到自身的信号输入检测电路的外部。
12.根据权利要求10所述的信号输入检测电路，其特征在于：
上述PLL电路接收上述跳变检测电路的跳变检测信号后才被激活。
CNB2005800173669A 2004-05-28 2005-02-01 信号接收电路和信号输入检测电路 Expired - Fee Related CN100477750C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004159669 2004-05-28
JP159669/2004 2004-05-28

Publications (2)

Publication Number Publication Date
CN1961573A true CN1961573A (zh) 2007-05-09
CN100477750C CN100477750C (zh) 2009-04-08

Family

ID=35451264

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800173669A Expired - Fee Related CN100477750C (zh) 2004-05-28 2005-02-01 信号接收电路和信号输入检测电路

Country Status (4)

Country Link
US (1) US7809084B2 (zh)
JP (1) JP4416789B2 (zh)
CN (1) CN100477750C (zh)
WO (1) WO2005117421A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510822A (zh) * 2008-02-04 2009-08-19 恩益禧电子股份有限公司 用于交换多信道信号的数据传输系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8495264B1 (en) * 2011-07-08 2013-07-23 Lattice Semiconductor Corporation Alignment circuit for parallel data streams

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851335A (en) * 1973-07-30 1974-11-26 Ibm Buffer systems
US4048481A (en) * 1974-12-17 1977-09-13 Honeywell Information Systems Inc. Diagnostic testing apparatus and method
JPS5866865A (ja) * 1981-10-17 1983-04-21 Iwatsu Electric Co Ltd 信号観測装置
US4468529A (en) * 1982-04-21 1984-08-28 Jayem Dialer Corp. Programmable automatic calling systems
JPS59151523A (ja) * 1983-02-14 1984-08-30 Toshiba Corp 遷移検出回路
GB2175176A (en) * 1985-05-10 1986-11-19 Philips Electronic And Assaoci Signal transmission arrangement, a transmitter and a receiver for such an arrangement and a communication system including such an arrangement
JP3381938B2 (ja) * 1992-06-05 2003-03-04 株式会社東芝 入力遷移検知パルス発生回路
US5436579A (en) * 1993-09-07 1995-07-25 Advanced Micro Devices, Inc. Input transition detection circuit for zero-power part
US6336192B1 (en) * 1998-02-16 2002-01-01 Nippon Telegraph And Telephone Corporation Parallel redundancy encoding apparatus
JP2001094890A (ja) 1999-09-20 2001-04-06 Fujitsu General Ltd 優先入力切換装置
JP2002353949A (ja) * 2001-05-28 2002-12-06 Nec Corp フレーム同期検出回路
JP2004040208A (ja) * 2002-06-28 2004-02-05 Matsushita Electric Ind Co Ltd 映像インターフェース装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510822A (zh) * 2008-02-04 2009-08-19 恩益禧电子股份有限公司 用于交换多信道信号的数据传输系统

Also Published As

Publication number Publication date
WO2005117421A1 (ja) 2005-12-08
WO2005117421A8 (ja) 2010-03-25
US20080247492A1 (en) 2008-10-09
CN100477750C (zh) 2009-04-08
US7809084B2 (en) 2010-10-05
JP4416789B2 (ja) 2010-02-17
JPWO2005117421A1 (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
CN1062101C (zh) 用于数字解调器的可降低取样率的取样器及取样方法
CN1498460A (zh) 适用于无线通信系统的延迟锁定环路
CN103781085A (zh) 一种多频段tetra数字集群检测方法和装置
CN1705258A (zh) 无线接收信号装置以及天线选择方法
CN1897464A (zh) 时钟发生器,利用其的无线接收机,功能系统和传感系统
CN102035553A (zh) 一种并行模数转化装置及控制模数转换通道偏斜的方法
CN1961573A (zh) 信号接收电路和信号输入检测电路
CN1381132A (zh) 选台装置
CN102035503A (zh) 滤波装置及级联积分梳状滤波器的滤波方法
CN1770634A (zh) 时钟锁相环装置
WO2009044700A1 (ja) 固体撮像装置及び撮像信号出力回路
CN1148072C (zh) 彩色视频信号处理器
CN1302629C (zh) 一种多信号复用处理过程中时钟同步方法和装置
CN210351129U (zh) 一种基于fmc的双通道adc/dac板卡
CN1663698A (zh) 光耦筛选装置
US20090271140A1 (en) Semiconductor device
CN1897583A (zh) 基于“相位插值－选择”的多相正交时钟产生电路
CN101997543B (zh) 鉴频器及实现鉴频的方法
CN1874417A (zh) Pll控制电路及其控制方法
CN1925572A (zh) 自动频道搜索装置及方法
US8959258B2 (en) Detection system for detecting button being pressed and method thereof
CN101662296A (zh) 无线电信号接收强度自动匹配方法及其应用的移动设备
CN102236450A (zh) 触碰面板的扫描方法
CN1825251A (zh) 移动通信终端的多重电平转换装置
CN102662604B (zh) 一种用于磁共振系统的高速数据采集卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20130201