CN1953155B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1953155B
CN1953155B CN2006101361233A CN200610136123A CN1953155B CN 1953155 B CN1953155 B CN 1953155B CN 2006101361233 A CN2006101361233 A CN 2006101361233A CN 200610136123 A CN200610136123 A CN 200610136123A CN 1953155 B CN1953155 B CN 1953155B
Authority
CN
China
Prior art keywords
film
silicon nitride
nitride film
diaphragm
amorphous carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101361233A
Other languages
English (en)
Other versions
CN1953155A (zh
Inventor
满生彰
中山知士
藤田修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1953155A publication Critical patent/CN1953155A/zh
Application granted granted Critical
Publication of CN1953155B publication Critical patent/CN1953155B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种制造半导体器件的方法。提供了一种包括元件隔离膜的半导体器件，其在距离衬底表面的高度尺寸上表现出很小的变化，并且具有距离衬底表面的期望的高度尺寸。制造半导体器件(1)的工艺包括：在半导体衬底(11)上，配置预定图案的氮化硅膜(13)和覆盖氮化硅膜(13)的保护膜(14)；利用保护膜(14)作为掩模选择性地蚀刻半导体衬底(11)，从而形成沟槽部分(111)；去除保护膜(14)以暴露氮化硅膜(13)；淀积元件隔离膜(16)，以用其填充沟槽部分(111)并覆盖氮化硅膜(13)；通过对形成在氮化硅膜(13)上的元件隔离膜(16)进行抛光从而将其去除，直到暴露出氮化硅膜(13)；以及去除氮化硅膜(13)。

Description

制造半导体器件的方法
本申请基于日本专利申请第2005-302,056号，通过参考将其内容并入此处。
技术领域
本发明涉及一种制造半导体器件的方法，尤其涉及一种形成元件隔离膜的技术。
背景技术
通常，在半导体衬底上建立了形成晶体管的区域和元件隔离区域。例如，按如下所述形成元件隔离区域。如图4A所示，在半导体衬底900上配置薄膜901以覆盖用于形成晶体管的区域，而且，如图4B所示，在薄膜901上配置氮化硅膜902。薄膜901是比氮化硅膜902硬的膜。其后，如图4C所示，通过氮化硅膜902的掩模蚀刻半导体衬底900，以形成沟槽部分904。如图4D所示，填充沟槽部分904，并形成覆盖氮化硅膜902的元件隔离膜905。其后，如图4E所示，经由化学机械抛光(CMP)对元件隔离膜905进行抛光，直到暴露出氮化硅膜902，从而通过湿法蚀刻工艺去除氮化硅膜902和薄膜901，如图4F所示(参见，例如，日本专利特开第2004-172,417号)。由于在元件隔离膜905抛光期间氮化硅膜902用作化学机械抛光工艺的停止膜，所以元件隔离膜905离衬底表面的高度尺寸基本等于氮化硅膜902厚度和薄膜901厚度的组合的高度尺寸，或短于氮化硅膜902厚度和薄膜901厚度的组合的高度尺寸。
然而，鉴于日本专利特开第2004-172,417号中描述的技术中的以下观点，还有改进的空间。近年来的器件包括用于将晶体管与其它晶体管分离开的元件隔离膜，并减小了元件隔离膜的宽度尺寸。对应于配置宽度减小的元件隔离膜的趋势，通常具有锥形截面的沟槽部分需要具有大体上矩形的截面，其中底表面或下侧的宽度基本等于孔径或上边的宽度。为了形成具有上述几何形状的这种沟槽部分，需要垂直地蚀刻衬底，以及在通过该蚀刻工艺而形成沟槽部分的工艺中减少所产生的沉淀物。在该蚀刻工艺中所产生的沉淀物覆盖氮化硅膜以用作掩模，用于调节在形成该沟槽部分的蚀刻工艺中产生的蚀刻后的氮化硅膜的量。因此，该沉淀物量的减少导致了蚀刻的氮化硅膜的量增加。
由于元件隔离膜比氮化硅膜更容易抛光，所以当厚度较薄的氮化硅膜用作CMP工艺的停止膜时，如图5所示，元件隔离膜905的高度可能会低于衬底900表面的高度。而且，为了将元件隔离膜距离衬底表面的高度尺寸调节为某个尺寸，可以在去除氮化硅膜之后进行调节元件隔离膜高度的工艺。当厚度较薄的氮化硅膜用作CMP工艺的停止膜时，减小了元件隔离膜距离衬底表面的高度尺寸，以致对元件隔离膜距离衬底表面的高度尺寸的调节变得困难。
而且，蚀刻氮化硅膜量的增加导致了对氮化硅膜的不均匀蚀刻，以致难以获得具有均匀且一致高度尺寸的元件隔离膜。当在硅衬底中形成阱时，通常在硅衬底中将杂质注入元件隔离膜的下部。但在这种情况下，元件隔离膜高度尺寸的变化会导致配置具有希望深度的阱变得困难。
发明内容
根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜；利用该保护膜作为掩模选择性地蚀刻半导体衬底，从而形成沟槽部分；去除保护膜以暴露出氮化硅膜；淀积元件隔离膜，从而用其填充该沟槽部分并覆盖该氮化硅膜；通过对形成在氮化硅膜上的元件隔离膜进行抛光从而将其去除，直到暴露出氮化硅膜；以及去除该氮化硅膜。
在上面描述的常规技术中，利用氮化硅膜作为掩模来形成沟槽部分，并且氮化硅膜还被用作元件隔离膜的抛光工艺中使用的停止膜。相反，根据本发明的上述方面，氮化膜上的保护膜被用作掩模，用于形成沟槽部分，并利用该氮化硅膜作为元件隔离膜的抛光工艺中使用的停止膜。
在本发明中，由于在形成沟槽部分的蚀刻工艺期间，将覆盖氮化硅膜的保护膜用作掩模，因此在形成沟槽部分的蚀刻工艺期间，通过保护膜来保护氮化硅膜。因此，氮化硅膜很少受到用于形成沟槽部分的蚀刻工艺的影响。因此，在本发明中，即使进行形成沟槽部分的蚀刻工艺，也可以确保氮化硅膜具有所期望的厚度。然后去除保护膜，并在此之后，淀积元件隔离膜，然后经由抛光工艺去除形成在氮化硅膜上的元件隔离膜，由此可以使用氮化硅膜作为抛光工艺中所使用的停止膜，而该氮化硅膜很少受到形成沟槽部分的蚀刻工艺的影响并具有预定的厚度。因此，根据本发明，可以形成具有期望高度尺寸的元件隔离膜。而且，由于在本发明中氮化硅膜很少受到形成沟槽部分的蚀刻工艺的影响，因此很少引起氮化硅膜厚度的变化。因此，元件隔离膜距离衬底表面的高度尺寸的变化可以得到抑制。
根据本发明，提供了包含元件隔离膜的半导体器件，其表现出如下特点，即距离衬底表面的高度尺寸的变化很小且具有距离衬底表面的期望的高度尺寸。
附图说明
结合附图，从下面的描述，本发明的以上和其它目的、优点和特征将更显而易见，其中：
图1A到1C是半导体器件的截面图，示出了制造根据本发明实施例的半导体器件的工艺；
图2A到2C是半导体器件的截面图，示出了制造根据本发明实施例的半导体器件的工艺；
图3A和3B是半导体器件的截面图，示出了制造根据本发明实施例的半导体器件的工艺；
图4A到4F是半导体器件的截面图，示出了制造半导体器件的常规工艺；和
图5是半导体器件的截面图，示出了常规半导体器件的典型的元件隔离膜。
具体实施方式
现在在这里将参考示范性实施例描述本发明。本领域的技术人员将认识到，利用本发明的教导可以完成许多可选的实施例，并且本发明并不限于用于解释目的所示出的这些实施例。
参考附图，以下将描述根据本发明的优选实施例.将描述制造根据本实施例的半导体器件的工艺概要.制造本实施例的半导体器件1的工艺包括：在半导体衬底11上配置具有预定图案的氮化硅膜13和覆盖该氮化硅膜13的保护膜14；利用保护膜14作为掩模选择性地蚀刻半导体衬底11，从而形成沟槽部分111；去除保护膜14从而暴露出氮化硅膜13；淀积元件隔离膜16，以用其填充沟槽部分111并覆盖氮化硅膜13；通过对形成在氮化硅膜13上的元件隔离膜16进行抛光将其去除，直至暴露出氮化硅膜13；以及去除氮化硅膜13.
如下将详细地描述制造本实施例的半导体器件的工艺。首先，如图1A所示，对用作半导体衬底的硅衬底11进行热氧化，从而在硅衬底11上形成氧化硅膜12。氧化硅膜12的厚度例如为5到15nm。接下来，在氧化硅膜12上形成氮化硅膜13，以覆盖氧化硅膜12。例如，可经由CVD工艺对氮化硅膜13进行淀积，并且氮化硅膜13的厚度例如为50到150nm。进一步，在氮化硅膜13上淀积经由CVD工艺形成的碳膜作为保护膜，例如非晶碳膜14。非晶碳膜14的厚度例如为50到150nm。非晶碳膜14直接形成在氮化硅膜13上。
而且，在非晶碳膜14上直接形成包含Si和O作为组成元素的无机膜15。例如，SiOC膜、SiON膜、SiO2膜等可作为无机膜15的例子。无机膜15也经由CVD工艺形成。无机膜15的厚度例如为10到50nm。这种无机膜15和非晶碳膜14形成抗反射膜。
在无机膜15上涂覆抗蚀剂，然后形成具有预定图案的掩模17。形成掩模17以具有覆盖硅衬底11的器件形成区域的图案。接下来，选择性地去除无机膜15以形成预定的图案。例如，使用气态的化合物进行干法蚀刻工艺，所述气态化合物例如是六氟化硫(SF6)、二氟甲烷(CH2F2)等。
接下来，选择性地去除一部分非晶碳膜14。例如，使用包含氧(O)例如氧气(O2)的气体作为蚀刻气体，并产生等离子体，用氧基进行干法蚀刻工艺。除了以上之外，可以使用包含O2气和溴化氢(HBr)气体、氯(Cl2)气、氩(Ar)气、氦(He)气中任何一种的气态混合物来进行干法蚀刻工艺。在这里，通过这种干法蚀刻工艺去除了大部分的掩模17。然而，由于无机膜15对氧基展示出更好的抵抗力，因此无机膜15不容易被蚀刻，由此其保留了下来。更具体地，无机膜15用作非晶碳膜14蚀刻工艺的掩模。如图1B所示，该结构提供了具有预定图案的非晶碳膜14。在选择性去除一部分非晶碳膜14的操作中，优选在选择比(非晶碳膜14的蚀刻速率/无机膜15的蚀刻速率)等于或高于10，或更优选地在等于或高于20的条件下，进行对非晶碳膜14的蚀刻工艺。
接下来，进行氮化硅膜13和氧化硅膜12的蚀刻工艺。用于氮化硅膜13和氧化硅膜12的蚀刻工艺使用包含氟的气态化合物，例如四氟甲烷(CF4)、三氟甲烷(CHF3)、六氟乙烷(C2F6)等作为蚀刻气体，以此实施氮化硅膜13和氧化硅膜12的蚀刻工艺。除了以上之外，可选地，可以使用含氟气体和氧气的气态混合物作为蚀刻气体。这里，无机膜15几乎无法抵抗用于蚀刻氮化硅膜13和氧化硅膜12的气体，如上所述，由此在氮化硅膜13和氧化硅膜12的蚀刻工艺期间，很容易去除无机膜15。
另一方面，在氮化硅膜13和氧化硅膜12的蚀刻工艺期间，没有去除非晶碳膜14，这是因为非晶碳膜14对用于如上所述的氮化硅膜13和氧化硅膜12的蚀刻气体具有很高的抵抗力.因此，非晶碳膜14用作干法蚀刻氮化硅膜13和氧化硅膜12的掩模.通过这种方式，如图1C所示，对氮化硅膜13和氧化硅膜12进行干法蚀刻，以形成具有预定图案的氮化硅膜13和氧化硅膜12.在蚀刻氮化硅膜13的操作中，优选在选择比(氮化硅膜13的蚀刻速率/非晶碳膜14的蚀刻速率)等于或高于3的条件下进行蚀刻工艺.
这里，具有预定图案的氮化硅膜13和非晶碳膜14形成了根据本发明的膜。
接下来，如图2A所示，蚀刻硅衬底11以形成沟槽部分111。沟槽部分111的深度尺寸例如为200到400nm，并且沟槽部分111截面的几何形状大体上呈矩形的几何形状。例如，可以使用含卤素的气体(溴(Br2)、氯(Cl2)、六氟化硫(SF6))和氧(O2)气、氮(N2)气以及氦(He)气中任何一种的气态混合物作为蚀刻气体，用于对硅衬底11进行干法蚀刻，由此形成沟槽部分111。在这种情况下，由于非晶碳膜14对硅衬底11的干法蚀刻工艺所采用的蚀刻气体具有很高的抵抗力，因此在对硅衬底11的蚀刻工艺中没有去除非晶碳膜14。因此，当在硅衬底11中形成沟槽部分111的工艺中使用非晶碳膜14时，该非晶碳膜14用作掩模。
在这种操作中，优选在选择比(硅衬底11的蚀刻速率/非晶碳膜14的蚀刻速率)等于或高于5的条件下进行蚀刻工艺。
然后，如图2B所示，去除硅衬底11上的非晶碳膜14。例如，含O的气体例如O2气被用作蚀刻气体(灰化气体)，并产生等离子体，并用氧基进行干法蚀刻工艺(氧等离子体灰化)，由此去除非晶碳膜14。在这种工序之后，暴露出了氮化硅膜13。由于氮化硅膜13对用于去除非晶碳膜14的O2气具有很高的抵抗力，因此在去除非晶碳膜14的期间几乎不会蚀刻氮化硅膜13。在去除非晶碳膜14的操作中，优选在选择比(非晶碳膜14的蚀刻速率/氮化硅膜13的蚀刻速率)等于或高于20的条件下，且更优选地在选择比等于或高于100的条件下进行蚀刻工艺。优选在基本不蚀刻氮化硅膜13的条件下进行蚀刻工艺。而且，优选非晶碳膜14的蚀刻速率等于或高于100nm/min。除了上述的之外，虽然O2气用作本实施例中的蚀刻气体，但可用的蚀刻气体不限于这些，并且还可以使用氮(N2)气、氢(H2)气等。
接下来，对元件隔离膜16进行淀积，以用其填充沟槽部分111并覆盖氮化硅膜13(图2C)。典型的元件隔离膜16包括氧化硅膜，且可以经由CVD工艺淀积这种类型的元件隔离膜。然后，如图3A所示，经由化学机械抛光(CVD)工艺去除形成在氮化硅膜13上的元件隔离膜16，直至暴露出氮化硅膜13。通过利用这种工序，使嵌入沟槽部分111的元件隔离膜16的表面和氮化硅膜13的表面基本变成相互平齐。接下来，如图3B所示，经由湿法蚀刻工艺去除氮化硅膜13和氧化硅膜12。其后，在器件形成区域中配置元件例如晶体管等，由此完成了半导体器件1的制造。
如下将描述通过使用本实施例的结构而获得的有益效果。覆盖氮化硅膜13的非晶碳膜14被用作经由蚀刻工艺形成硅衬底11的沟槽部分111的掩模。因此，当经由蚀刻工艺形成沟槽部分111时，认为形成沟槽部分111的蚀刻工艺基本上没有影响到氮化硅膜13。因此，在本实施例中，在用于形成沟槽部分111的蚀刻工艺之后，可以确保氮化硅膜13具有所期望的厚度。然后，去除已受到形成沟槽部分111的蚀刻工艺影响的非晶碳膜14，随后，对元件隔离膜16进行淀积，然后抛光并去除形成在氮化硅膜13上的元件隔离膜16。因此，可以将基本没有受到形成沟槽部分111的蚀刻工艺影响的氮化硅膜13用作抛光工艺的停止膜。因此，在本实施例中，可以形成具有与硅衬底11的表面相距期望高度尺寸(突出的程度)的元件隔离膜16。
而且，由于在本实施例中，形成沟槽部分111的蚀刻工艺基本没有影响氮化硅膜13，所以很少产生氮化硅膜13厚度的变化.因此，可以避免元件隔离膜16与硅衬底11表面相距的高度尺寸的变化.
可选地，当在没有去除非晶碳膜14的情况下淀积元件隔离膜16时，在元件隔离膜16的抛光工艺中，非晶碳膜14用作抛光的停止膜。考虑到在沟槽部分111的形成期间还蚀刻了非晶碳膜14，而且由此考虑到产生了非晶碳膜14膜厚度的变化。因此，当利用非晶碳膜14作为抛光的停止膜时，产生了元件隔离膜16距离硅衬底11表面的高度的变化。进一步，如果在没有去除非晶碳膜14的情况下淀积元件隔离膜16，那么非晶碳膜14可能会由于元件隔离膜16淀积所产生的热量而退化。相反，由于本实施例涉及在去除非晶碳膜14之后淀积元件隔离膜16，所以不会产生这种问题。
而且，由于本实施例利用非晶碳膜14作为形成在氮化硅膜13上的保护膜，所以可以经由使用氧气的干法蚀刻(灰化)工艺很容易地去除非晶碳膜14。
因此，在形成沟槽部分111之后去除非晶碳膜14，可以很容易地暴露出氮化硅膜13，而该氮化硅膜很少受到形成沟槽部分111的蚀刻工艺的影响。此外，本实施例涉及在选择比(非晶碳膜14的蚀刻速率/氮化硅膜13的蚀刻速率)等于或高于20的条件下，以及更优选地在选择比等于或高于100的条件下，去除非晶碳膜14。由此，基本上防止了氮化硅膜13的蚀刻，并由此可以呈现期望厚度的氮化硅膜13。尤其是，经由使用氧气的干法蚀刻(灰化)工艺去除非晶碳膜14，可以确定地防止氮化硅膜13被蚀刻，并由此可以呈现期望厚度的氮化硅膜13。
而且，本实施例涉及在选择比的条件下形成沟槽部分111，所述条件被表示为：(硅衬底11的蚀刻速率/非晶碳膜14的蚀刻速率)等于或高于5。在这种条件下形成沟槽部分111，以便在形成沟槽部分111期间避免去除用作保护膜的非晶碳膜14和避免暴露氮化硅膜13。这可以防止氮化硅膜13受到形成沟槽部分111的蚀刻工艺的影响。
而且，本实施例涉及在非晶碳膜14上淀积无机膜15，在无机膜15上涂覆抗蚀剂以形成掩模17。当直接在非晶碳膜14上形成掩模17时，与本实施例不同，在非晶碳膜14的蚀刻工艺期间，也可以将掩模17与非晶碳膜14一起蚀刻。而且，由于常规的工艺涉及在蚀刻非晶碳膜14之后去除掩模17，因此在去除掩模17期间也可能会去除非晶碳膜14。相反，本实施例涉及在非晶碳膜14上淀积的无机膜15上涂覆抗蚀剂以形成掩模17。因此，当在蚀刻工艺之后去除掩模17时，通过无机膜15保护了非晶碳膜14。
可以理解，本发明不限于上述的实施例，并且只要修改能够提供本发明的目的，则那些本发明的不同修改和变化都落入本发明的保护范围之内。例如，虽然在上述的实施例中将沟槽部分111截面的几何形状配置为大体为矩形的几何形状，但截面几何形状不限于此，并且沟槽部分111可以形成为锥形形状，其中它的直径从孔径侧向底表面侧减小。而且，虽然在上述的实施例中利用非晶碳膜14作为保护氮化硅膜13的保护膜，但其不限于此。保护膜不限于非晶碳膜14，并且可以选择性地使用经由CVD工艺形成的碳膜。而且，保护膜不限于碳膜，可以使用这样的膜，在去除保护膜的工艺期间，所述膜能够在基本不会导致蚀刻氮化硅膜13的条件下被去除(即，在选择比(保护膜的蚀刻速率/氮化硅膜13的蚀刻速率)等于或高于20的条件下，更进一步选择比等于或高于100)。而且，可以使用当形成沟槽部分111时能够用作掩模的膜。保护膜不限于具有单层结构的膜，如果膜具有上述的性质，也可以是具有多层结构的膜。
实例
将描述本发明的实例。在类似于以上实施例描述的工艺中执行元件隔离膜的形成。与上述的实施例相似，在硅衬底上形成了氧化硅膜(厚度：10nm)，在该氧化硅膜上淀积了氮化硅膜(厚度：120nm)、非晶碳膜(厚度：120nm)和无机膜(SiOC膜，厚度：30nm)。
接下来，在无机膜上形成了具有预定图案的掩模，然后用SF6气体，在5毫乇的压力下干法蚀刻无机膜。进一步，使用O2气和HBr气的气态混合物来产生等离子体，然后干法蚀刻非晶碳膜。在这种情况下，通过干法蚀刻工艺去除了无机膜上的掩模。相反，无机膜本身基本没有被去除。由(非晶碳膜蚀刻速率/无机膜蚀刻速率)所表示的选择比等于或高于20。接下来，进行用于氮化硅膜和氧化硅膜的干法蚀刻工艺。使用CHF3气体作为蚀刻气体，压力设在50毫乇。通过这种蚀刻工艺去除了无机膜。进一步，以大约10到40nm厚度的量部分地蚀刻非晶碳膜。由氮化硅膜蚀刻速率/非晶碳膜蚀刻速率所表示的选择比等于或高于3。
然后，干法蚀刻硅衬底以形成沟槽部分。Cl2气用作蚀刻气体。
虽然在这种情况下，以大约20到70nm厚度的量部分地蚀刻了非晶碳膜，但没有暴露氮化硅膜。由硅衬底蚀刻速率/非晶碳膜蚀刻速率所表示的选择比等于或高于5。
接下来，进行去除非晶碳膜的工艺。O2气被用作蚀刻气体。产生等离子体，并用产生的氧基进行干法蚀刻工艺以去除非晶碳膜。压力设在4毫乇。在这种情况下，非晶碳膜的去除同时导致暴露了氮化硅膜。暴露的氮化硅膜不会被蚀刻，并且其具有的厚度与其淀积时的厚度基本相同。非晶碳膜的蚀刻速率等于或高于100nm/min，并且由(非晶碳膜的蚀刻速率/氮化硅膜的蚀刻速率)所表示的选择比等于或高于100。其后，与上述的实施例类似，淀积了元件隔离膜，以用其填充硅衬底的沟槽部分并覆盖氮化硅膜。进一步，经由化学机械抛光工艺去除形成在氮化硅膜上的元件隔离膜，直至暴露出氮化硅膜。经由湿法蚀刻工艺去除了氮化硅膜和氧化硅膜。元件隔离膜距离硅衬底表面的高度尺寸基本等于氮化硅膜的厚度。
很明显本发明不限于上面的实施例，并且在不背离本发明的保护范围和精神的情况下可以修改和变化。

Claims (3)

1.一种制造半导体器件的方法，包括：
在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜，所述保护膜是非晶碳膜；
利用所述保护膜作为掩模选择性地蚀刻该半导体衬底，以在如下蚀刻选择比的条件下进行蚀刻来形成沟槽部分，所述蚀刻选择比被表示为：
(所述半导体衬底的蚀刻速率)/(所述保护膜的蚀刻速率)等于或高于5；
去除所述保护膜以暴露所述氮化硅膜；
淀积元件隔离膜，以用其填充所述沟槽部分并覆盖所述氮化硅膜；
通过对形成在所述氮化硅膜上的元件隔离膜进行抛光从而将该元件隔离膜去除，直至暴露出所述氮化硅膜；和
去除所述氮化硅膜。
2.根据权利要求1的制造半导体器件的方法，其中所述保护膜经由化学汽相淀积(CVD)工艺形成，并且其中在所述的去除所述保护膜的步骤中，所述保护膜是经由使用氧气作为灰化气体的灰化工艺而被去除的。
3.根据权利要求1的制造半导体器件的方法，其中所述在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜的步骤包括：
在所述半导体衬底上淀积氮化硅膜和覆盖该氮化硅膜的保护膜；
在所述保护膜上淀积无机膜，其中所述无机膜是SiOC膜、SiON膜或SiO2膜；
通过在所述无机膜上应用抗蚀剂从而配置具有预定图案的掩模；
选择性地去除所述无机膜以形成预定的图案；
去除所述抗蚀剂，并利用所述无机膜作为掩模选择性地去除所述保护膜，从而形成预定图案的所述保护膜；和
去除所述无机膜，并利用所述保护膜作为掩模选择性地去除所述氮化硅膜，从而形成预定图案的所述氮化硅膜。
CN2006101361233A 2005-10-17 2006-10-16 制造半导体器件的方法 Expired - Fee Related CN1953155B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005302056A JP5319868B2 (ja) 2005-10-17 2005-10-17 半導体装置の製造方法
JP2005302056 2005-10-17
JP2005-302056 2005-10-17

Publications (2)

Publication Number Publication Date
CN1953155A CN1953155A (zh) 2007-04-25
CN1953155B true CN1953155B (zh) 2010-05-12

Family

ID=37948648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101361233A Expired - Fee Related CN1953155B (zh) 2005-10-17 2006-10-16 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US7510981B2 (zh)
JP (1) JP5319868B2 (zh)
CN (1) CN1953155B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070203725A1 (en) * 2006-02-27 2007-08-30 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Security arrangements for virtual world obligations
US20090144132A1 (en) * 2005-02-04 2009-06-04 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Follow-up contacts with virtual world participants
KR20080038503A (ko) * 2006-10-30 2008-05-07 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
JP5629098B2 (ja) * 2010-01-20 2014-11-19 東京エレクトロン株式会社 シリコン基板上のパターン修復方法
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US9320387B2 (en) * 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
US10410928B2 (en) * 2017-11-28 2019-09-10 International Business Machines Corporation Homogeneous densification of fill layers for controlled reveal of vertical fins
JP7188754B2 (ja) * 2019-01-17 2022-12-13 東海光学株式会社 光学製品の反り予測方法及びプログラム
CN113891954A (zh) 2019-05-29 2022-01-04 朗姆研究公司 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509271B1 (en) * 1999-07-27 2003-01-21 Nec Corporation Manufacturing method of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0959496B1 (en) * 1998-05-22 2006-07-19 Applied Materials, Inc. Methods for forming self-planarized dielectric layer for shallow trench isolation
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP3773785B2 (ja) * 2000-11-24 2006-05-10 株式会社東芝 半導体装置の製造方法
JP2004172417A (ja) 2002-11-20 2004-06-17 Ebara Corp 半導体装置の製造方法及び研磨工具
US6653202B1 (en) 2003-01-17 2003-11-25 Advanced Micro Devices, Inc. Method of shallow trench isolation (STI) formation using amorphous carbon
US7015113B2 (en) 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
US7442620B2 (en) * 2006-06-13 2008-10-28 Macronix International Co., Ltd. Methods for forming a trench isolation structure with rounded corners in a silicon substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509271B1 (en) * 1999-07-27 2003-01-21 Nec Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2007110043A (ja) 2007-04-26
CN1953155A (zh) 2007-04-25
US7510981B2 (en) 2009-03-31
US20070087520A1 (en) 2007-04-19
JP5319868B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
CN1953155B (zh) 制造半导体器件的方法
US6858533B2 (en) Semiconductor device having an etch stopper formed of a sin layer by low temperature ALD and method of fabricating the same
US11676821B2 (en) Self-aligned double patterning
US10276378B1 (en) Method of forming funnel-like opening for semiconductor device structure
US7892969B2 (en) Method of manufacturing semiconductor device
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
US7033944B2 (en) Dual damascene process
US6245657B1 (en) Self-aligned, low contact resistance, via fabrication process
US20060292883A1 (en) Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma
US5880005A (en) Method for forming a tapered profile insulator shape
US20020072217A1 (en) Method for improving contact reliability in semiconductor devices
US6498081B2 (en) Method of manufacturing self-aligned contact hole
KR100562301B1 (ko) 트랜지스터의 게이트 구조 및 그 제조 방법
US20050224794A1 (en) Semiconductor device manufacturing method
JP2001127039A (ja) 半導体装置の製造方法
US6815337B1 (en) Method to improve borderless metal line process window for sub-micron designs
US12068167B2 (en) Self-aligned double patterning
US7001692B2 (en) Method of forming a mask having nitride film
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100925026B1 (ko) 반도체 소자 제조방법
US20040169283A1 (en) Integrated circuit devices and methods of forming the same that have a low dielectric insulating interlayer between conductive structures
KR100545701B1 (ko) 반도체 소자의 소자분리막 형성방법
CN114496791A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20131016