CN1947109A - 具有异步/同步接口的电路 - Google Patents

Abstract

数据在异步运行电路(10)与时钟控制的运行子电路(16，17)之间被传送。数据信号从异步运行子电路(10)被供应，并伴随有阻塞/非阻塞控制信号。当数据信号和控制信号正被供应时，有一个来自异步运行子电路(10)的请求信号。至少在随该数据供应的控制信号具有第一值时，响应于该请求而存储该数据。经由通过握手电路(20，30，40)中的握手单元的通道来路由该请求信号，该握手电路被安排成响应于该请求信号而生成给异步运行子电路(10)的应答信号。根据控制信号来修改通过握手单元的通道，以使得当随数据供应的控制信号具有第一值时在把输出处伴随该请求的数据信号存储到贮存单元后生成应答信号，以及在检测到时钟控制运行子电路的时钟周期后生成应答信号，其中当控制信号具有第二值时时钟控制运行子电路接受伴随该请求的数据。

Description

具有异步/同步接口的电路

本发明涉及一种具有互相通信的同步运行子电路和异步运行子电路的电路。更具体地，本发明涉及一种被接口到同步运行的外围电路的异步运行处理器。

对于在成对的子电路之间的通信，典型地使用阻塞(blocking)或非阻塞接口。阻塞接口被使用于当产生数据的电路必须等待，直到在进行另外的操作前数据被接受为止时。这例如被使用于当另外的操作的效果取决于由接收数据的子电路采取的在先的行动时。当使用非阻塞接口时，产生数据的子电路一旦把数据递送到贮存单元供其它子电路使用，就进行另外的操作，而不用等待其它子电路。这例如被使用于当另外的操作不取决于由接收数据的子电路采取的在先的行动时，例如在写入到存储器期间。非阻塞接口通常比阻塞接口更快速，但阻塞接口通常更有用，因为它也可被使用来通过自动接受数据而实施一个非阻塞接口。

在总线电路中，其中处理器经由公共总线被耦合到多个不同的总线单元，处理器优选地具有取决于所牵涉的总线单元而择一地使用阻塞通信或非阻塞通信的任选项。例如，当设置定时器或控制寄存器时，可以使用阻塞通信，而当写数据到长期存储器时，优选地使用非阻塞通信以便加速处理。阻塞通信例如可以通过在写入数据到总线后使处理器暂停预定数目的时钟周期而被实施，预定数目的时钟周期相应于已知的被接收总线单元所需要的时间间隔。替换地，处理器可以暂停直到它从总线单元接收到确认信号、确认数据的接受性为止。另外，在总线电路以外的其它电路中，可能需要交替的阻塞或非阻塞通信。

同步设计和异步设计是电路设计的两种基本上不同的方案。在同步(时钟控制的(clocked))运行电路中，在不同子电路中的行动的时序由周期性时钟脉冲控制，该时钟脉冲是对于所有的子电路集中生成的，与在给定的子电路中在给定的时钟周期内执行的行动类型无关。在异步运行电路中，时序在成对的通信子电路之间对于接连的行动个别地进行协商，以便确保子电路中适当的行动序列。典型地，子电路为此交换握手(handshake)事务。在握手事务中，第一子电路生成给第二电路的请求信号以表示一个行动可能在进行，而第二电路生成应答信号以表示该请求已被接受和第一电路可以准备下一个请求。

大多数商用电路设计是同步的，但近年来异步设计由于各种原因而变得更流行，所述原因诸如是减小功耗、提高运行速度、和减小与计时大电路有关的复杂性的能力。

混合的同步异步设计也变得更加流行。通过组合两种类型的设计，最适用的设计技术可被使用于各种外围设备，和/或它使得有可能使用现有的同步子电路设计，而不必重新设计所有的子电路。混合设计的一个例子使用了异步运行处理器核心，其具有一个或多个同步运行外围电路，诸如定时器电路或存储器电路。在这个例子中，通常希望通过类似总线的连接来连接多个同步运行外围设备。

混合的同步异步设计对于在使用互相不同步的不同时钟的、不同的时钟控制子电路之间的通信也是有用的。在这种情形下，正如这里使用的，应当谈及异步通信子电路，而不是异步运行子电路，因为该子电路的主要部分具有时钟控制的操作。无论如何，在两个时钟控制的子电路之间的接口可以是异步运行子电路。

美国专利No.6,247,082说明了这种通信，其中触发器(flip-flop)被使用来在来自其中某一个时钟域的请求的情形下，在一个时钟域中捕获来自另一个时钟域的信号。这里的一个问题是亚稳定性的可能性，如果必须捕获的信号的跃迁(transition)与该必须捕获的信号所进入域的时钟信号的时钟边沿几乎重合，则会引发这样的问题。每个由这个时钟信号时钟控制的多个触发器可被级联放置，以减小这个问题。另一个解决方案是对于在其间必须进行捕获的所选时钟周期，延长时钟时段，以确保安全捕获。

美国专利5,884,100描述时钟选通和同步器的使用，由此取决于是从某一个时钟域还是从另一个时钟域做出传送请求而把来自某一个时钟域或另一个时钟域的时钟信号传递到存储器。

更一般地，即也是在混合设计中耦合完全异步运行子电路与时钟控制的运行子电路的情形下，需要握手接口电路。这样的接口电路的实现也是已知的。基本上，这种握手接口电路使用同步运行子电路的时钟的时钟脉冲来触发对于异步运行子电路的请求或应答信号。反过来，该接口电路可以在接收到来自异步运行子电路的请求或应答信号以后，用使能信号来标志同步运行子电路的选择的时钟脉冲。

取决于子电路的需要，可以实施阻塞接口或非阻塞接口。阻塞接口例如通过等待多个时钟周期或等待确认信号而延迟对于请求的应答，直至确保数据的接受性为止。一旦数据被存储在寄存器中供以后使用，非阻塞接口就接口应答该请求。

通过一旦数据被存储就自动生成确认，阻塞接口也可以被使用于当需要非阻塞通信时。然而，在接口是用于把数据从异步运行子电路写入到同步运行子电路的情形下，这样的接口比真正的非阻塞接口慢，因为确认总是需要一个时钟周期。非阻塞接口将是更快速的，但没有把它切换成作为阻塞接口来运行的已知方法。使用可以在通信之前在阻塞状态与非阻塞状态之间切换的接口还牵涉到延时。

如果来自异步运行子电路的数据不能以重复的时钟周期被施加到时钟控制的运行子电路而没有不希望的副作用，则发生另一个问题。为了避免这样的副作用，在没有数据来自于异步运行子电路的那些时钟周期内必须供应缺省数据到时钟控制的运行子电路。这可以通过在一个时钟周期后自动替代来自异步运行子电路的数据而被实现。然而，当异步运行子电路能够以高速率供应数据时，这可导致时钟周期的浪费。

其中，本发明的目的是提供一种具有在异步运行子电路与时钟控制的运行子电路之间的接口的电路，该接口能够作为阻塞接口和非阻塞接口运行，以及当它作为非阻塞接口运行时比阻塞接口更快速。

其中，本发明的目的是提供一种具有被耦合到总线的异步运行子电路的电路，该总线连接有多个时钟控制的运行子电路，其中该异步运行子电路能够选择是使用阻塞通信还是使用非阻塞通信来接口到总线，以及它在非阻塞通信期间比起在阻塞通信期间更快速。

其中，本发明的目的是提供一种具有在异步运行子电路与时钟控制的运行子电路之间的接口的电路，其中用于供应缺省数据的时钟周期的浪费被最小化。

本发明提供了一种如在权利要求1中阐述的电路。伴随握手请求一起供应的控制信号被使用来控制是将使用阻塞通信还是非阻塞通信。该电路包含握手单元，它们可以被链(chain)在不同的通道上，以在可选择的条件下应答请求。该控制信号被使用来改变通道，由此改变请求信号被应答的条件。

在一个实施例中，当控制信号选择非阻塞通信时使用通过握手单元的第一通道，以及当控制信号选择阻塞通信时把附加握手通道部分加到第一通道。优选地，控制信号被存储，以使得在存储之前和之后它可被使用在通过握手电路的通道中的不同地方。

在同步总线电路被接口到异步运行电路时，本发明是特别有用的。在这种情形下，本发明使得有可能供应来自异步运行子电路的地址和数据信息以在总线上使用。藉助于本发明，异步子电路在阻塞访问的情形下可以忍受与同步电路共享总线访问的规则的延迟影响，以及在非阻塞访问的情形下可以几乎无延迟地运行。

在另一个实施例中，如果从异步子电路没有新的数据可得到，则缺省替换电路被使用来供应缺省数据到同步子电路。来自异步子电路的数据或缺省数据被装载到诸如寄存器的贮存单元，以便供应到同步子电路。装载是在握手信号的控制下进行的，用于装载缺省数据的握手信号是在没有对于装载来自异步子电路的数据的请求待决时，响应于总线周期而有条件地生成的。例如，如果应当避免来自异步子电路的特定数据项在一个以上的周期内影响同步子电路，则这是有用的。该电路确保来自异步子电路的数据在一个周期后被替代。缺省地是使用无害的缺省数据，但如果来自异步运行子电路的新数据是可得到的，那么该电路确保避免不需要的、带有缺省数据的周期。

图1显示数据处理电路；

图2显示阻塞异步-同步接口；

图3显示非阻塞异步-同步接口；

图4显示具有可选择的阻塞的接口；

图5显示阻塞器电路；

图6显示缺省生成电路；

图7显示在使用中的时钟握手电路的实施例。

图1显示数据处理电路，其包含异步指令处理器10、外围设备握手电路12、异步外围设备14、异步-同步接口电路15、时钟电路16和同步外围设备17。异步处理器10具有外围设备握手连接11a、读数据输入11b、写数据/地址数据/控制数据输出11c和阻塞/非阻塞选择输出11d。外围设备握手电路12把异步处理器10的外围设备握手连接11a耦合到各个连接13，这些连接被分别耦合到异步外围设备14和异步-同步接口电路15。异步外围设备14具有被共同耦合到异步处理器10的数据输入11b的数据输出、以及被耦合到异步处理器10的输出11c的地址/数据/控制输入。虽然显示了两个异步外围设备14，但应当理解，可以存在大于2或小于2的任意数目的外围设备。在一个实施例中，不使用异步外围设备14，在这种情形下，外围设备握手电路12可以省略，以及外围设备握手连接11a可以直接连接到异步-同步接口电路15。

同步外围设备17被并行耦合到同步总线19，同步总线19包含时钟线、读数据线和写数据/地址/控制线。时钟电路16具有被耦合到总线19的时钟线的输出。读数据线被耦合到异步处理器10的读数据输入。总线19的写数据/地址/控制线被耦合到异步-同步接口电路15。外围设备14、17例如可包括定时器电路、存储器、IO接口专门功能处理电路(例如信号译码电路)等等。

异步-同步接口电路15被耦合在同步总线19和异步一侧之间，异步一侧包含来自外围设备握手电路12、异步处理器10的写数据/地址/控制数据输出和阻塞/非阻塞选择输出11d的连接。

运行时，异步处理器10执行指令程序。由于处理器10是异步的，所以在它的运行中通常不牵涉到时钟。处理器10的子电路交换握手信号，以协调它们的时序。某些指令使得异步处理器10访问选择的外围电路14、17。在这种情形下，异步处理器10在外围设备握手连接11a处生成握手请求以及在输出11c处供应一个地址。该地址用来表示外围设备14、17中所选择的一个。异步外围设备14接收该地址，并把该地址与它们本身的地址进行比较。没有检测到匹配的异步外围设备14立即向外围设备握手电路12表示：来自异步处理器10的请求可以被应答。检测到地址匹配的异步外围设备14根据来自异步处理器10的控制数据和/或写数据，启动外围设备行动，任选地写回读数据，并且当行动被充分完成时向外围设备握手电路12指示，以允许异步处理器继续进行。当外围设备握手电路12在它所有的连接13上从所有地方接收到信号：来自异步处理器10的请求可以被应答时，外围设备握手电路12应答该请求。

外围设备握手电路12可以以许多方式来实施，例如，每个连接13可以是握手连接，外围设备握手电路12执行“分叉(fork)”功能，把请求传递到所有的连接13，接收来自所有的连接13的反向应答，以及当从所有的外围电路接收到应答时生成返回到异步处理器10的应答。

异步-同步接口电路15操控由同步外围设备17处理的请求。基本上，异步-同步接口电路15捕获来自异步处理器10的写数据/地址/控制数据，以及在由时钟电路18生成的时钟周期内把捕获的信息施加到总线19。

按照本发明，异步-同步接口电路15被安排成支持两种类型的访问：阻塞访问和非阻塞访问。阻塞访问与非阻塞访问的不同点在于：阻塞访问牵涉到在来自异步处理器10的请求被应答之前的更多的行动。在阻塞访问期间，异步-同步接口电路15在向外围设备握手电路12表示来自异步处理器10的请求可被应答之前等待来自所选的外围设备17的确认信号。在非阻塞访问期间，异步-同步接口电路15在表示请求可被应答之前不等待确认。在非阻塞访问期间一旦捕获到用于施加到总线19的写数据/地址/控制信息，异步-同步接口电路15就表示请求可被应答。

典型地，由异步处理器10执行的指令指示应当使用阻塞访问还是非阻塞访问。这取决于在执行初始指令来访问外围设备17后，异步处理器10是否应当在该初始指令被外围设备17执行之前不执行后续的指令。如果是的话，则异步处理器10在它发出对由初始指令定义的访问的请求时在输出11d上断言(assert)“阻塞信号”。如果不需要等待，则异步处理器10不在输出11d上断言“阻塞信号”。阻塞访问例如可被使用于当一个外围设备的写指令必须在由另一个外围设备操控的读指令之前完成时，当在执行某些指令之前写入数据来启动定时器时等等。非阻塞访问例如可被使用于到一个不需要立即被读取的闪速存储器外围设备的写操作。

图2示意地显示支持阻塞访问的现有技术异步-同步接口电路15的实现。通过使用用于异步电路部件的标准化符号画出了该电路。使用这些符号是因为它们是从表达请求和应答信号的方式中抽象的。

众所周知，握手连接存在有不同的实现。本发明应用于使用任何这样的实现或这样的实现的组合的电路。例如，一族这样的实现使用两个信号导体，一个用于把请求信号从第一电路部件发送到第二电路部件的请求导体，和一个用于把应答信号从第二电路部件发送回第一电路部件的应答导体。在一个四阶段协议中，请求信号和应答信号分别牵涉到请求和应答导体的电位的可变长度脉冲，该脉冲的长度由在电路之间的交互作用来确定。请求信号的脉冲的下降沿跟随在应答信号的脉冲的上升沿后面，以及应答求信号的下降沿跟随在请求信号的下降沿后面。在一个二阶段协议中，请求和应答由在请求和应答线上电位的单个跃迁(上-下或下-上)来发信号通知。其它协议可能颠倒某些信号电平的意义，或使用电流电平而不是电压电平。另外的一些协议可能使用单个导体用于请求和应答信号，例如通过提升和随后浮动电位来发信号通知请求，以及通过降低和随后浮动电位来发信号通知应答。

图2使用与实际的实现无关的符号表示法。象圆形或长方形那样的符号被使用来表征电路部件，以及线被使用来表征握手连接。在线的开始处在圆圈上的黑点表示“主动端口”，即由圆圈表征的电路部件来生成请求。空心点表示“被动端口”，即由圆圈表征的电路部件来生成应答，而不论这些信号的实际的实现。每个部件的实现取决于由圆圈中的标记表示的功能和协议的类型。

例如，一个部件(由“seq”标记)是定序器，它在它的空心点端上接收到请求后，首先在第一黑点端(标记以“1”)上执行第一次握手(请求的传输+应答的接收)，以及在完成该第一次握手后在第二黑点端(标记以“2”)上执行第二次握手。在完成该第二次握手后，该定序器在空心点端上应答原先的请求。在二阶段协议的情形下，仅仅通过连接(a)空心点端的请求线到第一黑点端的请求线，(b)第一黑点端的应答线到第二黑点端的请求线，以及(c)第二黑点端的应答线到空心点端的应答线，而实现这个部件。在四阶段协议中，可以使用Muller C单元来实现这个功能。

作为另一个例子，传送部件(由“trf”标记)在它的空心点端上接收到请求后，在它的黑点端上执行握手以及在该黑点端上供应来自输入端子的数据。当在黑点端上完成握手后，应答在空心点端上的请求。这个电路的实现也经常只牵涉到导体的连接。

作为再一个例子，变量贮存部件(标记以“var”)在从它的空心点端接收到请求后，存储来自该空心点端的数据。所存储的数据在输出处被输出。这个电路典型地牵涉到由请求信号控制的锁存电路。

作为又一个例子，“边沿”部件(标记以“edge”)具有空心点端和时钟端。边沿部件在它的空心点端上接收请求，以及当在它的边沿输入端子上检测到预定的规定极性的下一个后续信号边沿后(典型地在检测到一种类型的边沿，例如正边沿后)返回应答。这个部件例如可以通过使用时钟控制的触发器来实现，该触发器输入请求信号和输出应答信号，以及由时钟信号的边沿来进行时钟控制。但这种类型的实现可能遭受亚稳定性问题，该问题可以利用更加复杂的实现来对抗(counter)，例如使用互相排斥单元来检测跟随该请求的时钟信号。

图2显示具有数据接口20和时钟接口26的阻塞异步同步接口20、26。该数据接口具有：数据输入200，它被耦合到异步处理器10(未示出)的写数据/地址/控制数据输出；以及握手端202，它典型地被连接到外围设备握手电路12(未示出)或直接连接到异步处理器10。该数据接口包含第一和第二定序器22、24，传送部件28和变量贮存部件29。时钟接口26包含具有时钟输入204的边沿部件260和具有输入208的确认部件262。

握手端202被耦合到第一定序器22的被动端口，第一定序器22把它的按序的第一主动端口耦合到边沿部件260的被动端口。第一定序器22的按序的第二主动端口被耦合到第二定序器24的被动端口，第二定序器24又把它的按序的第一主动端口耦合到传送部件28的被动端口。传送部件28把它的主动端口耦合到变量贮存部件29。第二定序器24的按序的第二主动端口被耦合到确认部件262的被动端口。

运行时，第一定序器22通过生成给边沿部件260的请求而响应来自输入202的请求，边沿部件260在时钟输入204处的下一个时钟跃迁后应答。作为响应，第一定序器22发送请求到第二定序器24。第二定序器然后首先生成给传送部件28的请求，作为响应，传送部件28使得变量贮存部件29存储源自数据输入202的数据，以及随后把存储的数据施加到输出206。当完成这些操作时，传送部件28向第二定序器24的按序的第一主动端子应答该请求。接着，第二定序器24在它的按序的第二主动端子发送请求到确认部件262。

确认部件当其在它的输入208接收到确认信号时应答该请求。确认信号确认：握手可以被解除阻塞，因为对数据输出206进行接收的电路(未示出)已处理该数据。典型地，这个确认信号是来自同步外围设备(未示出)的应答输出处的脉冲，但也可以使用其它类型的确认，例如可以响应于在时钟输入204处的时钟时段的结束而生成自动确认，其中该时钟时段从触发边沿部件260的应答信号的边沿开始，或者可以在该边沿之后、或在给确认部件262的请求之后以预定延迟来生成确认，等等。

响应于来自确认部件262的应答信号，第二定序器24在它的被动端口向第一定序器22应答该请求，第一定序器22又应答来自握手端202的原先的请求。应当看到，这样地执行阻塞事务，意义在于最终的应答信号必须等待数据处理的结束，数据处理的结束由确认部件262确认。

图3显示能够操控非阻塞握手的一个修改的电路。这个电路包含在数据接口20和时钟接口26前面的流水线级(pipeline stage)30。流水线级30包含传送部件300、变量贮存部件302、联结(join)部件304、定序器306和转发器(repeater)部件308。联结部件304具有当其在它的所有被动端口上接收到请求时在它的主动端口生成一个请求，和当其在它的主动端口上接收到应答时应答后一请求的功能。再次地，这个部件存在许多已知的实现。例如在四阶段协议的实现中，使用C单元，其输入被耦合到被动端子的请求线以及其输出被耦合到主动端口的请求线，主动端口的应答线被耦合到两个被动端口的应答线。转发器部件308具有生成请求的功能，一开始它主动地生成请求，后来它一接收到以前的应答就生成请求。再次地，这个部件存在许多已知的实现。

在运行时，定序器306首先把来自转发器308的请求传递到联结部件，作为响应，联结部件304在握手接口202处一接收到请求就生成给传送部件300的请求。给传送部件300的请求使得来自输入200的数据被存储到变量贮存部件302中，在存储后，联结部件304向握手接口202和定序器306应答该请求。定序器306然后与数据接口20握手，此后，转发器308生成下一次握手。

应当看到，这样该电路是非阻塞的，意义在于一旦数据被存储到变量贮存部件302中，来自握手接口202的请求就被应答，但这通常是在接收到数据已被处理的确认之前。如果当握手接口202处的请求到达时在变量贮存部件302中的先前的数据仍没有被传送，则对该请求的应答在下一个数据被存储前等待，直至先前的数据被复制为止。但即使在那时，该电路也不等待确认。

图4显示根据阻塞控制信号提供阻塞或非阻塞运行的电路。为了说明起见，阻塞控制信号被看作是在数据输入200上的数据的一部分。除了图3的部件以外，图4还包含阻塞控制电路40。阻塞控制电路40包含第一和第二定序器41、42，钝化器(passivator)43和选择部件44、45。第一定序器41被插入在流水线级30的握手端与握手端202之间，使它的被动端口耦合到握手端202，而它的按序的第一主动端口被耦合到流水线级30的联结端口。第二定序器42被插入在数据接口20与时钟接口26之间，使它的被动端口耦合到数据接口20的第二定序器(未示出)，而它的按序的第一主动端口被耦合到时钟接口26的确认部件(未示出)。第一和第二定序器41、42的按序的第二主动端口通过各自的选择部件44、45被耦合到钝化器43的被动端口。选择部件44、45具有控制输入，其分别被耦合到数据输入200和数据输出206，用来从数据中接收阻塞控制信号。钝化器43具有当在两个端口上接收到请求时在它的端口上应答请求的功能。它例如可被实施为联结部件，该联结部件传输它的主动端口上的请求为它的主动端口上的应答。

运行时，当阻塞控制信号用信号通知阻塞运行时，选择部件44、45把来自第一和第二定序器41、42的请求传递到钝化器43。结果，仅当接收到伴随数据已被处理的确认，来自握手接口202的请求才被应答。流水线级30正常运行，以及以非阻塞方式把应答返回到第一定序器41。但在第一定序器41可以在握手端202处应答以前，它必须等待直至钝化器43应答为止。钝化器43只在数据接口200已请求确认且时钟接口26已确认数据已被处理时才这样做。结果，实现了阻塞运行。

当阻塞控制信号用信号通知非阻塞运行时，选择部件44、45自动应答来自第一和第二定序器41、42的请求。在这种情形下不牵涉到钝化器43。结果，一旦流水线级30应答，来自握手接口202的请求就被应答。结果，实现了非阻塞运行。

可以指出的是，选择部件44、45分别在数据输入200和数据输出202处数据中的阻塞控制信号的控制下运行。这使得有可能在第一定序器41保持等待来自钝化器43的应答的同时(这只在当数据输出206处存在阻塞数据时才会发生)，完成操控先前的非阻塞数据。

图5显示选择部件44的实施例的例子。在这个例子中，选择部件包含传送部件50、“分情况(case)”部件52和“运转(run)”部件54。分情况部件通过在其主动端口的选定主动端口处生成请求，而响应于在它的被动端口处伴随有数据的握手，其中该选定主动端口是根据该伴随的数据而选择的。在所选定的主动端口之一处的随后的应答信号导致在被动端口处的应答。运转部件54自动地用应答来回复进入的请求。两个部件本身是已知的，并可以以许多方式来容易地实施。

运行时，分情况部件52把来自传送部件50的请求传递到运转部件54或到钝化器(未示出)，这取决于阻塞控制信号。当请求被传递到运转部件54时，它立即在选择部件44中被应答。当请求被传递到钝化器时，应答必须等待来自钝化器的应答。

应当看到，图上描述的电路仅仅用作为例子。许多替换例是可能的。例如，多个流水线级可被堆叠在数据接口20的前面。如果先前的数据仍待决的话，这将在非阻塞运行中加速对请求的应答。而且，虽然显示了诸如传送、变量贮存、定序器部件等等的分开的握手部件，但应当看到，在实际的实现中，不同连接的部件的功能可被组合成一个单个部件。只要是因为由单个握手部件或部件的组合执行的相同功能可以被不同的组合执行，那么具有相同功能效果的、部件的许多不同组合也是可能的。作为另一个例子，选择电路45可以从其在第二定序器42与钝化器43之间的位置移动到在数据接口20与第二定序器42之间的位置。

图6显示阻塞接口20、26的替换实施例的例子，其中对于那些时钟边沿也执行缺省数据的替换，因为对于那些时钟边沿没有数据可从数据输入200得到。相比于图2的阻塞接口20、26，这个实施例的主要修改在于，时钟边沿被使用来主动生成请求(不是响应于在阻塞接口的外部握手接口处的请求)，以及生成的请求取决于来自外部握手接口的请求是否待决而以不同的方式被路由。如果发现来自外部握手接口的请求为待决，则时钟边沿生成的请求被使用来与外部请求相组合以控制外部数据的装载。如果发现没有来自外部握手接口的请求是待决的，则时钟边沿生成的请求被单独使用来控制缺省数据的装载。这样，尽可能多地避免了不必要的对于装载缺省数据的请求。

对于这个用途来说，关键部件是：主动时钟握手电路60，其响应于时钟边沿而主动生成请求；分情况部件67，其取决于来自外部握手接口202的请求的存在而路由请求；以及混合器部件63，其取决于时钟边沿生成的请求被路由的方式而传递外部数据或缺省数据。

图6显示在传送部件28与变量贮存部件29之间的混合部件63。混合部件或是传输来自数据输入200的真实数据(经由主数据传送部件28接收的)或是传输来自缺省数据源62的缺省数据。而且，该接口包含主动时钟握手电路60、状态部件64、联结部件65、缺省传送部件66、分情况部件67和定序器68。该电路的握手输入被耦合到状态部件64的被动端口，状态部件64具有主动端口，其被耦合到联结部件65的第一被动端口。联结部件65具有主动端口，其被耦合到主数据传送部件28的被动端口。主动时钟握手电路60具有被耦合到边沿部件260的第一输入和被耦合到状态部件64的输出的第二输入。主动时钟握手电路60的输出被耦合到分情况部件67的被动端口。分情况部件67具有两个主动端口，一个被耦合到缺省数据传送部件66，而另一个被耦合到定序器68的被动端口。定序器68的按序的第一主动端口被耦合到联结部件65，以及定序器68的按序的第二主动端口被耦合到时钟接口电路26。

运行时，主动时钟握手电路60用来响应于同步电路的时钟的时钟边沿而生成握手请求，伴随以表示它是否在阻塞接口的异步握手输入处检测到请求的控制值。取决于该控制值，如果在异步握手输入没发现有请求待决，分情况部件67便把该请求传递到缺省传送部件66，或者如果发现有请求待决，则把该请求传递到定序器68。如果请求被传递到缺省传送部件66，则这个部件接着传递该请求，使得变量贮存部件29存储经由混合器63来自缺省数据寄存器62的缺省数据。一旦完成这一点，就向主动时钟握手电路60应答该请求。

如果请求被传递到定序器68，则定序器首先发出请求到联结部件65，联结部件65也接收来自阻塞电路的异步握手输入202的请求。当两个请求都已到达时，联结部件65生成给主数据传送部件28的请求，主数据传送部件28传递该请求，使得变量贮存部件29存储经由混合器63来自数据输入200的主数据。联结部件然后向异步握手输入202和定序器68应答。定序器68然后在它的按序的第二主动端口处发出请求到时钟接口，以便接收确认。一旦接收到确认，定序器68就向主动时钟握手电路60应答，以致下一个时钟边沿可被操控。

图7显示具有采样部件、转发器、定序器和传送部件的主动时钟握手电路60的实施例。转发器用来生成请求，定序器把该请求首先施加到时钟接口的边沿部件，以及当该边沿部件已应答时施加到传送部件。这样，边沿部件被有效地变换成主动部件，它响应于时钟边沿去生成请求，而不是等待来自阻塞接口的握手输入的请求。

传送部件和采样部件与状态部件64合作来拾取控制值，这取决于在阻塞接口的握手输入处请求是否待决。状态部件是把握手从它的被动端口(被连接到阻塞接口的握手输入)传递到它的主动端口、并输出关于请求是否待决的信息的部件。在简单的实施例中，状态部件仅仅是在主动与被动端口之间的连接线，带有用于该信息的分接(tap)。采样部件在它接收到请求时采样该被分接的信息的值，以及返回采样值。在原理上，这可以用由请求进行时钟控制的锁存器来实施，但在实践中优选地使用具有对抗亚稳定性问题的措施的已知电路。传送部件接收来自定序器的请求(在时钟边沿后生成的)；发送请求到采样部件以捕获信息，以及当该请求被应答时，传送部件把请求连同采样的控制值一起输出到分情况部件67。

应当看到，图6的阻塞握手接口20、26在图3和4的电路中可以被替换，这样，得到非阻塞的或可控阻塞或非阻塞的接口，如果在时钟周期内没有真实数据可得到以供使用的话，那么其响应于时钟边沿而供应缺省数据。在某种意义上，接口的同步侧因此变为非阻塞的，因为在这一侧的运行可以进行下去，而无需来自异步侧的请求。

虽然已描述了本发明的特定的实现，但应当看到，本发明并不限于这些实现。有重要性的是在接口的外部端子处产生用于装载数据和用于应答请求的适当的握手信号，以允许在阻塞或非阻塞后应答、和/或响应于时钟边沿而用握手替换缺省数据，这些握手仅仅在没有外部请求是未解决的时候才发生。可以使用具有相同功能的其它电路。事实上，即使所显示的图也代表不同的电路，因为所显示的异步部件的不同实现是可能的。以这样的实现的电路甚至可以实施异步部件的组合的功能。

Claims (10)

1.一种数据处理电路，包括：

-异步运行子电路(10)，其具有握手端口(11d)和输出端口(11c)，握手端口(11d)被安排成发送请求信号和接收应答信号，输出端口(11c)被安排成供应伴随该请求信号的数据和阻塞/非阻塞控制信号；

-时钟控制的运行子电路(16，17)，其具有数据输入；

-贮存单元(302)，其具有被耦合到该异步运行子电路(10)的输出端口(11c)的输入和被耦合到该时钟控制运行子电路(16，17)的数据输入的输出；

-应答电路(图4)，其被安排成响应于该请求信号而生成应答信号，该应答电路(图4)包括：通过应答电路的握手单元的第一通道(30，41)，用于在把输出处的伴随该请求的数据存储到贮存单元后生成应答信号；和通过应答电路的握手单元的第二通道(30，41，43)，用于在检测到时钟控制的运行子电路(16，17)的时钟周期后生成应答信号，其中该时钟控制的运行子电路接受伴随该请求的数据；

-通道选择电路(44)，其被安排成根据伴随该请求信号的阻塞/非阻塞控制信号的值来控制握手端口(11d)是使用第一通道(30，41)还是使用第二通道(30，41，43)去接收应答信号。

2.按照权利要求1的数据处理电路，其中第二通道(30，41，43)包括第一通道(30，41)加上附加通道(43)，该附加通道(43)被安排成在检测到所述时钟周期后传递来自第一通道的应答信号。

3.按照权利要求2的数据处理电路，包括：

-一控制电路(40)，其被耦合到该附加通道(30，41，43)，其中所述通道选择电路(44)被安排成当阻塞/非阻塞信号的值具有第一逻辑电平时，通过第二电路通道来路由应答信号，以及其中

-该贮存单元(302)被安排成存储数据以及随数据供应的阻塞/非阻塞信号的值，该贮存单元(302)把所存储的值供应到控制电路(40)，该控制电路(40)被安排成禁止应答信号的传递，直至所存储的值呈现第一电平。

4.按照权利要求2的数据处理电路，包括：

-握手定序器(41)，其具有被动端口、按序的第一主动端口和按序的第二主动端口，该被动端口被耦合到异步运行子电路(10)的握手端口(11d)，该第一应答电路通道被耦合到该按序的第一握手端口；

-有条件路由电路(40)，其具有被动端口和路由端口，使该被动端口耦合到该握手定序器(41)的按序的第二握手端口，该有条件路由电路(40)被安排成当阻塞/非阻塞控制信号的值具有第一逻辑电平时无条件地应答来自该按序的第二主动端口的请求，以及当阻塞/非阻塞控制信号的值具有第一逻辑电平时把按序的第二主动端口耦合到该路由端口；

-阻塞应答电路(43)，其具有被耦合到路由端口的端口，以及被安排成在接收到所述时钟周期后应答来自该路由端口的请求。

5.按照权利要求1的数据处理电路，包括：

-另一个贮存单元(29)，其被耦合在该贮存单元(302)与时钟控制的运行子电路(16，17)的数据输入之间；

-缺省替换电路(62，63，66)，其被耦合在该贮存单元(302)与该另一个贮存单元(29)之间，具有一控制输入，用于根据在控制输入处的信号而使得缺省数据或来自贮存单元的数据被存储在该另一个贮存单元中；

-请求检测电路(60，64，65，67，68)，用于在该时钟控制的运行子电路(16，17)的时钟边沿期间检测来自异步运行子电路(10)的握手端口(11c)的请求是否待决，该请求检测电路(60，64，65，67，68)被耦合到该缺省替换(62，63，66)电路的控制输入，以在没有请求为待决时促成缺省数据的替换。

6.按照权利要求1的数据处理电路，其中该时钟控制的运行子电路(16，17)包括具有总线(19)和多个总线单元(17)的总线子系统，其中该总线具有地址线(18)和数据线，该多个总线单元(17)被耦合到该地址线(18)和数据线，所有的总线单元(17)在定义时钟周期的公共时钟(16)的控制下工作，在异步运行子电路(10)的数据输出处产生的数据定义地址信息和数据信息，该贮存单元(302)被耦合到数据和地址线(18)，用于分别输出地址信息和数据信息到总线(19)。

7.一种在异步运行子电路(10)与时钟控制的运行子电路(16，17)之间传送数据的方法，该方法包括：

-供应来自异步运行子电路(10)的、伴随有阻塞/非阻塞控制信号的数据信号；

-当数据信号和控制信号正被供应时从异步运行子电路(10)发出请求信号；

-至少在随该数据供应的控制信号具有第一值时，响应于该请求而存储该数据；

-经由通过握手电路(20，30，40)中的握手单元的通道来路由该请求信号，该握手电路被安排成响应于请求信号而生成给异步运行子电路(10)的应答信号；

-根据该控制信号来修改通过该握手单元的通道，以使得当随该数据供应的控制信号具有第一值时，在把输出处伴随该请求的数据信号存储到贮存单元后生成该应答信号，以及在检测到时钟控制的运行子电路的时钟周期后生成该应答信号，其中当控制信号具有第二值时时钟控制的运行子电路接受伴随该请求的数据。

8.按照权利要求7的方法，包括：

-当控制信号呈第一值时，使用第一通道(30，41)；

-当控制信号呈第二值时，使用包括第一通道(30，41)和附加通道部分(43)的第二通道(30，41，43)；

-在存储数据后生成给附加通道部分(43)的中间应答信号；

-当控制信号呈第二值时，把该中间应答信号传递到附加通道部分(43)；

-在检测到所述时钟周期后，把应答信号通过附加通道部分(44)转发到异步运行子电路(10)。

9.一种数据处理电路，包括：

-异步运行子电路(10)，其具有握手端口(11d)和用于供应数据的输出端口(11c)；

-时钟控制的运行子电路(16，17)，其具有数据输入和时钟输出；

-贮存单元(29)；

-缺省替换电路，其被耦合在贮存单元(302)与输出端口之间，该缺省替换电路具有第一和第二握手端口，该缺省替换电路被安排成响应于握手请求，根据握手请求是在第一握手端口还是在第二握手端口供应的，而把缺省数据或来自输出端口的数据供应到贮存单元(29)；

-请求生成电路(60，62，63，64，65，66，67，68)，其被耦合到握手端口(11c)、该缺省替换电路的第一与第二被动端口和时钟输出，并且被安排成在检测到来自时钟输出的后续时钟边沿后，响应于在握手端口处的请求而生成在第一被动端口处的主请求，以及仅仅当在各个时钟边沿时刻没有来自异步运行子电路的握手端口的请求为待决时，响应于各个时钟边沿而生成在第二被动端口处的一个或多个缺省请求。

10.一种在异步运行子电路(10)与时钟控制的运行子电路(16，17)之间传送数据的方法，该方法包括：

-检测在时钟控制的运行子电路(16，17)的时钟边沿期间来自异步运行子电路(10)的握手端口(11d)的请求是否待决；

-在接收到时钟边沿后，响应于在握手端口处的请求而生成在第一中间握手端口处的主请求；

-仅仅当没有来自异步运行子电路的握手端口(11d)的请求待决时，响应于时钟边沿而生成在第二中间握手端口处的缺省请求；

-分别响应于该主请求和缺省请求而把缺省数据或来自异步运行子电路的输出端口的数据复制到贮存单元中；

-把来自贮存单元的所存储的数据供应到时钟控制的运行子电路。

Images