KR940005436B1 - 웜홀 라우팅 방법을 사용하는 스위칭 소자 - Google Patents

웜홀 라우팅 방법을 사용하는 스위칭 소자 Download PDF

Info

Publication number
KR940005436B1
KR940005436B1 KR1019910025371A KR910025371A KR940005436B1 KR 940005436 B1 KR940005436 B1 KR 940005436B1 KR 1019910025371 A KR1019910025371 A KR 1019910025371A KR 910025371 A KR910025371 A KR 910025371A KR 940005436 B1 KR940005436 B1 KR 940005436B1
Authority
KR
South Korea
Prior art keywords
switching
data
output
input
routing
Prior art date
Application number
KR1019910025371A
Other languages
English (en)
Other versions
KR930013981A (ko
Inventor
김상범
이규호
이훈복
박치항
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019910025371A priority Critical patent/KR940005436B1/ko
Publication of KR930013981A publication Critical patent/KR930013981A/ko
Application granted granted Critical
Publication of KR940005436B1 publication Critical patent/KR940005436B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용 없음.

Description

웜홀 라우팅 방법을 사용하는 스위칭 소자
제1도는 본 발명의 스위칭 소자가 사용되는 개략적인 블럭구성을 나타낸 개략도.
제2도는 본 발명의 스위칭 소자에서 사용되는 패킷의 형태를 나타낸 개략도.
제3도는 본 발명의 스위칭 소자의 전체구성을 나타내는 블럭도.
제4도는 본 발명의 스위칭 소자의 기본스위칭 모듈로 사용되는 3×3 스위칭 모듈의 구성을 나타내는 블럭도.
제5도는 본 발명의 스위칭 소자간의 플릿전송을 제어하는 전송제어신호의 구성과 동작설명을 위해 나타내는 타이밍도.
제6도는 본 발명의 스위칭 소자에서 기본스위칭 모듈로 사용하는 3×3 스위칭 모듈의 데이타 패스의 구조를 나타내는 블럭도.
제7도는 본 발명의 스위칭 소자에서 기본스위칭 모듈로 사용하는 3×3 스위칭 모듈의 데이타 패스 동적 설명을 위해 나타내는 타이밍도.
제8도는 스위칭 모듈의 입출력부에 한개의 플릿만을 저장할 수 있는 버퍼를 가진 경우의 데이타 패스를 위해 블럭구성도를 나타내는 개략도.
제9도는 스위칭 모듈의 입출력부에 한개의 플릿만을 저장할 수 있는 버퍼를 가진 경우의 데이터 패스를 동작설명을 위해 나타내는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1a∼1d : 스위칭 소자(Switching element)
2a∼2d : 프로세싱 소자(Processing element)
3a∼3d : 양방향포트 4a∼4d : 단방향포트
5a∼5d : 3×3 스위칭 모듈 6a∼6d : 버스중재기
7a∼7c : 입력부 8a∼8c : 출력부
9a∼9f : 머지유닛 10 : 전송제어라인
14, 16 : 입력래치 15 : 라우팅 태그해석기
19 : 라우팅 태그 수정기 18, 20 : 출력래치
21 : 입력래치 22 : 출력래치
본 발명은 병렬처리 컴퓨터의 인터커넥션 네트워크 시스템(interconnection network system)에 사용되는 스위칭 소자와 그 동작에 관한 것으로, 특히 웜홀라우팅(wormhole routing) 방법을 사용하는 스위칭 소자에 관한 것이다.
본 스위칭 소자는 기본적으로 제1도에서 보는것처럼 스위칭 소자(switching element)(1a)∼(1d)에 프로세싱 소자(processing element)(2a∼2d)을 연결하여 매쉬(mesh) 형태의 네트워크(network)를 구성하는 데 사용한다.
한 프로세싱 소자에서 다른 프로세싱 소자로 데이타를 보내기 위해서는 보내고자하는 데이타의 첫부분에 목적지와 자신의 상대적인 주소를 첨가하고 데이타의 마지막 부분에 데이타의 끝을 알리는 비트를 첨가하여 제2도에서 보이는 것과같은 패킷(Packet)을 만든다.
이렇게 만들어진 패킷을 스위칭 소자로 보내면 스위칭 소자는 패킷의 첫부분에 들어있는 목적지 주소를 참조하여 원하는 곳으로 패킷을 보낸다.
패킷의 구성은 이 패킷의 흐름을 제어할 수 있는 최소의 데이타 단위인 플릿(flit : flow control digits)들의 연속으로 이루어지고 특히, 패킷의 첫부분에 라우팅 정보를 담고있는 플릿은 라우팅 태그(routing tag)라고 하며 패킷의 마지막을 알리는 비트를 테일비트(tall bit)라고 한다.
패킷이 스위칭 소자의 입력포트로 들어오면 다음 출력포트로 내보내기 위한 방법이 필요한데 본 스위칭 소자는 라우팅 태그를 검사하여 출력포트가 결정되었으면 패킷의 진행을 제어하는 방법으로 웜홀 라우팅 방법을 사용하였다. 웜홀 라우팅 방법은 회선스위칭(circuit switching) 방법과 패킷스위칭(packet switching) 방법의 한변형된 방법으로 패킷스위칭에서는 데이타를 다음 출력포트로 보내기 위해서 일단 자신의 스위칭 소자로 모든 패킷을 저장하지만, 웜홀라우팅 방법에서 모든 패킷을 저장하지 않고 다음 경로를 결정하는데 필요한 최소의 데이타만을 저장하고 라우팅 태그를 해석하여 다음 출력포트로 바로 데이타를 전송한다. 그러므로 웜홀 라이팅 방법으로 진행한 데이타들은 지나온 경로에 따라 스위칭 소자에 파이프 라인 형태로 존재하게된다.
본 발명은 파이프 라인형태로 진행하는 데이타들을 연속적으로 효과적으로 진행시킬수 있게하고, 또한 태그해석과 경로설정, 라우팅태그 수정과정을 각 데이타 패스의 파이프 라인상에서 분리수행 시키도록 하여 클럭의 속도를 높일수 있게 하고, 안정된 동작을 수행시키도록한 것이다.
이를 위하여 제3도에는 본 스위칭 소자의 전체구성도를 나타내고 있는데 다른 스위칭 소자들과 연결되는 4개의 양방향포트(3a)∼(3d)와 프로세싱 소자와 연결되는 2개의 단방향포트(4a)∼(4b)를 갖고, 스위칭 소자를 구성하는 기능블럭은 제3도에 보는것처럼 4개의 3×3 스위칭 모듈(5a)∼(5d)과 4개의 버스중재기(6a)∼(6d)로 구현하였다. 3×3 스위칭 모듈은 버스중재기로 연결되는 2개의 입출력포트와 다른 3×3 스위칭 모듈이나 프로세싱 소자로 연결되기 위한 1개의 입출력포트로 구성된다.
제4도는 3×3 스위칭 모듈의 구성도를 나타낸 것으로서, 이 스위칭 모듈은 3개의 입력부(input control unit)(7a)∼(7d), 3개의 스위칭부(switching unit), 3개의 출력부(output control unit)(8a)∼(8c)로 구성되며 각각의 기능은 다음과 같다.
입력부는 입력포트로 들어온 패킷을 보낸 출력채널을 결정하고 그 채널에 대해서 채널사용을 요구한다.
채널의 사용권을 얻으면 뒤따르는 모든 플릿을 테일비트가 검출될때까지 출력부로 전달하며 다음 패킷을 받아들이는 동작을 반복한다.
스위칭부는 선택기(multiplexer)의 채널요구중재기로 이루어진 2 : 1 머지유닛(merge unit)(9a)∼(9f)으로 구성되며, 3 : 1 스위칭부를 구성하기 위해서 2개의 2 : 1 머지유닛이 사용된다. 이 스위칭부는 3개의 입력부로부터 채널요구를 받으며 그중에서 하나의 선택하고 선택된 채널에 해당하는 신호를 선택기에 보내어서 이 채널의 데이타 통로를 열어준다.
출력부는 스위칭부로 부터 플릿을 받으면 출력부에 연결된 출력버스로 이 플릿을 보내는 역할을 하는데 이 버스에는 여러개의 스위칭 모듈의 출력부가 연결되어 있으므로 다른 출력부의 요구와 버스사용권 중재를 거쳐서 응답을 받으면 데이타를 전송하고 다음 플릿을 받아들이는 동작을 반복한다.
결국 스위칭 소자로 들어온 데이타는 입력부, 스위칭부, 출력부를 거쳐서 다음 스위칭 소자 또는 다음 스위칭 모듈로 전송되게 되는데 입력부에서 스위칭부를 통하여 경로를 만드는 스위칭단계와 출력부에 도착한 데이타를 다음 스위칭 소자의 입력부로 전달하는 전달단계로 나누어 생각할 수 있다.
스위칭 단계에서 필요한 동작은 라우팅 태그해석(routing tag decoding), 경로설정(path setting), 라우팅 태그수정(routing tag modification)으로 이루어진다.
경로를 정하기 위해서는 먼저 라이팅 태그를 해석해야하고 다음, 스위칭부를 제어하여 원하는 경로를 만든다.
이때 진행한 경로에 대한 결과를 다시 라우팅 태그에 기록(라우팅 태그수정)하여 다음 스위칭 소자에 전달하여야 한다. 전달 단계에서의 기능은 인접스위칭 소자에 데이타를 전달하는 과정으로 다수의 3×3 스위칭 모듈의 출력포트에서 하나의 버스를 공유하고 있으므로 버스중재기능(bus arbitration)과 데이타 전달기능(data transfer)으로 이루어진다.
전달 단계에서 여러개의 채널이 한 버스에 연결되므로 전송제어가 간단하고 제어라인을 줄인수있는 전송방법을 사용하는 것이 바람직하다.
본 스위칭 소자의 설계에 사용한 전송제어라인은 1개의 양방향 제어라인을 사용하였으며 제5도에 전송제어라인과 전송타이밍을 나타내었다.
전송제어라인(VA)(10)은 오픈콜렉터 회로를 사용하고 있으며 초기상태에 VA제어라인의 제어권은 전송측에서 가지고 'low'상태(11)로 유지하고 있다가 데이타가 준비되면 클럭의 상승에지(rising edge)에서 'high'상태(12)로 만들고 제어권을 수신측에 넘겨준다.
수신측에서는 데이타를 받을 준비가되면 VA제어라인을 클럭의 하강에지에서 1/2클럭동안 'low'상태(13)로 유지하고 있다가 클럭의 상승에지에서 데이타를 입력래치에 싣는다.
이상과 같은 스위칭 모듈의 동작 및 전송타이밍을 사용하여 전송지연을 일으키지 않고 최적의 파이프라인이 구성될 수 있는 데이타 패스를 설계하였다.
제6도는 입력부와 출력부에 두개의 플릿이 저장되고, 입력버스와 연결된 입력부의 첫번째 래치(latch)후에 라우팅 태그해석기(15)를 위치하고 입력부의 두번째 래치(16)뒤에 스위칭부(17)를 위치시키며 출력부의 첫번째 래치(18)뒤에 라우팅 태그수정기(19)를 위치시키고 출력부의 두번째 래치를 출력버스를 연결시킨 데이타 패스의 구조를 나타내었다.
제7도는 제6도의 데이타 패스에 대한 동작타이밍을 나타낸 것이다.
이에비해 보통 웜홀라우팅 제어에 사용되는 플릿 하나만을 저장하는 버퍼를가진 데이타 패스의 구조를 제8도에 나타내었고, 제9도는 제8도의 데이타 패스에 대한 동작타이밍을 나타내었으며 이하 제6도의 본 발명과 비교 설명하였다.
제8도에서 처럼 하나의 플릿을 저장할 수 있는 버퍼를 가진 데이타 패스의 경우의 동작을 살펴보면, 입력부의 래치(21)에서는 클럭의 상승에지에서 데이타를 싣고 출력부의 래치(22)에서는 클럭의 하강에지에서 데이타를 싣는 동작을 기본으로 한다.
그럼 여기서 제9도를 참조하여 자세한 동작을 살펴보면 입력부의 래치에서의 동작은 클럭은 상승에지에서 라우팅 태그를 입력래치에 실은후(23) 1/2클럭동안의 라우팅 태그해석(24)과 1/2클럭동안의 스위칭부의 경로확보(25)후에 출력래치가 비어있으면 VA제어라인을 'high'상태(26)로 만든다.
그러나 이때에는 클럭이 상승에지에 있으므로 출력래치에 데이타를 싣지않고 다음 하강에지에서 출력래치에 데이타를 싣는다.(27)
그러나 라우팅 태그를 해석할 필요가 없는 일반데이타 플릿의 경우에는 클럭의 상승에지에서 입력래치에 데이타를 실은후(28) 바로 1/2 클럭후에 출력래치가 비어있으면 바로 데이타를 보낼수 있다.(29)
출력래치에서의 동작을보면 출력래치에는 클럭의 하강에지에서 데이타를 실이도 새로운 데이타 실린상태에서 VA제어라인 'low'(27a)∼(27d)가 되면 데이타를 출력버스에 싣는다.
제8도의 데이타 패스 구조와 비교하여 제6도와 같이 두개의 입출력래치를 버퍼로 사용하는 경우에는 입출력부의 첫번째래치(14)(18)에는 클럭의 상승에지에 데이타가 실리고 두번째 래치(16)(20)에는 클럭의 하강에지에서 데이타가 실린다.
제7도를 참조하여 자세한 동작을 살펴보면, 입력부의 첫번째 래치(L1)에서의 동작은 입력래치에 입력버스를 통하여 클럭의 상승에지에서 라우팅 태그가 실리면(28) 태그해석동작(29)이 시작되고 1/2클럭후에 다음번 입력래치에 데이타를 싣는다. 이와 동시에 스위칭부에 경로를 요구한다.(31)
입력부의 두번째 래치(L2)에서는 클럭의 하강에지에서 데이타를 받아들인후 다음 상승에지에서 채널이 확보되고 출력래치가 준비되어 있으면 이 출력래치에 데이타를 싣는다.(32)
출력부의 첫번째 래치(L3)에서는 클럭의 상승에지에서 데이타를 받아 들이면(32) 바로 다음번 래치가 비어있던지 또는 1/2클럭 사이클전에 출력버스를 통하여 데이타를 전송중이었다면 VA제어라인을 'high'(33)로 하여 데이타가 최종출력래치(L4)에 로드됨을 알리고 다음 하강에지에서 다음번 출력래치에 데이타를 싣는다.(34)
출력부와 두번째 래치(L4)에서는 클럭의 하강에지에서 데이타를 로드하여 VA제어라인이 'low'(35a)∼(35d)로될때 출력버스에 데이타를 내보낸다.
제8도에 보인 입출력부에 한개씩의 래치를 두는경우, 경로 설정중에는 2클럭, 일반데이타 플릿을 전송할 때에는 1클럭에 데이타 전송이 가능하다.
그러나 라우팅 태그가 통과하고 일반데이타가 통과중이라고 하더라도 아직 패킷이 목적지에 도착하지 않아서 다음단의 스위칭 소자에서 라우팅 태그를 해석중이라면 출력부에서 바로 다음 데이타를 전송하지 못하고 1클럭의 지연(36)이 생기는 단점이있다.
그러나 제6도에 보인 입출력부에 2개의 래치를 사용하는 방법은 경로를 만드는 과정에서나 일반데이타를 전송하는 과정모두 1클럭에 1데이타를 지속적으로 보낼수있다.
또한 태그해석과 경로설정, 라우팅 태그수정과정을 각 데이타 패스의 파이프 라인상에서 분리수행할 수 있으므로 클럭의 속도를 높일수 있고 안정된 동작을 수행시켜주는 효과가 있다.

Claims (4)

  1. 웜홀 라우팅 방법을 사용하는 스위칭 소자에 있어서, 다른 스위칭 소자들과 연결되는 4개의 양방향포트(3a)∼(3d)와 프로세싱 소자와 연결되는 2개의 단방향 포트(4a), (4b)를 갖고 스위칭 소자를 구성함을 특징으로 하는 웜홀 라우팅 방법을 사용하는 스위칭소자.
  2. 제1항에 있어서, 상기 스위칭 소자의 구성은 4개의 3×3 스위칭 모듈(5a)∼(5d)과 4개의 버스중재기(6a)∼(6d)로 구현한 것과, 상기 3×3 스위칭 모듈은 버스중재기로 연결되는 2개의 입출력포트와 다른 3×3 스위칭 모듈이나 프로세싱 소자로 연결되기 위한 1개의 입출력 포트로 구성한 것을 특징으로 하는 웜홀 라이팅 방법을 사용하는 스위칭소자.
  3. 제1항에 있어서, 웜홀 라이팅 방법을 진행시키는 스위칭 소자에서 라우팅을 제어하는 입력부(7a)∼(7c)에 2단계의 버퍼(14), (16)를 사용하고, 멀티플렉스된 출력버스와 연결된 출력부(8a)∼(8c)에 2단계의 버퍼(18), (20)를 사용한것과, 입력부의 첫번째 버퍼에 라우팅 태그가 저장될때 라우팅 태그를 해석(29)하고 다음 버퍼에 라우팅 태그가 전달될때 스위칭부에 경로를 요구하여 응답을 얻는 과정(31)이 분리된 구조를 갖는 것을 특징으로 하는 웜홀라우팅 방법을 사용하는 스위칭 소자.
  4. 제1항에 있어서, 출력부의 첫번째 버퍼에 데이타가 도착하는 순간 다음 버퍼가 비어있던지 또는 1/2 클럭사이클전에 데이타를 전송중에 있었다면 바로 다음 스위칭 소자에 데이타가 있음을 알리고(33) 1/2 클럭사이클 후에 데이타를 출력버스에 보낼수 있는 (35a)∼(35d) 파이프 라인형태의 데이타 패스 구조를 갖는것과, 입력부의 첫번째 버퍼에 태그해석기(15)를 위치하고 두번째 버퍼뒤에는 스위칭부(17)를 위치시키면 출력부의 첫번째 버퍼에 태그수정기(19)를 위치시킨 구조를 갖는 것을 특징으로 하는 웜홀 라우팅 방법을 사용하는 스위칭 소자.
KR1019910025371A 1991-12-30 1991-12-30 웜홀 라우팅 방법을 사용하는 스위칭 소자 KR940005436B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025371A KR940005436B1 (ko) 1991-12-30 1991-12-30 웜홀 라우팅 방법을 사용하는 스위칭 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025371A KR940005436B1 (ko) 1991-12-30 1991-12-30 웜홀 라우팅 방법을 사용하는 스위칭 소자

Publications (2)

Publication Number Publication Date
KR930013981A KR930013981A (ko) 1993-07-22
KR940005436B1 true KR940005436B1 (ko) 1994-06-18

Family

ID=19326881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025371A KR940005436B1 (ko) 1991-12-30 1991-12-30 웜홀 라우팅 방법을 사용하는 스위칭 소자

Country Status (1)

Country Link
KR (1) KR940005436B1 (ko)

Also Published As

Publication number Publication date
KR930013981A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
US4670871A (en) Reliable synchronous inter-node communication in a self-routing network
US7093076B2 (en) Memory system having two-way ring topology and memory device and memory module for ring-topology memory system
US6763426B1 (en) Cascadable content addressable memory (CAM) device and architecture
KR0155554B1 (ko) 가변 길이 셀을 전송하기 위한 통신 스위칭장치 및 방법
USRE34811E (en) Growable packet switch architecture
CA2020239C (en) Interconnect fabric providing connectivity between an input and arbitrary output (s) of a group of outputs
US6772269B1 (en) Bus switch and bus switch system for increased data transfer
US7590146B2 (en) Information processing unit
KR940005436B1 (ko) 웜홀 라우팅 방법을 사용하는 스위칭 소자
JP2000115199A (ja) スイッチ装置
US6532239B1 (en) Transmission/reception concurrent matching apparatus for TDM channels and method thereof
JPH04312152A (ja) ネットワーク用入出力装置
US4612635A (en) Sequential data transmission system
KR830008576A (ko) 모듀울 전송통신을 위한 인터페이스 장치
WO1999026156A1 (en) Byte alignment method and apparatus
KR0156390B1 (ko) 멀티플 메모리를 사용한 고속 전송 인터페이스 회로
JPH08214031A (ja) 通信システムおよび通信用中継器
US8677103B1 (en) Asynchronous pipelined data path with data transition
USRE40317E1 (en) System for receiving a control signal from a device for selecting its associated clock signal for controlling the transferring of information via a buffer
JP3586603B2 (ja) データ転送装置及びデータ転送方法
CN106407140A (zh) 数据处理方法及装置
JP2504313B2 (ja) マルチプロセッサシステム
KR890013568A (ko) 데이타 전송 제어장치
JPH0916517A (ja) バスインタフェース
EP0063140A1 (en) Data communication bus structure

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee