CN1941180A - 半导体存储装置及其驱动方法 - Google Patents

半导体存储装置及其驱动方法 Download PDF

Info

Publication number
CN1941180A
CN1941180A CNA2006101412057A CN200610141205A CN1941180A CN 1941180 A CN1941180 A CN 1941180A CN A2006101412057 A CNA2006101412057 A CN A2006101412057A CN 200610141205 A CN200610141205 A CN 200610141205A CN 1941180 A CN1941180 A CN 1941180A
Authority
CN
China
Prior art keywords
signal
semiconductor storage
internal logic
internal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101412057A
Other languages
English (en)
Other versions
CN1941180B (zh
Inventor
郑镇一
都昌镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1941180A publication Critical patent/CN1941180A/zh
Application granted granted Critical
Publication of CN1941180B publication Critical patent/CN1941180B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体存储装置及驱动方法，用于在源电压的稳定状态而无额外重设引脚的状况下初始化该半导体存储装置内的内部逻辑电路。该半导体存储装置包括：供电信号产生单元，其用于产生供电信号；内部重设信号产生单元，其用于在测试模式期间响应于自任意外部引脚输入的垫信号(pad signal)而产生内部重设信号；内部逻辑初始化信号产生单元，其用于基于该供电信号及该内部重设信号而产生内部逻辑初始化信号；及内部逻辑单元，其响应于该内部逻辑初始化信号而予以初始化。

Description

半导体存储装置及其驱动方法
技术领域
本发明关于一种半导体存储装置，且更具体而言关于一种用于初始化半导体存储装置的内部逻辑电路的技术。
背景技术
一般而言，半导体存储装置包括多个内部逻辑电路及内部供电电压产生区块。该内部供电电压产生区块自由外部源输入的源电压VDD产生诸如核心电压VCORE、周边电压VPERI及位线预充电电压VBLP的多个内部供电电压，以进而保证稳定操作。本文中，核心电压VCORE用于自存储单元读取数据或向存储单元写入数据，且周边电压VPERI用于操作包括于半导体存储装置中的内部逻辑电路。
内部逻辑电路应由内部供电电压供电以使其在执行其自己的操作之前初始化。内部供电电压产生区块经由供电电压终端向内部逻辑电路供应内部供电电压。此时，若继供应源电压VDD之后，每一内部供电电压的电压电平达到预定电压电平，则出现闭锁(latch-up)问题。结果，难以保证半导体存储装置的可靠性。为初始化内部逻辑电路而无闭锁问题，为半导体存储装置配备供电电路。
图1为用于初始化内部逻辑电路而无闭锁问题的常规半导体存储装置的方块图。
常规半导体存储装置包括供电信号产生单元100、内部供电电压产生单元110及内部逻辑单元120。
供电信号产生单元100产生供电信号PWRUP。当自外部源输入的源电压VDD达到预定电压电平时，供电信号PWRUP以脉冲形状启动。一般而言，供电信号产生单元100侦测源电压VDD的电压电平，以当源电压VDD低于预定电压电平时产生具有逻辑电平“低”的供电信号PWRUP，且当源电压VDD达到预定电压电平时将供电信号PWRUP自逻辑电平“高”脉动至逻辑电平“低”。
内部供电电压产生单元110通常由模拟电路组成。继当源电压VDD达到预定电压电平时供电信号PWRUP自逻辑电平“高”转变至逻辑电平“低”之后，内部供电电压产生单元110产生多个内部供电电压，由此使内部供电电压的电压电平稳定。
内部逻辑单元120包括诸如锁存器及触发器的时序电路及诸如数字电路的动态电路。内部逻辑单元120响应于供电信号PWRUP而以预定值初始化时序电路及动态电路的内部信号。
继源电压VDD达到预定电压电平之后，不转变供电信号PWRUP，以使内部供电电压为稳定的。然而，当继源电压VDD达到预定电压电平之后供电信号PWRUP转变时，难以确定半导体存储装置是否错误地执行初始化操作。
若诸如双工作率3同步动态随机存取存储器(DDR3 SDRAM)的半导体存储装置并非通过供电信号产生单元100而是经由专用外部重设引脚而初始化，则易于确定半导体存储装置是否错误地执行初始化操作。
然而，多数半导体存储装置并不包括诸如专用外部重设引脚的额外初始化设备。结果，难以处理在源电压VDD的稳定状态下出现的错误。
发明内容
因此，本发明的一目标为提供一种半导体存储装置，其用于在源电压的稳定状态且无额外重设引脚的状况下初始化其内部逻辑电路。
因此，本发明的另一目标为提供一种方法，其用于在源电压的稳定状态且无额外重设引脚的状况下初始化半导体存储装置的内部逻辑电路。
根据本发明的一方面，提供一种半导体存储装置，其包括：供电信号产生单元，其用于产生供电信号；内部重设信号产生单元，其用于响应于在测试模式期间自任意外部引脚输入的垫信号而产生内部重设信号；内部逻辑初始化信号产生单元，其用于基于供电信号及内部重设信号而产生内部逻辑初始化信号；及内部逻辑单元，其响应于内部逻辑初始化信号而初始化。
根据本发明的另一方面，提供一种半导体存储装置，其包括：供电信号产生单元，其用于产生供电信号；测试模式确定单元，其用于产生在测试模式期间启动的测试模式信号；逻辑组合单元，其用于通过逻辑地组合自任意外部引脚输入的垫信号及测试模式信号而产生内部重设信号；内部逻辑初始化信号产生单元，其用于基于供电信号及内部重设信号而产生内部逻辑初始化信号；及内部逻辑单元，其响应于内部逻辑初始化信号而初始化。
根据本发明的又一方面，提供一种用于初始化半导体存储装置的方法，其包括：产生当自外部输入的源电压的电压电平高于预定电压电平时启动的供电信号；响应于自任意外部引脚输入的垫信号而产生内部重设信号；基于供电信号及内部重设信号而产生内部逻辑初始化信号；及以内部逻辑初始化信号初始化半导体存储装置的内部电路。
附图说明
图1为用于初始化内部逻辑电路而无闭锁效应的常规半导体存储装置的方块图；
图2为根据本发明的实施例的用于初始化内部逻辑电路而无闭锁效应的半导体存储装置的方块图；
图3为描述在图2中展示的内部重设信号产生单元的详细方块图；
图4为描述在图3中展示的逻辑组合单元的详细方块图；及
图5A及5B为分别展示在图2中展示的内部逻辑初始化信号产生单元的详细电路图。
具体实施方式
下文中，将参看附图详细描述根据本发明的半导体存储装置，其用于在源电压的稳定状态而无专用外部重设引脚的状况下初始化其内部逻辑电路。
图2为根据本发明的实施例的用于初始化内部逻辑电路而无闭锁效应的半导体存储装置的方块图。
半导体存储装置包括供电信号产生单元200、内部供电电压产生单元210、内部逻辑单元220、内部重设信号产生单元230及内部逻辑初始化信号产生单元240。
供电信号产生单元200产生供电信号PWRUP。当自外部输入的源电压VDD的电压电平高于预定电压电平时，启动供电信号PWRUP。
内部供电电压产生单元210响应于供电信号PWRUP而自源电压VDD产生多个内部供电电压。内部供电电压产生单元210可包括核心电压(VCORE)产生器、周边电压(VPERI)产生器及位线预充电电压(VBLP)产生器。
内部重设信号产生单元230基于在测试模式期间自任意外部引脚输入的垫信号PAD_IN而产生内部重设信号RESETI。本文中，任意外部引脚并非专用外部重设引脚，而为诸如地址引脚及数据引脚的通用引脚，其被分配来产生内部信号。
内部逻辑初始化信号产生单元240响应于供电信号PWRUP及内部重设信号RESETI而产生内部逻辑初始化信号RESET。
响应于内部逻辑初始化信号RESET而以预定值初始化内部逻辑单元220。内部逻辑单元220包括诸如锁存器及触发器的时序电路及诸如数字电路的动态电路。
图3为描述在图2中展示的内部重设信号产生单元230的详细方块图。
内部重设信号产生单元230包括测试模式确定单元30及逻辑组合单元35。在模式测试期间，测试模式确定单元30通过使用外部模式寄存器集(EMRS)的保留码(reserved code)而产生且启动测试模式信号RESET_TM。测试模式确定单元30启动。
逻辑组合单元35通过逻辑地组合垫信号PAD_IN及测试模式信号RESET_TM而产生内部重设信号RESETI。
因此，当在测试模式期间启动垫信号PAD_IN时，逻辑组合单元35启动内部重设信号RESETI。
图4为描述在图3中展示的逻辑组合单元35的详细方块图。
逻辑组合单元35包括NAND门NAND0及反转器INV0。
NAND门NAND0执行垫信号PAD_IN及测试模式信号RESET_TM的NAND运算。反转器INV0反转NAND门NAND0的输出，以输出内部重设信号RESETI。
因此，在测试模式期间，逻辑组合单元35输出垫信号PAD_IN作为内部重设信号RESETI。
图5A及5B分别为展示在图2中展示的内部逻辑初始化信号产生单元240的详细电路图。作为参考，内部逻辑初始化信号产生单元240使用供电信号PWRUP作为内部逻辑初始化信号RESET(惟测试模式除外)，且在测试模式期间使用内部重设信号RESETI作为内部逻辑初始化信号RESET。可用各种实施例实施内部逻辑初始化信号产生单元240。
参看图5A，内部逻辑初始化信号产生单元240包括NOR门NOR0及反转器INV1。
NOR门NOR0执行供电信号PWRUP及内部重设信号RESETI的NOR运算。反转器INV1反转NOR门NOR0的输出以输出内部逻辑初始化信号RESET。
因此，当供电信号PWRUP及内部重设信号RESETI中的任一者启动时，在图5A中展示的内部逻辑初始化信号产生单元240启动且输出内部逻辑初始化信号RESET。
参看图5B，内部逻辑初始化信号产生单元240包括第一及第二传输门TG1及TG2、第一及第二反转器INV2及INV3以及反转器锁存单元LAT0。
第一传输门TG1响应于通过第一反转器INV2反转的反转测试模式信号而选择性地传送供电信号PWRUP。第二传输门TG2响应于测试模式信号RESET_TM而选择性地传送内部重设信号RESETI。反转器锁存单元LAT0锁存在第一及第二传输门TG1及TG2的共同节点N0处的信号。第二反转器INV3反转反转器锁存单元LAT0的输出以输出内部逻辑初始化信号RESET。
因此，在图5B中展示的内部逻辑初始化信号产生单元240除测试模式之外输出供电信号PWRUP作为内部逻辑初始化信号RESET，且对于测试模式，输出内部重设信号RESETI作为内部逻辑初始化信号RESET。
下文中，参看图2至5B，将描述用于初始化内部逻辑电路的半导体存储装置的操作。
首先，若来自外部的源电压VDD的电压电平达到预定电压电平，则供电信号PWRUP以逻辑电平“高”短时间脉动。内部逻辑初始化信号产生单元240输出供电信号PWRUP作为内部逻辑初始化信号RESET。因此，响应于内部逻辑初始化信号RESET，以预定值初始化在内部逻辑单元220内的诸如锁存器及触发器的时序电路及诸如数字电路的动态电路。
同时，继供电信号PWRUP以逻辑电平“高”短时间脉动之后，在内部供电电压产生单元210内的所有核心电压(VCORE)产生器、周边电压(VPERI)产生器及位线预充电电压(VBLP)产生器产生其自己的电压。作为参考，可基于作为使能信号的供电信号PWRUP而操作内部供电电压产生单元210。本文中，将作为使用信号的供电信号PWRUP自脉冲形状改变为电平形状。
此后，继源电压VDD的电压电平稳定以使半导体存储装置正常操作之后，以逻辑电平“高”启动测试模式信号RESET_TM，逻辑组合单元35根据经由任意外部引脚施加的垫信号PAD_IN的状态来启动或撤销内部重设信号RESETI。
具体地说，参看图4，当测试模式信号RESET_TM及垫信号PAD_IN为逻辑电平“高”时，以逻辑电平“高”启动内部重设信号RESETI。当测试模式信号RESET_TM为逻辑电平“高”且垫信号PAD_IN为逻辑电平“低”时，以逻辑电平“低”撤销内部重设信号RESETI。本文中，建议以诸如供电信号PWRUP的脉冲形状来施加垫信号PAD_IN。
若内部重设信号RESETI短时间以逻辑电平“高”脉动，则内部逻辑初始化信号产生单元240输出内部重设信号RESETI作为内部逻辑初始化信号RESET。响应于内部逻辑初始化信号RESET，以预定值初始化在内部逻辑单元220内的诸如锁存器及触发器的时序电路及诸如数字电路的动态电路。
同时，内部供电电压产生单元210不受内部重设信号RESETI影响，因此不顾内部逻辑单元220的初始化操作，在内部供电电压产生单元210内的所有核心电压(VCORE)产生器、周边电压(VPERI)产生器及位线预充电电压(VBLP)产生器产生其自己的电压。
当通过特定测试侦测到错误时，半导体存储装置的内部逻辑单元220进入测试模式且通过使用分配的外部垫予以初始化。若继初始化之后通过特定测试而未侦测到错误，则假定该错误为因内部逻辑单元220的初始化操作而产生的差错。
根据本发明的实施例，所有信号(即供电信号PWRUP、内部重设信号RESETI、测试模式信号RESET_TM及内部逻辑初始化信号RESET)皆以逻辑电平“高”予以启动。在其它实施例中，可用逻辑电平“低”启动这些信号中的任一者且因此应相应地改变其逻辑门。
如上所述，本发明的半导体存储装置采用内部重设信号产生单元以及供电信号产生单元。因此，在半导体存储装置内的内部逻辑单元不仅当供应来自外部的源电压时而且在操作期间初始化，而无专用外部重设引脚。内部重设信号产生单元可通过使用任意外部引脚及指示测试模式的信息而实施。在此状况下，可能响应于任意外部引脚的状态而容易地控制内部逻辑单元。另外，可能确定在操作期间发生的错误是否由错误的初始化操作而导致。结果，可容易地解决错误。
同时，若在操作期间内部供电电压产生单元经初始化，则内部供电电压产生单元继复杂的初始化操作之后可执行正常操作。结果，希望自内部供电电压产生单元独立控制内部逻辑单元。
本申请案含有关于分别于2005年9月28日及2005年12月29日向韩国专利局申请的韩国专利申请案第2005-90840及2005-134009号的主题，其全文以引用的方式并入本文中。
虽然已相对于特定实施例描述本发明，但是本领域技术人员将易于了解，可进行各种改变及修正而不脱离在权利要求中定义的本发明的精神及范畴。

Claims (28)

1.一种半导体存储装置，其包含：
供电信号产生单元，其用于产生供电信号；
内部重设信号产生单元，其用于在测试模式期间基于自任意外部引脚输入的垫信号而产生内部重设信号；
内部逻辑初始化信号产生单元，其用于基于该供电信号及该内部重设信号而产生内部逻辑初始化信号；及
内部逻辑单元，其响应于该内部逻辑初始化信号而予以初始化。
2.如权利要求1所述的半导体存储装置，其中该任意外部引脚并非重设专用引脚。
3.如权利要求1所述的半导体存储装置，其中当自外部源输入的源电压的电压电平高于一预定电压电平时启动该供电信号。
4.如权利要求1所述的半导体存储装置，其进一步包含内部供电电压产生单元，该内部供电电压产生单元用于响应于该供电信号而自源电压产生多个内部供电电压。
5.如权利要求4所述的半导体存储装置，其中该内部供电电压产生单元包括核心电压(VCORE)产生器、周边电压(VPERI)产生器及位线预充电电压(VBLP)产生器。
6.如权利要求1所述的半导体存储装置，其中该内部逻辑初始化信号产生单元输出当启动该供电信号及该内部重设信号中的任一者时启动的内部逻辑初始化信号。
7.如权利要求6所述的半导体存储装置，其中该内部逻辑初始化信号产生单元包括：
逻辑门，其用于执行该供电信号及该内部重设信号的NOR运算；及
反转器，其用于反转该逻辑门的输出，以输出该内部逻辑初始化信号。
8.如权利要求1所述的半导体存储装置，其中该内部逻辑单元包括时序电路及动态电路。
9.一种半导体存储装置，其包含：
供电信号产生单元，其用于产生供电信号；
测试模式确定单元，其用于产生在测试期间启动的测试模式信号；
逻辑组合单元，其用于通过逻辑地组合自任意外部引脚输入的垫信号及该测试模式信号而产生内部重设信号；
内部逻辑初始化信号产生单元，其用于基于该供电信号及该内部重设信号而产生内部逻辑初始化信号；及
内部逻辑单元，其响应于该内部逻辑初始化信号而予以初始化。
10.如权利要求9所述的半导体存储装置，其中该任意外部引脚并非重设专用引脚。
11.如权利要求9所述的半导体存储装置，其中当自外部源输入的源电压的电压电平高于一预定电压电平时启动该供电信号。
12.如权利要求9的半导体存储装置，其进一步包含内部供电电压产生单元，该内部供电电压产生单元用于响应于该供电信号而自源电压产生多个内部供电电压。
13.如权利要求12所述的半导体存储装置，其中该内部供电电压产生单元包括核心电压(VCORE)产生器、周边电压(VPERI)产生器及位线预充电电压(VBLP)产生器。
14.如权利要求9所述的半导体存储装置，其中在该测试期间该逻辑组合单元输出该垫信号作为该内部重设信号。
15.如权利要求14所述的半导体存储装置，其中该逻辑组合单元包括：
逻辑门，其用于执行该垫信号及该测试模式信号的NAND运算；及
反转器，其用于反转该逻辑门的输出以输出该内部重设信号。
16.如权利要求9所述的半导体存储装置，其中内部逻辑初始化信号产生单元输出当启动该供电信号及该内部重设信号中的任一者时启动的该内部逻辑初始化信号。
17.如权利要求16所述的半导体存储装置，其中该内部逻辑初始化信号产生单元包括：
逻辑门，其用于执行该供电信号及该内部重设信号的NOR运算；及
反转器，其用于反转该逻辑门的输出以输出该内部逻辑初始化信号。
18.如权利要求16所述的半导体存储装置，其中该内部逻辑初始化信号产生单元包括：
第一传输门，其用于响应于反转测试模式信号而传送该供电信号；
第二传输门，其用于响应于该测试模式信号而传送该内部重设信号；
锁存单元，其用于锁存在该第一及该第二传输门的共同输出节点处的信号；及
反转器，其用于反转该锁存单元的输出以输出该内部逻辑初始化信号。
19.如权利要求9所述的半导体存储装置，其中该内部逻辑单元包括时序电路及动态电路。
20.一种用于初始化半导体存储装置的方法，其包含：
产生当自外部源输入的源电压的电压电平高于一预定电压电平时启动的供电信号；
响应于自任意外部引脚输入的垫信号而产生内部重设信号；
基于该供电信号及该内部重设信号而产生内部逻辑初始化信号；及
以该内部逻辑初始化信号初始化该半导体存储装置的内部电路。
21.如权利要求20所述的方法，其中产生该内部重设信号包括：
产生在测试模式期间启动的测试模式信号；及
逻辑地组合该垫信号及该测试模式信号以产生该内部重设信号。
22.如权利要求21所述的方法，其中当该测试模式信号经启动时输出该垫信号作为该内部重设信号。
23.如权利要求20所述的方法，其中当该供电信号及该内部重设信号中的任一者经启动时启动该内部逻辑初始化信号。
24.如权利要求20所述的方法，其进一步包含响应于该供电信号而自该源电压产生多个内部供电电压。
25.如权利要求8所述的半导体存储装置，其中该时序电路包含锁存器及触发器中的至少一个。
26.如权利要求8所述的半导体存储装置，其中该动态电路包含数字电路。
27.如权利要求19所述的半导体存储装置，其中该时序电路包含锁存器及触发器中的至少一个。
28.如权利要求19所述的半导体存储装置，其中该动态电路包含数字电路。
CN2006101412057A 2005-09-28 2006-09-28 半导体存储装置及其驱动方法 Expired - Fee Related CN1941180B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20050090840 2005-09-28
KR90840/05 2005-09-28
KR1020050134009A KR100670697B1 (ko) 2005-09-28 2005-12-29 반도체 메모리 소자 및 그 구동방법
KR134009/05 2005-12-29

Publications (2)

Publication Number Publication Date
CN1941180A true CN1941180A (zh) 2007-04-04
CN1941180B CN1941180B (zh) 2010-09-29

Family

ID=37959242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101412057A Expired - Fee Related CN1941180B (zh) 2005-09-28 2006-09-28 半导体存储装置及其驱动方法

Country Status (3)

Country Link
KR (1) KR100670697B1 (zh)
CN (1) CN1941180B (zh)
TW (1) TWI332213B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842759B1 (ko) 2007-01-03 2008-07-01 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280481B1 (ko) * 1998-05-13 2001-02-01 김영환 엠씨유의테스트모드설정회로
KR100426489B1 (ko) * 2002-07-09 2004-04-13 주식회사 하이닉스반도체 반도체 메모리 소자의 초기화 제어 회로
KR100487195B1 (ko) * 2003-02-17 2005-05-04 삼성전자주식회사 프로세서의 누설 전류 감소 회로
KR100691485B1 (ko) * 2003-07-29 2007-03-09 주식회사 하이닉스반도체 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
DE10361718A1 (de) * 2003-08-22 2005-03-17 Hynix Semiconductor Inc., Ichon Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM

Also Published As

Publication number Publication date
TWI332213B (en) 2010-10-21
KR100670697B1 (ko) 2007-01-17
CN1941180B (zh) 2010-09-29
TW200725621A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
US11817174B2 (en) Memory system for access concentration decrease management and access concentration decrease method
Maejima et al. A 512Gb 3b/Cell 3D flash memory on a 96-word-line-layer technology
US5682354A (en) CAS recognition in burst extended data out DRAM
CN1155967C (zh) 输出数据的方法、存储器装置和设备
TW517234B (en) Semiconductor memory device having a plurality of low power consumption modes
US7872511B2 (en) Circuit and method for initializing an internal logic unit in a semiconductor memory device
CN1879173A (zh) 用于具有弱保持的动态单元的刷新
KR20080111564A (ko) 비휘발성 메모리 디바이스의 다중레벨 셀 판독 방법
KR19990045134A (ko) 어드레스가 다중선택되는 불휘발성 반도체기억장치
CN1315732A (zh) 随机存储器的自动检测方法及其检测电路
US9355703B2 (en) Devices, systems and methods with improved refresh address generation
TWI754050B (zh) 微控制器、具有該微控制器的記憶系統及其操作方法
CN1136582C (zh) 内部电路定时的外调节电路及其方法
CN1967716A (zh) 半导体存储器件
CN1120500C (zh) 具有选择电路的半导体存储器
CN1252730C (zh) 具有测试压缩功能的存储电路
CN1825474A (zh) 具有快速列存取的随机存取存储器
CN1941180A (zh) 半导体存储装置及其驱动方法
CN1371100A (zh) 用于减少输入测试模式的输入周期数的半导体存储器
CN1499516A (zh) 具有增强测试能力的半导体存储设备
US6651022B2 (en) Semiconductor device capable of test mode operation
CN101847991B (zh) 时钟脉冲产生器、存储器电路及产生内部时钟脉冲信号的方法
CN1941187A (zh) 半导体存储器件
CN1505048A (zh) 改进预充电时间的半导体存储装置
US4551822A (en) Dynamic semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20160928

CF01 Termination of patent right due to non-payment of annual fee