CN1939103A - 磁差动输入 - Google Patents

磁差动输入 Download PDF

Info

Publication number
CN1939103A
CN1939103A CNA2005800103793A CN200580010379A CN1939103A CN 1939103 A CN1939103 A CN 1939103A CN A2005800103793 A CNA2005800103793 A CN A2005800103793A CN 200580010379 A CN200580010379 A CN 200580010379A CN 1939103 A CN1939103 A CN 1939103A
Authority
CN
China
Prior art keywords
terminal
coupled
loop
input
input circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800103793A
Other languages
English (en)
Other versions
CN1939103B (zh
Inventor
R·A·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN1939103A publication Critical patent/CN1939103A/zh
Application granted granted Critical
Publication of CN1939103B publication Critical patent/CN1939103B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Amplifiers (AREA)

Abstract

磁差动输入电路(20)被布置以限定至少两个回路(L1和L2)，其中每个回路都通过接收电路的输入(231)。物理地布置回路(L1和L2)使得干扰源(L3)在回路(L1和L2)中引起相反的信号，由此实现接收电路的输入(231)上干扰的抵消。在一个实施例中，该输入电路(20)被布置为电差动以及磁差动。

Description

磁差动输入
技术领域
本发明一般涉及集成电路设备的设计，更具体地，涉及一种输入电路，该输入电路实现在接收设备的输入端干扰信号的抵消。
背景技术
对于通信产品和服务需求的显著增长，特别是对便携式通信设备的需求推动了消费者对于低成本、小形状系数、低功率RF(射频)收发器的需求。此外，现有无线应用技术的发展鼓舞消费者期待扩展连通性所带来的便利和提高服务所带来的优点。如果不需要，操作符合多种流行标准的RF收发器有助于在这些方面的满意度。在这一点上，CMOS(互补金属氧化物半导体)和BiCMOS(双极/CMOS)VLSI(超大规模集成电路)技术的能力特别适于对混合信号集成快速发展水平的调节以及在单片RF集成电路(IC)设备中提供越来越多的功能。
但是，将集成RF电路块封装在相同或邻近的集成电路设备中的渐增密度已经面临许多操作挑战。这其中显著的是对电磁干扰(EMI)的严重灵敏度，这可以在电路和设备之间传播。例如，对于密集封装的集成电路设备，并且特别是对于RF集成电路，在设备中或在一块电路板上的一个回路中循环的电流，可能在另一个电路或设备的输入端引起干扰电压。当循环电流是向需要在EMI频率上接收信号的电路传播的RF电流时，干扰的可能性剧增。
常规地，可以通过下面的一种或更多种方法减小干扰电压：最小化发送或接收回路的回路面积，增加在发送和接收回路之间的距离，或者屏蔽发送或接收回路中的一个或全部。在集成电路是接收回路的一部分的情况下，进一步最小化回路面积或者提供屏蔽机构以减少所引发的干扰都是不可行的。也就是说，集成电路的输入回路基本上由具有基本上固定尺寸的引线框和将引线框连接到集成电路芯片的接合线(bond wire)组成。该输入回路的这部分尺寸和整体面积是紧密控制和固定的，而没有减小到零。此外，标准IC封装甚至不为输入回路的这部分提供最低限度的有效屏蔽。
因此，需要一种技术改进接收(IC)设备对干扰信号的免疫性，该干扰信号是在该设备附近出现。
发明内容
本发明的磁差动输入电路实现接收电路(例如，集成收发器)对于从邻近其它电路所发出干扰的易损性的实质性减小。该输入电路在信号源和接收电路的输入端之间建立两个回路。这两个回路反向穿过接收电路的输入端而运行，以便实现对引发的干扰信号的抵消。
在一个实施例中，磁差动输入电路将单端信号源耦合到单端接收电路。该输入电路包括耦合到单端信号源输出端的第一终端；耦合到信号返回(signal return)的第二终端；以及耦合到单端信号源输出端的第三终端。第一回路包括第一终端和第二终端；第二回路包括第二终端和第三终端。
在另一实施例中，磁差动输入电路将差动信号源耦合到差动接收电路。该输入电路包括耦合到差动信号源的第一输出端的第一终端；耦合到差动信号源的第二输出端的第二终端；耦合到差动信号源第一输出端的第三终端；输入节点；返回节点(return node)；耦合到第一终端和输入节点的第一导体；和耦合到第一终端和输入节点的第二导体。设置终端、电路节点和导体以形成第一回路和第二回路，该第一回路和第二回路实现抵消在接收电路引起的干扰电压。
根据又一个实施例，该输入电路是磁性和电差动的，并包括耦合到来自信号源的第一极性信号的第一输入节点；耦合到来自信号源的第二极性信号的第二输入节点；耦合到第一输入节点的第一终端；耦合到第二输入节点的第二终端；耦合到第一输入节点的第三终端；和耦合到第二输入节点的第四终端。第一终端和第四终端被包含在第一回路中，第二终端和第三终端被包含第二回路中，该第二回路相对于干扰信号与第一回路相反。
在另一个实施例中，集成接收器包括放大器和将放大器耦合到信号源的磁差动输入电路。该输入电路包括第一回路和第二回路，其中第一回路以与第二回路相反的方式通过放大器输入端。
附图说明
通过参考下面立即描述并附在这里的附图，本领域技术人员可以更好地理解本发明的磁差动输入，并且它的许多特征、优点和性能会变得清楚，其中在附图中相同的参考数字(如果可能的话)表示相同或类似的部件，其中：
图1是常规单端输入回路的电路图；
图2是将单端信号源耦合到单端接收电路的磁差动输入电路的电路图；
图3是表示将差动信号源耦合到差动接收电路的常规方式的简化电路图；
图4是将差动信号源耦合到差动接收电路的磁差动输入电路实施例的电路图；
图5是实现从差动信号源到差动接收电路的磁差动耦合和电差动耦合的输入电路的电路图。
技术人员应理解的是，简单清楚地说明了在附图中的部件并不必按比例画出(除非如说明书所陈述的)。例如，在附图中一些部件的尺寸可以相对于其它部件夸大以促进和提高对本发明实施例的理解。
具体实施方式
为了彻底理解本发明，可以结合上述附图对下面包含所附权利要求的详细说明进行参考。
在一个实施例中，磁差动输入电路将信号源耦合到接收电路的输入端，该接收电路例如可以是在集成接收器中的低噪声放大器(LNA)。该磁差动输入电路形成两个电路回路，每一个电路回路都通过该接收电路的输入端。该回路是磁差动的，至少在这方面干扰源或电路在该回路中引起相反的电压。结果，在接收电路的输入端将干扰抵消，或者至少基本上消弱。在一种可替换实施例中，该输入电路可以设计为磁差动和电差动的。在图1中，由终端12和13(实际上可以钉在集成电路封装(IC package)上)和终端阻抗表示该集成接收器。
图1说明了将单端信号源11耦合到接收电路(例如，以集成接收器的形式)的电路的标准形式。在一种应用中，信号源11可以是截取RF信号并将RF信号耦合到集成接收器的单端输入端的天线。可以将信号源11耦合在集成接收器的第一(正)终端12和第二(负)终端13之间。信号源11由源阻抗RS表征。在接收电路的终端12和13之间存在终端阻抗RT。在RF应用中，特别地，可以设计由RT表示的阻抗来匹配RS(众所周知，如果信号源存在非纯电阻性的阻抗，则音响设计实践建议接收电路应当存在与源阻抗共轭匹配的终端阻抗)。如上所述，在终端12和13附近的干扰信号可以具有以损害期望输入信号的方式在终端12和13之间引起干扰信号(例如，电压)的能力。干扰信号很可能在由接收电路对期望输入信号的处理中产生假响应或其它异常。在一个实施例中，通过求助于图2中所述的磁差动输入电路可以基本上减轻干扰信号的有害影响。
现在参考图2，将单端信号源21在一端耦合到信号地(GND)，在另一端通过源阻抗RS耦合到输入终端221和222。为了具体描述的目的，GND可以代表(并包括)物理接地，虚拟地、或感兴趣的信号频率上低阻抗的共模。终端阻抗RT耦合在输入节点231和终端222之间。在一个实施例中，RT可以是与节点231耦合的接收电路的输入阻抗。可替换的，RT可以是固定的电阻，或者是一个固定电阻和接收电路的输入电阻的组合，将其设置以匹配于信号源21的源阻抗RS。
此外，从图2中可以看出，该磁差动输入电路20包括通过导体241耦合到节点232的第三终端223。导体241包括第一部分241a和第二部分241b。在一个实施例中，可以将终端221看作第一正终端，把终端223看作第二正终端。因而直接断定，终端222可以看作负终端(这样的指定显然有些武断)。另外，输入电路20包括将终端221耦合到输入节点231的导体242，并包括将节点231耦合到终端223的导体243。包含部分244a和244b的导体244将源21的GND侧耦合到终端222。
以一种从图2中可以清楚认识到的方法，以形成两个电路回路L1和L2的方式构成了磁差动输入级。同图2一致的，电路回路L1包括终端221、导体242、节点231、RT、终端222、导体244的部分244b和导体241的第一部分241a。类似的，电路回路L2包括终端222、RT、节点231、导体243、终端223和导体241的第二部分241b。
在一个实施例中，如上所建议的，输入电路20可以组成集成电路设备的一部分，例如集成的RF收发器。关于这一点，可以将终端221、223和223钉在封闭集成的RF收发器的封装25上。在这一点上，导体241、242、243和244中的一些或全部可以存在于IC设备中。以本领域技术人员公知的方法，可以通过一个或多个等级的金属化形成包含在IC设备中的导体或导体部分。可以通过印在印刷电路板(PCB)上的导电轨迹形成在封装25外部的导体或导体部分。在一些情况中，所使用的通孔或镀通孔是导体通道交叉并且不想要电相互连接。但是，需要理解的是，除非清楚地这样规定，否则本发明并不受上面提到的制造导体方式，或者导体封闭在封装25内或扩展到封装25外侧的限制。
磁差动输入电路20的突出方面来源于回路L1和L2的相互配置。具体地，构造和配置回路L1和L2，使得在存在干扰回路L3的情况下，由L3在L1中引起的干扰信号(例如电压)等于由L3在L2中引起的干扰信号，但是反向。也就是说，回路L1和L2以相反的方向通过集成接收器的输入(有效地表现在RT上)。需要注意，相对于(N)终端222，回路L1的(P)终端221定位在相对于回路L2的(P)终端223正好相反的方向上。上述配置所期望的结果是在L1中引起的干扰信号用于抵消在L2中引起的干扰信号。这种抵消效应近似完备的程度是L1物理匹配L2程度的函数。例如，根据L1和L2几何形状匹配的程度，以及两个回路与干扰回路L3匹配的接近程度，抵消效应提高。因此，在一个实施例中，由L1围成的面积基本上等于由L2围成的面积。而且，在可行的范围内，将L1和L2并列布置在与干扰回路L3等距离的相应位置上。在终端221、222和223构成IC设备封装上的管脚的实施例中，在某种程度上按照图2中所建议的方式这些管脚相互邻近，然后这些管脚将尽可能在一条直线上，其中管脚221和223完全反向布置，并与管脚222保持等距。
图2表示磁差动输入电路耦合到单端接收电路的实施例。图3是将差动信号源耦合到接收IC设备的差动输入端的简化电路表示。在图3中，由双信号源31a和31b表示差动信号源31。信号源31a和31b分别向接收IC设备提供等量但相反极性的信号。也就是说，由信号源31a提供的信号与由信号源31b提供的信号具有180°相位关系。信号源31a在一端耦合到信号地(GND)，并在相对一端通过源阻抗RS/2耦合到输入终端32。类似的，信号源31b在一端耦合到GND，并在相对一端通过源阻抗RS/2耦合到输入终端33。可以将输入终端32看成是正(P)输入终端；以及可以将输入终端33看成是负(N)输入终端。到接收IC设备的差动输入表示为终端阻抗RT1和RT2，其中RT1＝RT2＝(RS/2)。RT1从(P)终端32耦合到GND；RT2从(N)终端33耦合到GND。可以按照在图4中公开的方法从图3的布置实现磁差动输入。
现在参考图4，这里描述了一种磁差动输入电路40，其被设计为将差动信号源41耦合到接收集成电路设备(未示出)。在图4中，由双信号源41a和41b表示差动信号源41，其向接收集成电路设备提供等量但相反极性的信号。也就是说由信号源41a提供的信号与由41b提供的信号具有180°的相位关系。将信号源41a在一端耦合到GND，并在相对一端通过源阻抗Rsa/2耦合到输入终端401。实际上，(Rsa/2)是通过从公共节点406延伸到终端401的导体412耦合到终端401。类似的，将信号源41b在一端耦合到信号地，并在相对一端通过在图4中表示为Rsb/2的源阻抗耦合到输入终端402。实际上，Rsb/2是通过导体413耦合到终端402。
以一种技术实践人员很好理解的方式，在输入节点404和终端402之间出现了到接收集成电路设备的差动输入。输入节点404依次通过导体409耦合到终端401，并通过导体410耦合到终端403。由在图4中表示为电阻(RT/2)的第一终端阻抗407和也在图4中表示为电阻(RT/2)的第二终端阻抗408向信号源41提供终端阻抗。终端阻抗407耦合在输入节点404和返回节点405之间。终端阻抗408耦合在返回节点405和终端402之间。包含第一部分411a和第二部分411b的导体411将终端403耦合到节点406。
以在图4中清楚描述的方式，以形成两个反向电路回路L1和L2的方式构成磁差动输入级40。结合图4，电路回路L1包括导体412、终端401、导体409、输入节点404、终端阻抗407、返回节点405、终端阻抗408、终端402、导体413和导体部分411a。类似的，电路回路L2包括导体413、终端402、终端阻抗408、返回节点405、终端阻抗407、输入节点404、导体410、终端403和导体部分411b。
磁差动输入电路40的突出方面来源于回路L1和L2的相互配置。具体地，构成回路L1和L2，使得在存在干扰回路L3的情况下，由L3在L1中引起的干扰信号(例如电压)等于由L1在L2中引起的干扰信号，但是反向。也就是说，相对于(N)终端402，回路L1的终端401定位在相对于回路L2的终端403完全相反的方向上。上述配置所期望的结果是在L1中引起的干扰信号用于抵消在L2中引起的干扰信号。这种抵消效应近似完备的程度是L1物理匹配L2程度的函数。例如，根据L1和L2几何形状匹配的程度，以及两个回路与干扰回路L3匹配的接近程度，抵消效应提高。
在不背离图4的配置有效性而消除EMI效应的情况下，具有启发性的是注意到尽管图4的输入电路40是磁差动的，但是至少在以下方面却不是电差动的，即信号源41a通过源阻抗Rsa/2耦合到输入终端401以及输入终端403。更为确定的，信号源41a通过Rsa/2耦合到节点406。节点406是通过导体412耦合到终端401的，并通过导体411耦合到终端403。信号源41b仅通过源阻抗Rsb/2通过导体413耦合到终端402。
因此，存在于源41a的负载电容大概将是存在于源41b的负载电容的两倍。就是说信号源41a耦合到在集成电路设备上的两个管脚，而信号源41b耦合到集成电路设备的单个管脚。需要注意的是，一个第二(虚拟)管脚可以耦合到源41b，这样基本上相等的负载电容存在于源41a和41b上。但是，在这种情况中终端401和403将连续经历分别耦合到IC封装上相邻的终端。因为终端402和假设的虚拟终端不会经历这样的相邻终端耦合，因此电路40将不会表现为电差动。图5描述一种导致对称(电)耦合的输入电路布置，这样输入电路是磁和电的差动。
现在参考图5，这里描述一种将差动信号源51耦合到接收集成电路设备55的磁和电差动的输入电路50。为了这里描述的目的，集成电路55可以被理解为包含设备封装55中，该设备封装55包括内部电路(未示出)和许多管脚或终端的。在图5中，由双信号源511和512表示差动信号源51，其向接收集成电路设备提供等量，但是相反极性(即相对相移＝180°)的信号。将信号源511在一端耦合到信号地(GND)并在相对一端通过源阻抗513(RS/2)耦合到第一输入节点542。类似地，将信号源512在一端耦合到信号地(GND)并在相对一端通过源阻抗514(RS/2)耦合到第二输入节点543。输入节点542可以看作被耦合到信号源511的第一极(例如，正极)。输入节点543可以被看作耦合到信号源512的第二极(例如，负极)。当然，在实际实施中，信号源511和512代表信号源51的差动(相反极性)输出。
第一(正)输入节点542通过导体531耦合到终端521并通过导体534耦合到终端524。第二(负)输入节点543通过导体532耦合到终端522并通过导体533耦合到终端523。第一终端阻抗551耦合在终端521和终端522之间。终端阻抗551包括耦合在终端521和GND之间的电阻551a，并包括耦合在GND和终端522之间的电阻551b。第二终端阻抗552耦合在终端523和终端524之间。终端阻抗552包括耦合在终端523和GND之间的电阻552a，并包括耦合在GND和终端524之间的电阻552b。导体538将终端521耦合到终端524。
如从图5中所示，上述布置实现第一电路回路L1，该布置包括正输入节点542、导体531、终端521、终端阻抗551、终端522和导体532。第二电路回路L2包括负输入节点543、导体533、终端523、终端阻抗522、终端524和导体534。与图2和图4的电路布置一样，在图5中的布置产生这样的配置，使得相对于来自外来电路回路L3(未示出)的EMI公共源，L1相对于L2反向定向(即反向)，由此实现了在接收集成电路设备的输入端抵消所引起的干扰信号。
在上面刚刚所述的范围内，输入电路50有效地向接收集成电路设备提供了磁差动输入。但是，尽管是磁差动，但是可以证明该输入电路50不是电差动的。
这里考虑在磁差动输入和电差动输入之间的区别。如果假设输入端(例如，到接收设备)由正输入端P和负输入端N组成，这样有效的输入是(P-N)。也就是说一个输入是磁差动就暗示着干扰磁场将相等地影响该正输入端和负输入端，这样从(P)减去(N)抵消了该干扰磁场的影响。干扰磁场例如是从在芯片、接合线、封装或电路板线等等之中的电流形成的。
重要的是磁和电效应是独立的。电差动输入只是将电干扰最小化；磁差动输入只是将磁干扰最小化。磁和电差动输入使两种类型干扰的效应都趋于最小化。
返回图5，可以看出这里输入电路50不在是电差动的。这是真的，因为至少耦合到正终端521和524的电容大小与耦合到负终端522和523的电容大小是不同的。包含终端523影响了在信号源511上的电容负载，其基本等于在信号源512上的电容负载。就是说，由终端521和524到节点542提供的电容负载的总和基本上等于由终端522和523到节点543提供的电容负载的总和。但是，因为终端521和524被布置在线性终端串(521、522、523和524)的端点，所以终端521和524经历耦合到设备封装上的相邻终端(未示出)。内部终端522和523没有经历这种形式的耦合。
在一个实施例中，输入电路50可以通过包含在终端521、522、523和524中各个终端附近放置的附加导电部件被布置变为电差动。在一个实施例中，这些导电部件包括终端525、526和527，并包括相关的导体535、536和537，这些导电部件形成用于通过外部电路和/或信号平衡到终端521、522、523和524耦合的耦合机构。
如图5中所示，该耦合机构包括放置在终端522和523中间的终端526。需要注意终端522和523是耦合到信号源512的终端。终端526耦合到GND。导电线536从终端526横向延伸并且优选地占据与回路L1和回路L2等距离的路径。该耦合机构还包括放置在终端521附近且上方的终端525。导电线535沿着回路L1的上方边界从终端525横向延伸。终端525耦合到GND。类似的，该耦合机构包括放置在终端524附近且下方的终端527。终端527耦合到GND。导电线537沿着回路L2的下方边界从终端527横向延伸。在一个实施例中，导电线535、536和537具有足够长度以便能够从各个终端525、526和527延伸一个距离，该距离至少和导体538从终端521和524水平延伸的距离一样大。
在这一点上，特别指出的是，输入电路50的物理布置的突出方面能够使电路50被看作磁差动和电差动。这里很重要需要重申的是，在一个实施例中，终端525、521、522、526、523、524和527可以表示为在集成电路设备(未示出)的封装上的触点或者管脚。(在一个实施例中，该集成电路设备例如可以实现RF收发器。)。因此，在相邻终端之间的间隔大小基本相等。也就是说，因为这些对终端相互邻接，并且假设设备封装上的管脚间距是均匀的，所以在521和终端522之间的距离等于在终端522和终端526之间的距离。
但是，在某种程度上不能获得(或由于这里没有涉及的原因而禁忌)设备封装上的均匀管脚间距，那么下面的物理关系仍然是优选保持的。在终端对521和522之间的物理间隔应当等于在终端对523和524之间的物理间隔。这种需要来源于建立用于回路L1和回路L2的相等面积的期望。此外，为了获得电差动操作，终端526应当在终端522和523之间等距，终端525到终端521应当具有和终端527距离终端524相等的物理间隔。
因此，这里已经公开了一种电路结构，其形成从单端或差动信号源向集成接收设备的磁差动输入。作为磁差动输入(该磁差动输入建立了通过接收设备输入端的反向回路)的结果，基本上减小了对于EMI污染的敏感度。在另一个实施例中，该磁差动输入表现为电差动以及磁差动。
尽管已经相对于有限数量的实施例对本发明进行的介绍，但是本领域技术人员会意识到它的许多修改和变化。这里希望所附权利要求覆盖落入本发明主旨和范围内的全部这样的修改和变化。

Claims (20)

1.一种将单端信号源耦合到单端接收电路的磁差动输入电路，该输入电路包括：
耦合到单端信号源的输出端的第一终端；
耦合到信号返回的第二终端；
耦合到单端信号源输出端的第三终端；
包含第一终端和第二终端的第一回路；和
包含第二终端和第三终端的第二回路。
2.根据权利要求1所述的磁差动输入电路，其中第一回路和第二回路基本上限定了相等的面积，并被设置使得由干扰源在第一回路中引起的第一干扰信号抵消由干扰源在第二回路中引起的第二干扰信号。
3.根据权利要求2所述的磁差动输入电路，还包括：
耦合到接收电路的输入节点；
公共节点；
将第一终端耦合到输入节点的第一导体；
将第三终端耦合到输入节点的第二导体；和
将第三终端耦合到第一终端的第三导体。
4.根据权利要求1所述的磁差动输入电路，其中第一、第二和第三终端基本上在同一直线上并置并且第二终端被布置在第一终端和第三终端的中间，并基本上与第一终端和第三终端等距离。
5.根据权利要求4所述的磁差动输入电路，其中第一回路和第二回路基本上限定了相等的面积，并被设置使得由干扰源在第一回路中引起的第一干扰信号抵消由干扰源在第二回路中引起的第二干扰信号。
6.根据权利要求5所述的磁差动输入电路，还包括：
耦合在输入节点和第二终端之间的终端阻抗。
7.一种将差动信号源耦合到差动接收电路的磁差动输入电路，该输入电路包括：
耦合到差动信号源的第一输出端的第一终端；
耦合到差动信号源的第二输出端的第二终端；
耦合到差动信号源的第一输出端的第三终端；
输入节点；
返回节点；
耦合到第一终端和输入节点的第一导体；和
耦合到第一终端和输入节点的第二导体，其中布置终端、电路节点和导体以形成第一回路和第二回路，该第一回路和第二回路能够实现抵消在接收电路上引起的干扰电压。
8.根据权利要求7所述的磁差动输入电路，其中第一回路限定的第一面积基本上等于第二回路限定的第二面积。
9.根据权利要求8所述的磁差动输入电路，其中第一回路包括第一终端、第一导体、输入节点、返回节点、第二终端和第三导体的第一部分。
10.根据权利要求9所述的磁差动输入电路，其中第二回路包括第二终端、返回节点、输入节点、第二导体、第三终端和第三导体的第二部分。
11.根据权利要求7所述的磁差动输入电路，还包括：
耦合在输入节点和返回节点之间的第一终端电阻；和
耦合在返回节点和第二终端之间的第二终端电阻。
12.根据权利要求11所述的磁差动输入电路，其中：
第一回路包括第一终端电阻和第二终端电阻；和
第二回路包括第一终端电阻和第二终端电阻。
13.一种耦合到差动信号源的磁和电差动的输入电路，该输入电路包括：
耦合到来自信号源的第一极性信号的第一输入节点；
耦合到来自信号源的第二极性信号的第二输入节点；
耦合到第一输入节点的第一终端；
耦合到第二输入节点的第二终端；
耦合到第一输入节点的第三终端；
耦合到第二输入节点的第四终端，其中第一终端和第四终端被包含在第一回路中，并且其中第二终端和第三终端被包含在与第一回路相反的第二回路中。
14.根据权利要求13所述的输入电路，还包括：
接近第一、第二、第三和第四终端用于平衡到第一、第二、第三和第四终端耦合的耦合装置。
15.根据权利要求14所述的输入电路，其中该耦合装置包括第五终端和布置在第二终端和第四终端之间的导体。
16.根据权利要求13所述的输入电路，还包括：
耦合在第一终端和第四终端之间的第一终端阻抗；和
耦合在第二终端和第三终端之间的第二终端阻抗。
17.根据权利要求16所述的输入电路，还包括耦合在第一终端和第三终端之间的导体。
18.根据权利要求16所述的输入电路，其中该第一终端阻抗包括：
耦合在第一终端和地电位之间的第一电阻；和
耦合在地电位和第四终端之间的第二电阻。
19.根据权利要求18所述的输入电路，其中该第二终端阻抗包括：
耦合在第二终端和地电位之间的第三电阻；和
耦合在地电位和第三终端之间的第四电阻。
20.根据权利要求13所述的输入电路，其中该输入电路是包含放大器的集成接收器的一部分。
CN2005800103793A 2004-03-31 2005-03-23 磁差动输入 Expired - Fee Related CN1939103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/814,606 2004-03-31
US10/814,606 US7536161B2 (en) 2004-03-31 2004-03-31 Magnetically differential input
PCT/US2005/009752 WO2005099202A2 (en) 2004-03-31 2005-03-23 Magnetically differential input

Publications (2)

Publication Number Publication Date
CN1939103A true CN1939103A (zh) 2007-03-28
CN1939103B CN1939103B (zh) 2012-07-04

Family

ID=35045361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800103793A Expired - Fee Related CN1939103B (zh) 2004-03-31 2005-03-23 磁差动输入

Country Status (6)

Country Link
US (2) US7536161B2 (zh)
EP (1) EP1731005A2 (zh)
JP (1) JP4350779B2 (zh)
KR (1) KR100806417B1 (zh)
CN (1) CN1939103B (zh)
WO (1) WO2005099202A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111867233A (zh) * 2020-07-30 2020-10-30 苏州浪潮智能科技有限公司 一种电路板及电路设计方法
CN113273088A (zh) * 2018-12-11 2021-08-17 森泰克有限公司 用于在降低干扰的同时传送信号的电气连接

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098742B2 (en) * 2004-04-30 2006-08-29 Silicon Laboratories Inc. Differential/single-ended input stage
US8237509B2 (en) * 2007-02-23 2012-08-07 Qualcomm, Incorporated Amplifier with integrated filter
KR101829030B1 (ko) 2011-10-27 2018-03-29 더 유니버시티 오브 브리티쉬 콜롬비아 변위 장치 및 변위 장치의 제조, 사용 그리고 제어를 위한 방법
CN105452812B (zh) 2013-08-06 2019-04-30 不列颠哥伦比亚大学 移位装置以及用于检测和估计与其相关联的运动的方法和设备
US11251522B2 (en) 2019-08-15 2022-02-15 Ademco Inc. Cancelation circuit for radio frequency antenna systems

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738129A1 (de) 1977-08-24 1979-03-01 Blaupunkt Werke Gmbh Elektrische baueinheit
US5113159A (en) * 1990-02-22 1992-05-12 At&T Bell Laboratories Communications transmission system including facilities for suppressing electromagnetic interference
US5357051A (en) 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
JPH07264042A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 高速インタフェース回路
US5610554A (en) * 1994-07-28 1997-03-11 Aval Communications Inc. Cancellation loop, for a feed-forward amplifier, employing an adaptive controller
RU2142670C1 (ru) * 1995-11-16 1999-12-10 Самсунг Электроникс Ко., Лтд. Устройство линейного усиления мощности
JP4015782B2 (ja) * 1998-10-22 2007-11-28 日本無線株式会社 フィードフォワード非線形歪補償増幅器
US6255903B1 (en) * 1999-12-06 2001-07-03 Motorola Linear power amplifier with configurable feedforward error correction circuits
CN1314777A (zh) * 2000-03-22 2001-09-26 神达电脑股份有限公司 用于抑制高速线路电磁干扰的抵消线路
JP2001326546A (ja) * 2000-05-17 2001-11-22 Mitsubishi Electric Corp 差動増幅器の入力回路
US6433272B1 (en) 2000-09-19 2002-08-13 Storage Technology Corporation Crosstalk reduction in constrained wiring assemblies
DE10050294B4 (de) * 2000-10-10 2006-08-24 Atmel Germany Gmbh PLL-Schaltung
US6570427B2 (en) 2000-12-21 2003-05-27 Intersil Americas Inc. Variable transconductance amplifier
US6856215B2 (en) * 2001-08-24 2005-02-15 Powerwave Technologies, Inc. System and method for adjusting group delay
US7231191B2 (en) * 2001-09-28 2007-06-12 Powerwave Technologies, Inc. Spurious ratio control circuit for use with feed-forward linear amplifiers
US6624699B2 (en) 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
JP3958157B2 (ja) * 2002-08-30 2007-08-15 キヤノン株式会社 差動信号伝送線路の終端回路
US6822817B2 (en) 2002-10-31 2004-11-23 International Business Machines Corporation Preamplifier circuit suitable for use in magnetic storage devices
EP1496609A1 (en) 2003-07-07 2005-01-12 Dialog Semiconductor GmbH Enhanced architectures of voltage-controlled oscillators with single inductors (VCO-1L)
US7126421B2 (en) * 2003-09-23 2006-10-24 Powerwave Technologies, Inc. Method for aligning feed forward loops
US7190214B2 (en) 2004-01-27 2007-03-13 Texas Instruments Incorporated Amplifier apparatus for use with a sensor
US7098742B2 (en) 2004-04-30 2006-08-29 Silicon Laboratories Inc. Differential/single-ended input stage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113273088A (zh) * 2018-12-11 2021-08-17 森泰克有限公司 用于在降低干扰的同时传送信号的电气连接
CN113273088B (zh) * 2018-12-11 2023-11-07 森泰克有限公司 模拟信号传送装置
CN111867233A (zh) * 2020-07-30 2020-10-30 苏州浪潮智能科技有限公司 一种电路板及电路设计方法

Also Published As

Publication number Publication date
WO2005099202A2 (en) 2005-10-20
CN1939103B (zh) 2012-07-04
JP4350779B2 (ja) 2009-10-21
KR20070008618A (ko) 2007-01-17
WO2005099202A3 (en) 2005-12-15
EP1731005A2 (en) 2006-12-13
US7536161B2 (en) 2009-05-19
US20090197559A1 (en) 2009-08-06
JP2007531472A (ja) 2007-11-01
KR100806417B1 (ko) 2008-02-21
US8086211B2 (en) 2011-12-27
US20050225419A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
CN1939103B (zh) 磁差动输入
CN101083256B (zh) 半导体器件
KR100294956B1 (ko) 전자기잡음을감쇄시킬수있는인쇄기판
US8183971B2 (en) 8-shaped inductor
US7109838B2 (en) System for integrating a toroidal inductor in a semiconductor device
US7545652B2 (en) Printed circuit board and differential signaling structure
US7911310B2 (en) Fully differential, high Q, on-chip, impedance matching section
US8587398B2 (en) Shielded differential inductor
US20050179136A1 (en) Multi-layer substrate module and wireless terminal device
EP0391527A1 (en) Circuit board configuration for reducing signal distortion
US6600208B2 (en) Versatile system for integrated circuit containing shielded inductor
KR101575387B1 (ko) 집적 회로 인덕터 구조체, 전자 시스템 및 집적 회로 인덕터 사이의 자기 커플링 감소 방법
KR101656719B1 (ko) 인덕터 소자 및 집적 회로 장치
US7403749B2 (en) Method and system for integrated circuit RF immunity enhancement
CN108269799B (zh) 磁环境中的物理设计
US11025219B2 (en) Common-mode filter
US10896949B2 (en) Inductor/transformer with closed ring
Forbes et al. Guard ring diodes for suppression of substrate noise and improved reliability in mixed-mode CMOS circuits
Bagger et al. SCI-LVDS 500 MHz differential pad drivers in a standard CMOS process
KR20110069626A (ko) 전력 설비의 노이즈 방지 회로
RAKO RFI
Davies et al. Optimized Routing and Component Placement to Improve the Continuity And Uniformity of the PCBPIFL Antenna’s Co-Planar Ground Plane to Achieve an Overall Improved Antenna Performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

CF01 Termination of patent right due to non-payment of annual fee