CN1930562A - 在不相关的链路上重复信号的机制 - Google Patents

Abstract

根据一个实施例，公开了一种系统。该系统包括第一集成电路(IC)、耦合到第一IC的第一接口、以及耦合到该接口的第二IC。每当检测到多个信号中的一个的状态的改变，第一IC就经由该接口频带内地向第二IC发送这多个信号中与该接口不相关联的每一个信号的状态。

Description

在不相关的链路上重复信号的机制

发明领域

本发明涉及集成电路，尤其涉及对接集成电路。

背景

集成电路(IC)一般由接口一起连接到系统中以进行数据传递和控制。此类接口可包括总线和点对点链路。通常有与链路不直接相关的附加信号，实现这些附加信号是为了协调诸IC的动作。此类信号包括出错和调试信号以及其它类型的信号等。

当这些信号在物理线路上传送时，每条单独的线路必须有其自己的管脚、定时规范、电压规范等，这使发送信号的IC和接收信号的IC变得复杂。当前的系统在现有的总线或连接到IC的链路上实现未分配的协议点，以在IC之间传递本该在分立的线路上传送的相同的信息，由此通过消除另外的连线来简化IC之间的物理接口。

这一机制被称为频带内信令，因为这些附加信息尽管与协议不相关，但是也作为协议信令的一部分而被传送，由此对于协议而言是频带内的。例如，一个协议点可指示“调试信号A被断言”。另一协议点可指示“调试信号A被取消断言”。当第一IC需要传达已对第二IC断言调试信号A时，消息“调试信号A被断言”在进行中的协议流中从第一IC被发送到第二IC。当取消断言调试信号A时，第一IC向第二IC发送“取消调试信号A”。

尽管这一不添加另外的线路而在IC之间传达信号的机制提供来许多益处，但是也有明显的缺点，诸如当要以此方式在IC之间发送数个信号时等。

附图简述

从以下所给出的详细描述以及从本发明各实施例的附图可更充分地理解本发明。但是，不应认为附图将本发明限定于特定的实施例，它们仅仅是用于说明和理解。

图1示出计算机系统的一个实施例；

图2示出发送IC的一个实施例；

图3示出接收IC的一个实施例；

图4示出发送IC的另一个实施例；

图5是示出信号定时的一个实施例的时序图；以及

图6是示出信号定时的另一个实施例的时序图。

详细描述

描述一种在不相关的链路上重复信号的机制。在以下描述中阐述了许多细节。但是对于本领域技术人员而言可显见，无需这些特定细节也可实施本发明。在其它实例中，公知结构和设备以框图形式而不是详细地示出，目的在于避免混淆本发明。

说明书中提及“一个实施例”或“一实施例”是指结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。说明书中各处所出现的措词“在一个实施例中”不一定全部都是指同一个实施例。

图1是计算机系统100的一个实施例的框图。计算机系统100包括耦合到总线105的中央处理单元(CPU)102。在一个实施例中，CPU 102是Pentium处理器家族中的一种处理器，包括可从加利福尼亚州Santa Clara的Intel公司获得的PentiumII处理器家族、PentiumIII处理器和PeniumIV处理器。或者可使用其它CPU。

还将芯片组107耦合到总线105。芯片组107包括存储器控制集线器(MCH)110。在一个实施例中，MCH 110经由集线器接口被耦合到输入/输出控制集线器(ICH)140。ICH 140提供到计算机系统100内的输入/输出(I/O)设备的接口。例如，ICH 140可被耦合到遵守俄勒冈州Portland的PCI特殊利益集团所开发的规范修订版2.1总线的外围部件互连总线。

在一个实施例中，MCH 110包括耦合到主系统存储器115的存储器控制器112。主系统存储器115存储数据和可由CPU 102或系统100中所包括的任何其它设备执行的由数据信号表示的指令和代码序列。在一个实施例中，主系统存储器115包括动态随机存取存储器(DRAM)；但是，主系统存储器115可使用其它存储器类型来实现。

根据一个实施例，MCH 110和ICH 140在经由集线器接口耦合的分立IC上实现。但是，协调MCH 110和ICH 140可能需要与集线器接口不相关的附加信号(例如，出错信号、调试信号等)。这些信号一般具有以下特性：1)转移可在任何时钟周期上发生；2)在信号断言的时刻与该信号被另一IC观测到的时刻之间允许有限的等待时间；3)从稳定状态出发的以信令通知状态开始的第一转移的定时很重要，而返回稳定状态的转移的定时较不重要；4)每个信号很少改变，但是多个信号可在临近的时钟周期上改变，并且保持信号改变相互之间的相对定时很重要。

如以上所讨论的，频带内信令是为在IC之间传达信息而实现的现有机制。当使用频带内信令改变状态的多个信号同时或几乎同时(按协议而与信号传输速度相关)通过时，使用频带内信令就会出现缺点。在这一情形中，协议将信号信息串行化，发送一个信号的新状态，然后在稍后发送下一个信号的新状态，直至所有信号上的改变都已被传达。

结果是在一个IC中基本上同时看到的动作在另一IC处在时间上被顺序地看到。例如，假设第一IC(IC1)与第二IC(IC2)以一通信协议由链路连接。假设这两个IC都关注两个信号A和B的值。IC1中存在的信号将通过该链路被频带内地向IC2传达，尽管这些信号与链路的操作并不相关。当A单独在IC1中断言时，它以“A被断言”消息来通知IC2，而当其发生时，IC2在1个链路等待时间内得知A被断言。当B单独断言时发生同样的情况，并且当其发生时，IC2在1个链路等待时间内得知B被断言。但是，当A和B同时断言时，这不能被同时传达，因为“A被断言”和“B被断言”是不能同时被传达的不同的协议点。

由此，一些机制必须使一个信号的优先级高于另一个信号，并串行地发送状态改变。由未被发送的信号遭致的状态改变必须以某种方式被存储，并在下一个机会被发送。因此，在IC1中己知的A和B同时被断言的信息因为是以A被断言、链路等待时间之后接着是B被断言的形式到达IC2因而在时间上产生畸变。图5中示出了IC2中的这种时间畸变。

如果信号A和B同时断言和取消断言，并且信号A上的改变的优先级高于信号B上的改变，则上述示例将进一步复杂化。此情况在图6中示出。“A被断言”被选择首先发送。在IC1的下一个时钟周期，当正在发送“A被断言”时，A和B被取消断言。现在“A被取消断言”被选择发送。“B被断言”由此被延迟了两个链路消息时间。

此外，在记住要发送“B被断言”、然后发送“B被取消断言”的缓冲器中需要两个条目。缓冲器可能会充满并溢出，并且相关联的出错状况必须被处理。处理缓冲器的异常状况是复杂的并且易于发生设计错误。因此在一系列转移之后，最终信号状态很可能在缓冲器中丢失，从而在末端的接收IC就会有一个或多个信号的错误状态。

当前，在协议中每个信号分配了两个点，一个用于断言，另一个用于取消断言。因此，当前对于N个频带内信号实现了2*N个协议点。根据一个实施例，频带内信号的发送的协议点被改变。在这一实施例中，每当在任何频带内信号上观察到任何改变时，所有频带内信号的状态就被发送。由此，对于N个频带内信号实现了2ⁿ个协议点(例如，被频带内发送的N条信号线的每个可能的状况一个协议点)。

在又一个实施例中，每当有任何信号改变时，被发送的所有频带内信号的状态就被采样。接着，所有信号的状态立即在信号协议点上通过接口被发送。在另一个实施例中，每当通过接口接收到频带内协议点时，接收信号的IC就用其所接收到的新值来驱动所有信号。

图2示出了发送IC 200的一个实施例。在一个实施例中，发送IC 200是MCH110。但是，本领域普通技术人员将会认识到，发送IC 200可以是经由任何类型的总线或接口耦合到另一IC的任何其它类型的IC。参考图2，IC 200包括信号逻辑210和协议逻辑230。

在一个实施例中，IC 200包括要向接收IC发送的每个信号的信号逻辑210。由此，对应于信号A-N，信号逻辑210(1)-210(n)被包括，其中N表示第N个信号，而n表示对应的信号逻辑210。信号逻辑210包括允许每个单独的信号通过接口被频带内地重复的逻辑。协议逻辑230是接收要被频带内重复的信号、并选择适当的协议点、并将该协议点集成到通过接口发送的协议中的逻辑。

根据一个实施例，所示出的所有信号和信号逻辑210与协议逻辑230内的触发器在共同的时钟上操作。以下描述将集中在信号A和对应的信号逻辑210上，而其它信号以相似方式操作。在初始化之后，信号逻辑210中驱动待发信号的的触发器2(FF2)被清零。这允许信号A通过多路复用器(mux)传播到FF1的D输入。一个时钟周期之后，signal_A_held(信号A保持)信号与信号A具有相同的值。这是电路的稳态条件。

当信号A在被取消断言很长的时间之后又被断言时，将发生从稳态出发的改变。当信号A断言时，异或门看到其输入上的不同的值，并且其输出(L)被断言。这通过生成待发信号的或门断言了FF2的D输入。在下一个时钟，待发信号和signal_A_held(信号A保持)被断言。因为信号A和signal_A_held现在具有相同值，所以异或门L的输出现在被取消断言。

与此同时，待发信号变到高位，并且因为已发信号已经在稳态的低位，所以与门向或门断言其输出，或门保持其输出，并向FF2断言D输入。由此构成从Q到FF2的D的反馈环，FF2在已发信号在低位的情况下保持其输出恒定地被断言。

待发信号的断言还切换mux，从而构成从Q输出到FFl的D输入的反馈环。只要待发信号被断言，信号A就被忽略，并且signal_A_held信号保持其在待发信号被断言时的值。如将在以下讨论的，待发信号保持在此状态，直至信号A的新值已通过接口被重复。由此mux起到忽略在靠近要通过接口被重复的前一次转移时发生的那些信号转移的作用。这无需如现有技术的情形那样对信号改变进行缓冲、然后在接口带宽不允许缓冲内容被发送时将它们丢弃就能够实现。

对于协议逻辑230，所有signal_X_held(信号X保持)信号的值被连续观察。协议逻辑230还观察来自每个信号逻辑210组件的待发信号的或。当任何待发信号断言时，协议逻辑230处的待发输入就断言。当来自与信号A对应的信号逻辑210的待发信号在协议逻辑230处断言该待发信号时，协议逻辑230在下一个可用的机会使用表示所有signal_X_held信号的下一个值的协议点来将所有signal_X_held信号的值置为单个频带内信令协议帧。然后断言已发信号达单个时钟周期的时间。

当已发信号到达信号A的信号逻辑210处时，从Q到FF2的D的反馈环被断开，并且D输入被取消断言。在下一个时钟周期，待发信号被取消断言，这切换mux以使信号A现在向FF1的D输入并向异或门的输入传播。

假定信号A仍然处在与刚被重复的状态相同的状态(或再次返回到该状态)，异或门在其两个输入上看到相同的值，并且电路已返回稳态。但是，信号A现在应当有不同的值，异或门检测到此情况，并且上述过程重复以通过接口发送此新值。

可以看到，当N个信号通过接口被频带内重复时，它们可在任何时钟周期彼此相对地改变。在一些时钟周期上将没有改变，而在其它时钟周期上可能有一个或数个改变。并且取决于接口设计，直到重复接口能够重复改变之前为止的等待时间可短可长，可恒定或改变。在任何情形中，第一改变使接口准备重复信号。

在接口准备重复信号所需的时间里，其它信号可能会改变状态，并且一旦准备完成，它们的新状态也会被重复。当接口就绪时，它立即通过接口发送所有信号的状态，包括到此时为止已改变的每个信号的新状态。这些信号随后被重新估值以确定其相对于刚通过接口被重复的值的改变。当检测到新的值时，此过程被重复。

图3示出接收IC 300的一个实施例。IC 300包括协议逻辑330和时序逻辑350。时序逻辑350包括专用于所接收的每个重复信号的FF。当协议逻辑330检测到传入的频带内信令协议帧时，协议逻辑330提取所有接收信号的状态，并向时序逻辑350处的FF的D输入呈递此状态，与此同时用启用信号来使FF能够接受数据。这些FF将重复信号保持在最后写入的值，直至下一个频带内信令协议帧使它们被更新。

IC链路的速度越来越高，并且也越来越容易发生传输差错。频带内信号重复有时因为诸如在较高协议级将传输等待时间最小化和缓冲复杂度降低等原因而被插入到较低的协议层中。结果是频带内信号重复帧可能会丢失。

上述重复机制对落在帧的时间窗口内的所有信号改变发送一个信号重复帧。如果该帧丢失，则接收IC对于丢失的帧内包含了其改变的所有信号有错误的状态。此状况将持续直至另一个信号改变，然后所有信号状态再次被重复。

对上述信号逻辑210进行简单的改变即可实现一定程度的对频带内信令协议帧的丢失的容忍。此改变使得为每个信号改变发送多个帧，由此提高了将信号改变递送到接收器的概率。

可将要为每个信号改变发送的帧的数目设置成可容忍物理链路上的预期误差率。为每个改变发送多个帧将使用链路带宽，但是不要求实现缓冲或重试方案。在链路上重复信号的等待时间被最小化，因为第一个正确到达的帧在接收器处设置了信号值。

图4示出发送IC 200的另一实施例，它包括可容许频带内信令协议帧的丢失的频带内信令机制。为实现对在信号逻辑210中的每个信号改变发送多个帧，用可加载的倒数计数器来取代虚线框内的逻辑(例如，或门、与门和FF2)。信号L是计数器420的负载信号。当L被断言时，计数器420加载其默认值。当信号E被断言时，计数器420被启用以进行倒计数。对于在E被断言时C也被断言的每个时钟周期，计数器420递减一个计数。每当计数器值非零时，计数器420的输出N即被断言。

计数器420在IC 200中如下操作。当异或门因信号改变而断言时，L被断言。L仅被断言一个周期，因为信号改变后的第一个时钟周期使异或门的诸输入相同。断言L就在下一个时钟沿上将默认值加载到计数器中。默认计数器420的值被选择成可平衡链路误差率、对协议吞吐量的影响、重复数据的重要度等。

当计数器420被加载时，其N输出将断言，因为计数器420现在非零。这将切换mux，在输入信号被发送时保持其值。断言N输出还将断言信号E，这使计数器420能基于C输入的断言来倒计数。它还向协议逻辑230断言待发信号。

每当协议逻辑230观察到待发信号被断言时，协议逻辑230就准备重复诸信号，捕捉它们的值，发送频带内信令协议帧，并断言已发信号。经历过信号改变的每个信号逻辑210组件中的计数器420具有非零值。已发脉冲在此状况下使计数器420递减1个计数，以指示此计数器所跟踪的信号改变已通过链路被发送一次。这将持续直至每个此类计数器到达0，然后N取消断言，计数器420被禁用(以使其不会下溢)，从信号逻辑210到协议逻辑的待发信号被取消断言，而mux切换成监视进一步的输入信号改变。

上述机制为每个信号转移发送默认数目的频带内信号帧。当一些信号上早前的改变重复期间，其它信号上发生改变时，这些额外的变化被立即包含到所发送的下一个及后续的频带内信令帧中。一旦最后发生的信号改变已被重复默认次数，频带内信令协议帧的发送即停止。

配合具有计数器的信号逻辑210使用的接收IC 300(图3)与以上已经描述的接收器相同。因错误而损坏的频带内信令协议帧通过协议逻辑330所进行的链路检查而被检测到，并且无需断言启用信号就被丢弃。因此，时序逻辑350内保持IC 300中的信号值的诸FF的输出将不改变。通过链路检查的第一个频带内信令协议帧将所有信号FF改为其正确的重复值。后续的好帧也对FF进行写入，但因为值是相同的，所以在IC 300中的信号里将不会觉察到任何改变。只要接收到单个好帧，这些信号就将被正确地重复。

上述机制允许第一IC中同时的信号转移在传输延迟之后在第二IC中被同时观察到。此外，消除了用于保持转移以便于在稍后进行发送的复杂缓冲器(易于出错的设计)的必要。即使是在居间链路上的错误使一些协议帧丢失时也是这样。此外，数个信号上彼此在几个时钟周期内发生的转移可通过接口被发送而不会使缓冲器溢出，并且信号转移不会以不可预测(或难以预测)的方式丢失。

鉴于本发明的许多替换和修改方案在本领域普通技术人员细读以上描述之后毫无疑问是显见的，所以应当理解，通过示例示出和描述的任何特定实施例决非旨在被视为起到限定作用。因此，提及各实施例的细节不是旨在限定所附权利要求的范围，在所附权利要求中，仅历数了被视为本发明的那些特征。

Claims (24)

1.一种系统，包括：

第一集成电路(IC)；

耦合到所述第一IC的接口；以及

耦合到所述接口的第二IC，其中每当检测到与所述接口不相关联的多个信号中的一个的状态改变时，所述第一IC就经由所述接口频带内地向所述第二IC同时发送所述多个信号中的每一个的状态。

2.如权利要求1所述的系统，其特征在于，每当所述信号中有任何信号改变时，所述多个信号的状态在所述第一IC处全部被采样。

3.如权利要求1所述的系统，其特征在于，每当接收到所述多个信号值时，所述第二IC就用频带内地接收到的新值来驱动每个所述信号。

4.如权利要求1所述的系统，其特征在于，所述第一IC包括：

信号逻辑，它与所述多个信号中的每一个相关联的；以及

协议逻辑，它被耦合到与所述信号中的每一个相关联的所述信号逻辑，以在协议频带内向所述第二IC发送所述信号值。

5.如权利要求4所述的系统，其特征在于，所述信号逻辑包括：

第一触发器，其输入耦合到相关联的信号，而输出耦合到所述协议逻辑，所述第一触发器的输出产生保持的信号值；以及

第二触发器，其输入耦合到所述第一触发器的输出以接收所述保持的信号值，所述第二触发器的输出产生待发信号。

6.如权利要求4所述的系统，其特征在于，所述信号逻辑包括：

触发器，其输入耦合到相关联的信号，而输出耦合到所述协议逻辑，所述触发器的输出产生保持的信号值；以及

计数器，其输入耦合到所述触发器的输出以接收所述保持的信号值，所述第二触发器的输出产生待发信号。

7.如权利要求4所述的系统，其特征在于，所述协议逻辑选择同时包括所述保持的信号值全体的协议点，并将所述协议点集成到经由所述接口向所述第二IC发送的协议中。

8.如权利要求7所述的系统，其特征在于，每当有另外的信号发生转移时，被发送的所述协议点就会改变，从而后续的信号转移就会以短的等待时间被传达。

9.如权利要求1所述的系统，其特征在于，在靠近要经由所述接口在所述第一IC与所述第二IC之间重复的先前的转移的时间发生的信号转移被丢弃，而所述信号的间距更宽的转移和稳态值被重复。

10.如权利要求1所述的系统，其特征在于，所述第二IC包括：

协议逻辑，它被耦合到所述接口，用于接收每个所述频带内信号，并用于提取每个所述频带内信号的状态；以及

时序逻辑，它被耦合到所述协议逻辑，用于在一旦接收到每个所述频带内信号的状态时维持所述状态。

11.一种方法，包括：

监控第一集成电路(IC)处的多个信号中的每一个的状态；以及

每当检测到所述多个信号中的一个的状态改变时，就通过接口向第二IC频带内地发送所述多个信号中的每一个的状态。

12.如权利要求11所述的方法，其特征在于，监控所述第一IC处的多个信号中的每一个的状态包括：

监控与所述多个信号中的每一个相关联的协议逻辑处的信号保持值；以及

监控与所述多个信号全体相关联的所述协议逻辑处的待发信号。

13.如权利要求12所述的方法，其特征在于，还包括：

选择同时包括所述协议逻辑处的所述输入信号的所有保持值的协议点；以及

将所述协议点集成到要经由所述接口向所述第二IC发送的协议中。

14.如权利要求13所述的方法，其特征在于，还包括：

在所述第二IC处接收所述协议点；以及

提取所述多个频带内信号中的每一个的状态。

15.一种系统，包括：

芯片组；

耦合到所述芯片组的接口；以及

耦合到所述芯片组的集成电路，其中每当检测到与所述接口不相关联的多个信号中的一个的状态改变时，所述芯片组就经由所述接口频带内地向所述IC发送所述多个信号中的每一个的状态。

16.如权利要求15所述的系统，其特征在于，每当所述信号中有任何信号改变时，所述多个信号全体的状态就在所述芯片组处被采样。

17.如权利要求15所述的系统，其特征在于，每当接收到所述多个信号值时，所述IC就用频带内地接收到的新值来驱动每个所述信号。

18.如权利要求15所述的系统，其特征在于，所述芯片组包括：

信号逻辑，它与所述多个信号中的每一个相关联的；以及

协议逻辑，它被耦合到与所述信号中的每一个相关联的所述信号逻辑，用于在协议频带内向所述IC发送所述信号值。

19.如权利要求18所述的系统，其特征在于，所述信号逻辑包括：

第一触发器，其输入耦合到相关联的信号，而输出耦合到所述协议逻辑，所述第一触发器的输出产生保持的信号值；以及

第二触发器，其输入耦合到所述第一触发器的输出，用于接收所述保持的信号值，所述第二触发器的输出产生待发信号。

20.如权利要求18所述的系统，其特征在于，所述信号逻辑包括：

触发器，其输入耦合到相关联的信号，而输出耦合到所述协议逻辑，所述触发器的输出产生保持的信号值；以及

计数器，其输入耦合到所述触发器的输出，用于接收所述保持的信号值，所述计数器的输出产生待发信号。

21.如权利要求18所述的系统，其特征在于，所述协议逻辑选择同时包括所述保持的信号值全体的协议点，并将所述协议点集成到要经由所述接口向所述IC发送的协议中。

22.如权利要求21所述的系统，其特征在于，每当保持的信号转移时，被发送的所述协议点就会改变，从而后续的信号转移将以短的等待时间被传达。

23.如权利要求15所述的系统，其特征在于，在靠近要经由所述接口在所述芯片组与所述IC之间重复的先前的转移的时间发生的信号转移被丢弃，而所述信号的间距更宽的转移和稳态值被重复。

24.如权利要求15所述的系统，其特征在于，所述IC包括：

协议逻辑，它被耦合到所述接口，用于接收每个所述频带内信号，并提取每个所述频带内信号的状态；以及

时序逻辑，它被耦合到所述协议逻辑，用于在一旦接收到每个所述频带内信号的状态时维持所述状态。

Images