CN1929121A - 半导体部件的安装构造及其中所用的安装基板的制造方法 - Google Patents

半导体部件的安装构造及其中所用的安装基板的制造方法 Download PDF

Info

Publication number
CN1929121A
CN1929121A CNA2006101155664A CN200610115566A CN1929121A CN 1929121 A CN1929121 A CN 1929121A CN A2006101155664 A CNA2006101155664 A CN A2006101155664A CN 200610115566 A CN200610115566 A CN 200610115566A CN 1929121 A CN1929121 A CN 1929121A
Authority
CN
China
Prior art keywords
junction surface
semiconductor device
photoresist
base plate
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101155664A
Other languages
English (en)
Other versions
CN100438009C (zh
Inventor
竹内正宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1929121A publication Critical patent/CN1929121A/zh
Application granted granted Critical
Publication of CN100438009C publication Critical patent/CN100438009C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供没有焊盘与接合部间的剥离的生产性良好的半导体部件的安装构造及其中所用的安装基板的制造方法。在本发明的半导体部件的安装构造中，由于在焊盘(8)所处的接合部(4)的端面(4a、4b)上，设有由：与绝缘基板(2)大致垂直的上升面(5a)、从该上升面(5a)的上部相对于上升面大致成直角地突出的鼓出部(5b)、被该鼓出部(5b)、上升面(5a)和绝缘基板(2)包围的凹部(5c)构成的卡止部(5)，使焊盘(8)咬入卡止部(5)的凹部(5c)内，因此焊盘(8)与接合部(4)的结合因使焊盘(8)咬入卡止部(5)中而变得牢固，可以获得没有焊盘(8)与接合部(4)间的剥离的产品。

Description

半导体部件的安装构造及其中所用的安装基板的制造方法
技术领域
本发明涉及适用于各种电子机器或电子电路单元等中的半导体部件的安装构造及其中所用的安装基板的制造方法。
背景技术
当对以往的半导体部件的安装构造的图进行说明时，则图25为以往的半导体部件的安装构造的要部放大剖面图，图26涉及以往的半导体部件的安装构造，是表示接合部的构成的安装基板的要部的俯视图，此外，当基于图25、图26对以往的半导体部件的安装构造的构成进行说明时，则安装基板51由绝缘基板52、设于该绝缘基板52上的配线图案53、设于该配线图案53的端部的接合部54形成。此外，配线图案53和接合部54是通过蚀刻金属膜而形成的，并且接合部54由多个散布的岛状部54a形成，该岛状部54a的端面成为从绝缘基板52朝向上方地垂直的面。
半导体部件55在下面设有多个电极56，在该电极56上，附着有焊盘57，并且附着于电极56上的焊盘57被热压接在接合部54上，而将半导体部件55安装于安装基板51上。另外，在半导体部件55的下面与绝缘基板52的上面之间，夹设有粘接剂58，使半导体部件55的安装牢固化，从而构成以往的半导体部件的安装构造。
但是，以往的半导体部件的安装构造由于是在接合部54的岛状部54a的端面形成垂直面的状态下，焊盘57附着于接合部54上，因此焊盘57与接合部54间的附着很弱，容易剥离，而且因粘接剂58的膨胀或收缩，焊盘57与接合部54间的附着会被剥离。
另外，以往的安装基板的制造方法由于是通过蚀刻设于绝缘基板52上的金属膜，形成配线图案53和接合部54，因此接合部54的岛状部54a的端面形成垂直面，由此，焊盘57与接合部54间的附着很弱，容易剥离，而且因粘接剂58的膨胀或收缩，焊盘57与接合部54间的附着会被剥离。
以往的半导体部件的安装构造由于是在接合部54的岛状部54a的端面形成垂直面的状态下，焊盘57附着于接合部54上，因此焊盘57与接合部54间的附着很弱，容易剥离，而且因粘接剂58的膨胀或收缩，焊盘57与接合部54间的附着会被剥离。
另外，以往的安装基板的制造方法由于是通过蚀刻设于绝缘基板52上的金属膜，形成配线图案53和接合部54，因此接合部54的岛状部54a的端面形成垂直面，由此，焊盘57与接合部54间的附着很弱，容易剥离，而且因粘接剂58的膨胀或收缩，焊盘57与接合部54间的附着会被剥离。
发明内容
本发明是鉴于此种以往技术的现实状况而完成的，其目的在于，提供没有焊盘与接合部间的剥离、生产性良好的半导体部件的安装构造及其中所用的安装基板的制造方法。
为了达成所述的目的，作为本发明的第一解决途径，采用了如下的构成，即，具备：具有设置了配线图案和接合部的绝缘基板的安装基板、在所述接合部上借助焊盘安装于所述安装基板上的半导体部件，在所述焊盘所处的所述接合部的端面上，设有由：与所述绝缘基板大致垂直的上升面、从该上升面的上部相对于所述上升面大致成直角地突出的鼓出部、被该鼓出部、所述上升面和所述绝缘基板包围的凹部构成的卡止部，使所述焊盘咬入所述卡止部的所述凹部内。
另外，作为第二解决途径，采用了如下的构成，即，所述接合部具有相互拉开间隔地相面对的一对所述端面，使所述焊盘咬入设于该一对所述端面上的所述卡止部中。
另外，作为第三解决途径，采用了如下的构成，即，具有夹设于所述半导体部件和所述绝缘基板之间的粘接剂，所述接合部具有相互拉开间隔地相面对的一对所述端面、设于该一对端面间而将所述接合部削除了的槽部、设于该槽部的至少一端侧的开放部，夹设于所述槽部中的所述粘接剂穿过所述开放部而流出。
另外，作为第四解决途径，采用了如下的构成，即，所述焊盘由金材形成。
另外，作为第五解决途径，采用了如下的构成，即，作为所述接合部的上部层的所述鼓出部由耐腐蚀性高的金属形成，并且设于所述鼓出部的下部侧的所述接合部的下部层由导电率高的金属形成。
另外，作为第六解决途径，采用了如下的构成，即，所述上部层由镍-磷形成，并且所述下部层由铜形成。
另外，作为第七解决途径，采用了如下的制造方法，即，具备技术方案1至4中任意一项所述的半导体部件的安装构造，所述安装基板被利用：在所述绝缘基板上形成基底层的工序；在该基底层上形成能够显影的光刻胶的工序；将所述光刻胶显影，用于在成为所述配线图案和所述接合部的部位上形成光刻胶除去部而形成所需的图案形状的工序；以附着于所述基底层上的状态，在所述光刻胶除去部内形成金属性的中间层的工序；以附着于所述中间层上，向所述光刻胶上伸出的状态，形成成为所述鼓出部的金属性的上部层的工序；将所述光刻胶除去的工序；除了所述中间层所处的部位以外，将所述基底层除去的工序来制造，形成所述配线图案和所述接合部，并且在所述接合部的所述端面上，形成了由所述上升面、所述鼓出部、所述凹部构成的所述卡止部。
另外，作为第八解决途径，采用了如下的制造方法，即，具备技术方案1至4中任意一项所述的半导体部件的安装构造，所述安装基板被利用：在所述绝缘基板上形成基底层的工序；在所述基底层上形成金属性的中间层的工序；在所述中间层上形成金属性的上部层的工序；在所述上部层上形成能够显影的光刻胶的工序；将所述光刻胶显影，而将成为所述配线图案和所述接合部以外的部位的光刻胶除去的工序；除了所述光刻胶所处的部位以外，将所述上部层利用蚀刻除去的工序；将所述上部层被除去而露出的部位及位于所述上部层的端部的下部附近的部位的所述中间层利用湿式蚀刻除去的工序；将所述上部层上的所述光刻胶除去的工序；除了所述中间层所处的部位以外，将所述基底层利用蚀刻除去的工序来制造，形成所述配线图案和所述接合部，并且在所述接合部的所述端面上，形成了由所述上升面、所述鼓出部、所述凹部构成的所述卡止部。
另外，作为第九解决途径，采用了如下的制造方法，即，所述上部层由耐腐蚀性高的金属形成，并且所述中间层由导电率高的金属形成。
另外，作为第十解决途径，采用了如下的制造方法，即，所述上部层由镍-磷形成，并且所述中间层由铜形成。
在本发明的半导体部件的安装构造中，由于在焊盘所处的接合部的端面，设有由与绝缘基板大致垂直的上升面、从该上升面的上部相对于上升面大致成直角地突出的鼓出部、被该鼓出部、上升面和绝缘基板包围的凹部构成的卡止部，使焊盘咬入卡止部的凹部内，因此焊盘与接合部的结合因使焊盘咬入卡止部而变得牢固，可以获得没有焊盘与接合部间的剥离的产品。
另外，由于焊盘部具有相互拉开间隔地相面对的一对端面，使焊盘咬入设于该一对端面上的卡止部中，因此焊盘与接合部间的结合变得更为牢固，可以获得没有焊盘与接合部间的剥离的产品。
另外，由于具有夹设于半导体部件和绝缘基板之间的粘接剂，因此可以使半导体部件向绝缘基板上的安装牢固，并且即使粘接剂膨胀或收缩，也不会有焊盘与接合部间的剥离，另外，由于接合部具有相互拉开间隔地相面对的一对端面、设于该一对端面间而削除了接合部的槽部、设于该槽部的至少一端侧的开放部，因此可以获得夹设于槽部中的粘接剂很容易穿过开放部而流出的产品。
另外，由于焊盘由金材形成，因此焊盘与接合部间的导通变得更为良好，并且可以获得焊盘向卡止部中的咬入良好的产品。
另外，由于作为接合部的上部层的鼓出部由耐腐蚀性高的金属形成，并且设于鼓出部的下部侧的接合部的下部层由导电率高的金属形成，因此导电性良好的下部层就可以利用作为上部层的鼓出部来防止腐蚀，可以获得长时间导电性良好的产品。
另外，由于上部层由镍-磷形成，并且下部层由铜形成，因此可以获得下部层导电性良好而上部层耐腐蚀性良好的产品。
另外，由于安装基板被利用：在绝缘基板上形成基底层的工序；在该基底层上形成能够显影的光刻胶的工序；将光刻胶显影，用于在成为配线图案和接合部的部位上形成光刻胶除去部而形成所需的图案形状的工序；以附着于基底层上的状态，在光刻胶除去部内形成金属性的中间层的工序；以附着于中间层上，向光刻胶上伸出的状态，形成成为鼓出部的金属性的上部层的工序；将光刻胶除去的工序；除了中间层所处的部位以外，将基底层除去的工序来制造，形成配线图案和接合部，因此生产性良好，并且可以容易地形成在端面上具有由上升面、鼓出部、凹部构成的卡止部的接合部，可以获得没有焊盘与接合部间的剥离的产品。
另外，由于安装基板被利用：在绝缘基板上形成基底层的工序；在基底层上形成金属性的中间层的工序；在中间层上形成金属性的上部层的工序；在上部层上形成能够显影的光刻胶的工序；将光刻胶显影，而将成为配线图案和接合部以外的部位的光刻胶除去的工序；除了光刻胶所处的部位以外，将上部层利用蚀刻除去的工序；将上部层被除去而露出的部位及位于上部层的端部的下部附近的部位的中间层利用湿式蚀刻除去的工序；将上部层上的光刻胶除去的工序；除了中间层所处的部位以外，将基底层利用蚀刻除去的工序来制造，形成了配线图案和接合部，因此生产性良好，并且可以容易地形成在端面上具有由上升面、鼓出部、凹部构成的卡止部的接合部，可以获得没有焊盘与接合部间的剥离的产品。
另外，由于上部层由耐腐蚀性高的金属形成，并且中间层由导电率高的金属形成，因此导电性良好的下部层就可以利用作为上部层的鼓出部防止腐蚀，能够获得长时间导电性良好的产品。
另外，由于上部层由镍-磷形成，并且中间层由铜形成，因此可以获得中间层导电性良好而上部层耐腐蚀性良好的产品。
附图说明
图1是本发明的半导体部件的安装构造的实施例1的要部放大剖面图。
图2涉及本发明的半导体部件的安装构造的实施例1，是表示接合部的构成的安装基板的要部的俯视图。
图3涉及本发明的半导体部件的安装构造的实施例2，是表示接合部的构成的安装基板的要部的俯视图。
图4是图3的4-4线的剖面图。
图5涉及本发明的半导体部件的安装构造的实施例3，是表示接合部的构成的安装基板的要部的俯视图。
图6涉及本发明的半导体部件的安装构造的实施例4，是表示接合部的构成的安装基板的要部的俯视图。
图7涉及本发明的半导体部件的安装构造的实施例5，是表示接合部的构成的安装基板的要部的俯视图。
图8是本发明的半导体部件的安装构造的实施例6的要部放大剖面图。
图9涉及本发明的安装基板的制造方法的实施例1，是表示形成基底层的工序的说明图。
图10涉及本发明的安装基板的制造方法的实施例1，是表示形成光刻胶的工序的说明图。
图11涉及本发明的安装基板的制造方法的实施例1，是表示形成光刻胶除去部的工序的说明图。
图12涉及本发明的安装基板的制造方法的实施例1，是表示形成中间层的工序的说明图。
图13涉及本发明的安装基板的制造方法的实施例1，是表示形成上部层的工序的说明图。
图14涉及本发明的安装基板的制造方法的实施例1，是表示将光刻胶除去的工序的说明图。
图15涉及本发明的安装基板的制造方法的实施例1，是表示将基底层除去的工序的说明图。
图16涉及本发明的安装基板的制造方法的实施例2，是表示形成基底层的工序的说明图。
图17涉及本发明的安装基板的制造方法的实施例2，是表示形成中间层的工序的说明图。
图18涉及本发明的安装基板的制造方法的实施例2，是表示形成上部层的工序的说明图。
图19涉及本发明的安装基板的制造方法的实施例2，是表示形成光刻胶的工序的说明图。
图20涉及本发明的安装基板的制造方法的实施例2，是表示将光刻胶除去的第一除去工序的说明图。
图21涉及本发明的安装基板的制造方法的实施例2，是表示将上部层除去的工序的说明图。
图22涉及本发明的安装基板的制造方法的实施例2，是表示将中间层除去的工序的说明图。
图23涉及本发明的安装基板的制造方法的实施例2，是表示将光刻胶除去的第二除去工序的说明图。
图24涉及本发明的安装基板的制造方法的实施例2，是表示将基底层除去的工序的说明图。
图25是以往的半导体部件的安装构造的要部放大剖面图。
图26涉及以往的半导体部件的安装构造，是表示接合部的构成的安装基板的要部的俯视图。
其中，1-安装基板，2-绝缘基板。
具体实施方式
当参照附图对发明的实施方式进行说明时，则图1是本发明的半导体部件的安装构造的实施例1的要部放大剖面图，图2涉及本发明的半导体部件的安装构造的实施例1，是表示接合部的构成的安装基板的要部的俯视图，图3涉及本发明的半导体部件的安装构造的实施例2，是表示接合部的构成的安装基板的要部的俯视图，图4是图3的4-4线的剖面图，图5涉及本发明的半导体部件的安装构造的实施例3，是表示接合部的构成的安装基板的要部的俯视图，图6涉及本发明的半导体部件的安装构造的实施例4，是表示接合部的构成的安装基板的要部的俯视图，图7涉及本发明的半导体部件的安装构造的实施例5，是表示接合部的构成的安装基板的要部的俯视图，图8是本发明的半导体部件的安装构造的实施例6的要部放大剖面图。
另外，图9涉及本发明的安装基板的制造方法的实施例1，是表示形成基底层的工序的说明图，图10涉及本发明的安装基板的制造方法的实施例1，是表示形成光刻胶的工序的说明图，图11涉及本发明的安装基板的制造方法的实施例1，是表示形成光刻胶除去部的工序的说明图，图12涉及本发明的安装基板的制造方法的实施例1，是表示形成中间层的工序的说明图，图13涉及本发明的安装基板的制造方法的实施例1，是表示形成上部层的工序的说明图，图14涉及本发明的安装基板的制造方法的实施例1，是表示将光刻胶除去的工序的说明图，图15涉及本发明的安装基板的制造方法的实施例1，是表示将基底层除去的工序的说明图。
另外，图16涉及本发明的安装基板的制造方法的实施例2，是表示形成基底层的工序的说明图，图17涉及本发明的安装基板的制造方法的实施例2，是表示形成中间层的工序的说明图，图18涉及本发明的安装基板的制造方法的实施例2，是表示形成上部层的工序的说明图，图19涉及本发明的安装基板的制造方法的实施例2，是表示形成光刻胶的工序的说明图，图20涉及本发明的安装基板的制造方法的实施例2，是表示将光刻胶除去的第一除去工序的说明图，图21涉及本发明的安装基板的制造方法的实施例2，是表示将上部层除去的工序的说明图，图22涉及本发明的安装基板的制造方法的实施例2，是表示将中间层除去的工序的说明图，图23涉及本发明的安装基板的制造方法的实施例2，是表示将光刻胶除去的第二除去工序的说明图，图24涉及本发明的安装基板的制造方法的实施例2，是表示将基底层除去的工序的说明图。
下面，当基于图1、图2对本发明的半导体部件的安装构造的实施例1的构成进行说明时，则安装基板1由以陶瓷(低温烧成陶瓷)等制成的绝缘基板2、设于该绝缘基板2上的配线图案3、设于该配线图案3的端部等上的接合部4形成。
该接合部4具有相互拉开间隔地相面对的至少一对端面4a、4b、设于该端面4a、4b上的卡止部5，该卡止部5由：与绝缘基板2的面大致垂直的上升面5a、从该上升面5a的上部相对于上升面大致成直角地突出的鼓出部5b、被该鼓出部5b、上升面5a和绝缘基板2包围的凹部5c形成。另外，在接合部4中，设有：设于一对端面4a、4b之间而作为接合部4的削除部的槽部4c、该槽部4c的至少一个端部被除去接合部4而开放了的开放部4d。
由半导体芯片等构成的半导体部件6在下面设有多个电极7，在该电极7上，附着有由金材等构成的焊盘8，并且附着于电极7上的焊盘8被热压接在接合部4上，将半导体部件6安装于安装基板1上。此时，焊盘8通过咬入设于接合部4的端面4a、4b上的卡止部5中(焊盘8嵌入凹部5c内)而与接合部4接合。
另外，如下地构成本发明的半导体部件的安装构造，即，在半导体部件6和绝缘基板2的上面之间，夹设有粘接剂9，使半导体部件6的安装牢固化，并且夹设于槽部4c中的粘接剂9不会滞留于槽部4c内，而穿过开放部4d向槽部4c外流出。
另外，图3、图4表示本发明的半导体部件的安装构造的实施例2，当对该实施例2进行说明时，则接合部4设有由：在一个端部被制成U字形，而相互拉开间隔地相面对的一对端面4a、4b上，与绝缘基板2的面大致垂直的上升面5a；从该上升面5a的上部相对于上升面大致成直角地突出的鼓出部5b；被该鼓出部5b、上升面5a和绝缘基板2包围的凹部5c构成的卡止部5。其他的构成具有与所述实施例1相同的构成，对于相同部件使用相同编号，这里将其说明省略。
另外，图5表示本发明的半导体部件的安装构造的实施例3，当对该实施例3进行说明时，则接合部4设有由：在一个端部被制成H字形，而相互拉开间隔地相面对的一对端面4a、4b上，与绝缘基板2的面大致垂直的上升面5a；从该上升面5a的上部相对于上升面大致成直角地突出的鼓出部5b；被该鼓出部5b、上升面5a和绝缘基板2包围的凹部5c构成的卡止部5。其他的构成具有与所述实施例1相同的构成，对于相同部件使用相同编号，这里将其说明省略。
另外，图6表示本发明的半导体部件的安装构造的实施例4，当对该实施例4进行说明时，则在接合部4中设有由：在形成有被制成T字形的槽部4c，而相互拉开间隔地相面对的一对端面4a、4b上，与绝缘基板2的面大致垂直的上升面5a；从该上升面5a的上部相对于上升面大致成直角地突出的鼓出部5b；被该鼓出部5b、上升面5a和绝缘基板2包围的凹部5c构成的卡止部5。其他的构成具有与所述实施例1相同的构成，对于相同部件使用相同编号，这里将其说明省略。
另外，图7表示本发明的半导体部件的安装构造的实施例5，当对该实施例5进行说明时，则接合部4设有由：在局部被制成十字形，而相互拉开间隔地相面对的一对端面4a、4b上，与绝缘基板2的面大致垂直的上升面5a；从该上升面5a的上部相对于上升面大致成直角地突出的鼓出部5b；被该鼓出部5b、上升面5a和绝缘基板2包围的凹部5c构成的卡止部5。其他的构成具有与所述实施例1相同的构成，对于相同部件使用相同编号，这里将其说明省略。
另外，图8表示本发明的半导体部件的安装构造的实施例6，当对该实施例6进行说明时，则接合部4由：形成于绝缘基板2上的基底层10；形成于该基底层10上，由导电率高的铜或银等金属制成的下部层(中间层11)；形成于该下部层11上，由耐腐蚀性高的镍或镍-磷(NiP)等金属制成的上部层12构成，在基底层10和下部层11上，设有卡止部5的上升面5c，并且利用上部层12形成卡止部5的鼓出部5b，焊盘8因咬入卡止部5的凹部5c中，而被与接合部4接合。其他的构成具有与所述实施例1相同的构成，对于相同部件使用相同编号，这里将其说明省略。另外，在上部层12之上，也可以形成用于防止腐蚀的金层。
下面，当基于图9～图15对本发明的安装基板的制造方法的实施方式1进行说明时，则首先在如图9所示，进行了在绝缘基板2上形成由钛的下层10a和铜的上层10b构成的基底层10的工序后，如图10所示，进行在该基底层10上形成能够显影的光刻胶13的工序，此后，如图11所示，进行如下的工序，即，将光刻胶13显影，在成为配线图案3和接合部4的部位上形成光刻胶除去部13a而制成所需的图案形状。
然后，在如图12所示，以附着于基底层10上的状态，进行了在光刻胶除去部13a内利用印刷或镀膜形成由导电率高的铜或银等金属制成的金属性的中间层11的工序后，如图13所示，以附着于中间层11上，一部分向光刻胶13上伸出的状态，进行用耐腐蚀性高的镍或镍-磷(NiP)等金属利用非电解镀膜形成成为鼓出部5b的金属性的上部层12的工序，然后，在如图14所示，进行了除去光刻胶13的工序后，如图15所示，进行除了中间层12所处的部位以外，将基底层10利用蚀刻除去的工序后，安装基板1的制造即结束，利用此种安装基板1的制造方法，就可以形成配线图案3和接合部4，并且可以在接合部4的端面4a、4b上，形成由上升面5a、鼓出部5b、凹部5c构成的卡止部5。
下面，当基于图16～图24对本发明的安装基板的制造方法的实施例2进行说明时，则首先在如图16所示，进行了在绝缘基板2上形成由钛的下层10a和铜的上层10b构成的基底层10的工序后，如图17所示，进行在该基底层10上利用镀膜等形成由导电率高的铜或银等金属制成的金属性的中间层11的工序，此后，如图18所示，进行如下的工序，即，在中间层11上，利用镀膜等形成由耐腐蚀性高的镍或镍-磷(NiP)等金属制成的金属性的上部层12的工序，然后，如图19所示，进行在上部层12上形成能够显影的光刻胶13的工序。
然后，在如图20所示，进行了将光刻胶13显影，将成为配线图案3和接合部4的以外的部位的光刻胶13除去的第一除去工序后，如图21所示，进行除了光刻胶13所处的部位以外，将上部层12利用蚀刻除去的工序，此后，如图22所示，进行将上部层12被除去而露出的部位及位于上部层12的端部的下部附近的部位的中间层11利用湿式蚀刻选择性地蚀刻除去的工序，然后，如图23所示，进行了将上部层12的光刻胶13除去的第二除去工序后，如图24所示，进行除了中间层11所处的部位以外，将基底层10利用蚀刻除去的工序后，安装基板1的制造即结束，利用此种安装基板1的制造方法，就可以形成配线图案3和接合部4，并且可以在接合部4的端面4a、4b上，形成由上升面5a、鼓出部5b、凹部5c构成的卡止部5。

Claims (10)

1.一种半导体部件的安装构造，其特征是，
具备：具有设置了配线图案和接合部的绝缘基板的安装基板、在所述接合部上借助焊盘安装于所述安装基板上的半导体部件，
在所述焊盘所处的所述接合部的端面上，设有由与所述绝缘基板大致垂直的上升面、从该上升面的上部相对于所述上升面大致成直角地突出的鼓出部、被该鼓出部和所述上升面和所述绝缘基板包围的凹部构成的卡止部，使所述焊盘咬入所述卡止部的所述凹部内。
2.根据权利要求1所述的半导体部件的安装构造，其特征是，所述接合部具有相互拉开间隔地相面对的一对所述端面，使所述焊盘咬入设于该一对所述端面上的所述卡止部中。
3.根据权利要求1所述的半导体部件的安装构造，其特征是，具有夹设于所述半导体部件和所述绝缘基板之间的粘接剂，所述接合部具有相互拉开间隔地相面对的一对所述端面、设于该一对端面间而将所述接合部削除了的槽部、设于该槽部的至少一端侧的开放部，夹设于所述槽部中的所述粘接剂穿过所述开放部而流出。
4.根据权利要求1所述的半导体部件的安装构造，其特征是，所述焊盘由金材形成。
5.根据权利要求1所述的半导体部件的安装构造，其特征是，作为所述接合部的上部层的所述鼓出部由耐腐蚀性高的金属形成，并且设于所述鼓出部的下部侧的所述接合部的下部层由导电率高的金属形成。
6.根据权利要求5所述的半导体部件的安装构造，其特征是，所述上部层由镍-磷形成，并且所述下部层由铜形成。
7.一种半导体部件的安装构造中所用的安装基板的制造方法，其特征是，
具备权利要求1至4中任意一项所述的半导体部件的安装构造，
所述安装基板被利用：在所述绝缘基板上形成基底层的工序；在该基底层上形成能够显影的光刻胶的工序；将所述光刻胶显影，用于在成为所述配线图案和所述接合部的部位上形成光刻胶除去部而形成所需的图案形状的工序；以附着于所述基底层上的状态，在所述光刻胶除去部内形成金属性的中间层的工序；以附着于所述中间层上，向所述光刻胶上伸出的状态，形成成为所述鼓出部的金属性的上部层的工序；将所述光刻胶除去的工序；除了所述中间层所处的部位以外，将所述基底层除去的工序来制造，形成所述配线图案和所述接合部，并且在所述接合部的所述端面上，形成了由所述上升面、所述鼓出部、所述凹部构成的所述卡止部。
8.一种半导体部件的安装构造中所用的安装基板的制造方法，其特征是，
具备权利要求1至4中任意一项所述的半导体部件的安装构造，
所述安装基板被利用：在所述绝缘基板上形成基底层的工序；在所述基底层上形成金属性的中间层的工序；在所述中间层上形成金属性的上部层的工序；在所述上部层上形成能够显影的光刻胶的工序；将所述光刻胶显影，而将成为所述配线图案和所述接合部以外的部位的光刻胶除去的工序；除了所述光刻胶所处的部位以外，将所述上部层利用蚀刻除去的工序；将所述上部层被除去而露出的部位及位于所述上部层的端部的下部附近的部位的所述中间层利用湿式蚀刻除去的工序；将所述上部层上的所述光刻胶除去的工序；除了所述中间层所处的部位以外，将所述基底层利用蚀刻除去的工序来制造，形成所述配线图案和所述接合部，并且在所述接合部的所述端面上，形成了由所述上升面、所述鼓出部、所述凹部构成的所述卡止部。
9.根据权利要求7所述的半导体部件的安装构造中所用的安装基板的制造方法，其特征是，所述上部层由耐腐蚀性高的金属形成，并且所述中间层由导电率高的金属形成。
10.根据权利要求9所述的半导体部件的安装构造中所用的安装基板的制造方法，其特征是，所述上部层由镍-磷形成，并且所述中间层由铜形成。
CNB2006101155664A 2005-09-07 2006-08-18 半导体部件的安装构造及其中所用的安装基板的制造方法 Expired - Fee Related CN100438009C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005259408 2005-09-07
JP2005259408A JP2007073748A (ja) 2005-09-07 2005-09-07 半導体部品の実装構造、及びそれに使用される実装基板の製造方法

Publications (2)

Publication Number Publication Date
CN1929121A true CN1929121A (zh) 2007-03-14
CN100438009C CN100438009C (zh) 2008-11-26

Family

ID=37859008

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101155664A Expired - Fee Related CN100438009C (zh) 2005-09-07 2006-08-18 半导体部件的安装构造及其中所用的安装基板的制造方法

Country Status (2)

Country Link
JP (1) JP2007073748A (zh)
CN (1) CN100438009C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037172A (zh) * 2017-06-12 2018-12-18 百容电子股份有限公司 晶片的封装装置及其散热件与散热件的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109987A (ja) * 2001-10-02 2003-04-11 Toshiba Corp フリップチップ実装基板および半導体装置
JP3791417B2 (ja) * 2002-01-15 2006-06-28 セイコーエプソン株式会社 半導体装置、回路基板並びに電子機器
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037172A (zh) * 2017-06-12 2018-12-18 百容电子股份有限公司 晶片的封装装置及其散热件与散热件的制造方法
CN109037172B (zh) * 2017-06-12 2021-03-19 百容电子股份有限公司 晶片的封装装置及其散热件与散热件的制造方法

Also Published As

Publication number Publication date
JP2007073748A (ja) 2007-03-22
CN100438009C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
CN1848419A (zh) 半导体器件的安装结构及其所使用的安装基板的制造方法
CN1411055A (zh) 用于小电子部件的布线基板及其制造方法
CN2585416Y (zh) 半导体芯片与布线基板、半导体晶片、半导体装置、线路基板以及电子机器
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1551712A (zh) 电子电路的连接结构及其连接方法
CN1577813A (zh) 电路模块及其制造方法
CN1692682A (zh) 使用弹性体芯和导电金属外壳或网孔制造的岸面栅格阵列
CN1453865A (zh) 半导体装置及其制造方法
CN1946271A (zh) 印刷电路板及其制造方法
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN1725466A (zh) 垫重分布层与铜垫重分布层的制造方法
CN1805657A (zh) 配线电路基板
CN1893767A (zh) 布线电路板
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1306307A (zh) 具有薄膜电路的模块
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1369912A (zh) 半导体集成电路及其制备方法
CN1301043C (zh) 电路装置的制造方法
CN1489202A (zh) 电子器件模块
TWI323504B (en) Method for fabricating package substrate, electronic apparatus and computing system
CN1540421A (zh) 半导体装置及其制造方法以及电子装置及其制造方法
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN1645602A (zh) 半导体器件及其制造方法以及半导体芯片和电子设备
CN1250545A (zh) 半导体装置的布线形成方法及半导体装置
CN1151547C (zh) 半导体装置制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20100818