CN1906857B

CN1906857B - Acs电路

Info

Publication number: CN1906857B
Application number: CN2004800409588A
Authority: CN
Inventors: 有马幸生; 山本明
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-05-14
Filing date: 2004-12-15
Publication date: 2011-09-28
Anticipated expiration: 2024-12-15
Also published as: JP4217261B2; JPWO2005112275A1; US20070200739A1; CN1906857A; US7779339B2; WO2005112275A1

Abstract

本发明提供一种ACS电路，包括保持基本DPM(差分路径度量)的基本DPM保持单元(11)；计算基本DPM的基本DPM运算单元(12)；计算基本DPM以外的DPM即参考DPM的参考DPM运算单元(13)；计算基本DBM(差分分支度量)的基本DBM运算单元(14)，其中，所述基本DBM是计算基本DPM所需要的DBM；以及路径选择单元(15)，根据基本DPM、参考DPM以及基本DBM，选择关于维特比译码的最优路径。基本DPM运算单元(12)，根据基本DPM、参考DPM、基本DBM、以及基于路径选择单元(15)的最优路径的选择结果，计算新的基本DPM。

Description

ACS电路

技术领域

本发明涉及关于维特比译码(Viterbi decoding)的、进行路径度量(path metric)的加法、比较、以及路径选择的ACS电路，尤其涉及根据度量差(metric difference)进行路径选择的ACS电路。

背景技术

维特比译码，是接收通过某种特定的卷积运算而被编码了的数据序列，根据该卷积运算的规则，对被认为最适当的数据序列进行预测、译码的技术。卷积运算的规则能够记述为状态转移图。进而，当对该状态转移图添加时间概念时，能够记述为网格图(trellisdiagram)。

图9表示通常在吉比特以太网(gigabit Ethernet)(以太网：注册商标)中使用的卷积编码器(convolution encoder)的结构。该卷积编码器是2位输入8状态的卷积编码器，具有使所输入的值延迟1时钟脉冲后将其输出的延迟元件101、102、103以及加法器104、105。加法器104，对延迟元件101的输出与输入高位进行加法运算。延迟元件102输入加法器104的加法运算结果。加法器105，对延迟元件102的输出与输入低位进行加法运算。延迟元件103输入加法器105的加法运算结果。然后，延迟元件101输入延迟元件103的输出。由此，延迟元件101～103表示3位的状态、即8状态。

图10是上述卷积编码器的网格图。该网格图对于状态S0、S1、S2、S3、S4、S5、S6、S7以及S8，示出了从时刻(k-1)向时刻k的转移、和从时刻k向时刻(k+1)的转移。连接在各状态间的线被称作分支(branch)。各分支连接某状态和该状态的转移目标的状态。

在维特比译码中，为了评价自各个状态的转移可能性 (1ikelihood)、即概率(probability)，而使用评价函数对各分支计算“分支度量”。通常，分支度量的计算，根据理想值和实际接收到的值的平方误差(square error)求出。另一方面，在开始进行译码以后，对各状态存储有累加到达该状态的分支中最优分支的分支度量后得到的值。将其称作“路径度量”。在维特比译码中，将对时刻(k-1)的路径度量和时刻k的分支度量进行加法运算后的结果为最小的分支，判断为最优分支。即，所谓ACS电路，是为了确定最优分支，而进行时刻(k-1)的路径度量和时刻k的分支度量的加法运算，对其结果进行比较，选择最优分支的加比选(Add-Compare-Select)电路。

将连接在各时刻得到的最优分支的路径称作“残存路径(survivorpath)”。在网格图中，各状态具有各自的残存路径，但随着译码处理的进行所有状态所具有的残存路径收敛成1个。这样得到的1个残存路径为基于维特比译码的最终译码结果。

现有的ACS电路，在计算分支度量时使用平方计算。由此，产生电路变得复杂，且因为路径度量是分支度量的累积所以发生溢出(overflow)这样的问题。其中，作为消除路径度量溢出的对策，已知如下方法：随时监视路径度量值，在将要发生溢出的时刻从各状态的路径度量值中减去相同的值。但是，在该方法中，在进行了通常的ACS电路的处理后，还需要进行溢出的判断和减法处理，从而产生处理速度降低这样的问题。因此，可以考虑采用如下方法：使用分支度量彼此间的差、即差分分支度量(differential branch metric)(以下称作“DBM”)，消去计算分支度量中的二次项，以使运算变得容易；并且，使用路径度量彼此间的差、即差分路径度量(differential path metric)(以下称作“DPM”)，来避免在计算路径度量中的溢出(例如参照专利文献1)。

但是，在上述那样根据度量差进行路径选择的ACS电路中，必须保持较多的DPM，因此，需要较大规模的保持电路。例如，在8状态的网格图的情况下，路径度量为8个，而DPM为28个(＝₈C₂)。因此，为了抑制保持电路规模变大，可以考虑限制要保持的DPM的个数这样的ACS电路(例如参照非专利文献1)。但是，由于该ACS电路在计算DPM时除了DBM之外还使用通常的分支度量，因而产生必须进行乘方计算的问题。

专利文献1：日本专利第3258174号说明书

非专利文献1：Akira Yamamoto，et al，“A 500MHz 50mW ViterbiDetector for DVD Systems using Simplified ACS and New PathMemory Architecture”，2002 Symposium On VLSI Circuits Digest ofTechnical Papers，pp.256-259

发明内容

如上所述，在根据度量差进行路径选择的现有的ACS电路中，电路规模的增大成为问题。在此，在对由2输入8状态的卷积编码器所生成的数据序列进行译码的ACS电路中，试比较使用DPM时和不使用DPM时的电路规模。前者需要采用用于保持8个路径度量的保持电路，以及进行各路径度量和各分支度量的加法运算的32个加法器。加法器的个数，是基于以下事实而定的，即：在8个状态的每一个状态上连接着来自紧接前1时刻的4个状态的4条分支。进而，前者除此之外必须采用用于应对溢出的电路。而后者必须采用用于保持28个DPM的保持电路，以及进行各DPM和各DBM的加法运算的400个加法器。加法器的个数，是基于16个DBM与28个DPM关联而定的。要输入的DPM为“0”的加法器数(合计48个)除外。

这样，在基于度量差进行路径选择的现有的ACS电路中，处理速度较快，但存在电路规模变得庞大的缺点。电路规模的增大是功耗增大进而制造成本增加的主要原因，因而这是不希望看到的。

鉴于上述问题，本发明所要解决的技术课题在于，在用于维特比译码的ACS电路中，在尽可能抑制电路规模的增大的同时，寻求关于维特比译码的路径度量的溢出对策。

为了解决上述课题，本发明提供一种ACS电路，输入关于维特比译码的任意两个分支间的差分分支度量DBM，将该输入的DBM与任意两个状态间的差分路径度量DPM相加，对该相加后的DPM相互进行比较，选择最优路径，所述ACS电路的特征在于，包括保持基本DPM的基本DPM保持单元；计算上述基本DPM的基本DPM运算单元；计算参考DPM的参考DPM运算单元，其中，所述基本DPM是上述DPM中的关于基准状态的路径度量和关于其他状态的路径度量之间的DPM，所述参考DPM是由上述基本DPM运算单元计算基本DPM所需要的DPM，是基本DPM以外的DPM；计算基本DBM的基本DBM运算单元，其中，所述基本DBM是上述DBM中由上述基本DPM运算单元计算基本DPM所需要的DBM；以及路径选择单元，基于在上述基本DPM保持单元中所保持的基本DPM、由上述参考DPM运算单元计算出的参考DPM、以及由上述基本DBM运算单元计算出的基本DBM，选择关于维特比译码的最优路径。并且，上述基本DPM运算单元，基于在上述基本DPM保持单元中所保持的基本DPM、由上述参考DPM运算单元计算出的参考DPM、由上述基本DBM运算单元计算出的基本DBM、以及由上述路径选择单元选择最优路径的选择结果，计算新的基本DPM。

由此，由于不是保持所有DPM而是保持作为其一部分的基本DPM即可，因此，用于保持DPM的电路规模可以较小。此外，该ACS电路，基于度量差来选择最优路径，因此，可以不使处理速度降低地消除路径度量的溢出。

并且，DBM仅计算计算基本DPM所需要的DBM即基本DBM即可。此外，DPM，除基本DPM以外，仅计算计算基本DPM所需要的DPM即参考DPM即可。

优选的是，由上述基本DBM运算单元进行的基本DBM的计算和由上述参考DPM运算单元进行的参考DPM的计算，通过并行处理来执行。

另外，优选的是，上述参考DPM运算单元，从在上述基本DPM保持单元中所保持的基本DPM的任意一个中减去其他基本DPM，计算参考DPM。

并且，具体而言，上述基本DPM运算单元，基于由上述路径选择单元选择最优路径的选择结果，从在上述基本DPM保持单元中所保持的基本DPM、由上述参考DPM运算单元计算出的参考DPM、以及由上述基本DBM运算单元计算出的基本DBM中，选择成为上述新的基本DPM计算源的基本DPM和基本DBM，对该选择出的基本DPM和基本DBM进行相加，计算上述新的基本DPM。

另外，具体而言，上述基本DPM运算单元，将在上述基本DPM保持单元中所保持的基本DPM、和由上述参考DPM运算单元计算出的参考DPM，分别与由上述基本DBM运算单元计算出的基本DBM相加，计算上述新的基本DPM的候选，根据由上述路径选择单元选择最优路径的选择结果，从该候选中选择上述新的基本DPM。

另外，具体而言，上述路径选择单元，对维特比译码中关于向各状态转移的分支分配互不相同的路径选择序号，输出表示该路径选择序号的路径选择信号作为最优路径的选择结果。

根据如上所述的本发明，在基于度量差进行路径选择的ACS电路中，保持DPM的电路规模变小。此外，仅计算所需最低限度的DBM(基本DBM)和DPM(基本DPM和参考DPM)即可，因此，要在ACS电路中具有的加法器等运算器的个数可以较少。因此，作为ACS电路整体的电路规模变小、功耗降低，并且制造成本也降低。

附图说明

图1是本发明的优选实施方式的ACS电路的结构图。

图2是基本DPM运算单元的内部结构例。

图3是参考DPM运算单元的内部结构例。

图4是路径选择单元的内部结构例。

图5是路径选择单元中SPN0输出单元的内部结构例。

图6是表示基本DPM生成规则的表。

图7是基本DPM运算单元中DPM01运算单元的内部结构例。

图8是基本DPM运算单元中DPM01运算单元的内部结构例。

图9是通常在吉比特以太网(以太网：注册商标)中使用的卷积编码器的结构图。

图10是图9的卷积编码器的网格图。

具体实施方式

下面，参照附图说明用于实施本发明的优选实施方式。为了方便，假定以图10的网格图为前提的维特比译码来进行说明。本发明不限于以该网格图为前提的维特比译码。

首先，说明在以后的说明中使用的标记。将分支度量记作bij，其表示从状态Si向状态Sj转移的分支。例如，b02是表示从状态S0向状态S2转移的分支。另外，DBM表示差分分支度量整体。DPMij表示关于状态Sj的路径度量和关于状态Si的路径度量之间的DPM。例如在设关于状态S0的路径度量为PM0、关于状态S2的路径度量为PM2时，

DPM02＝PM2-PM0

另外，在仅记为DPM时表示差分路径度量整体。

图1表示本发明的优选实施方式的ACS电路的结构。本实施方式的ACS电路，包括保持关于作为基准的状态的路径度量和关于其他状态的路径度量之间的差分路径度量即基本DPM的基本DPM保持单元11，计算基本DPM的基本DPM运算单元12，对计算基本DPM所需要的DPM即参考DPM进行计算的参考DPM运算单元13，对计算基本DPM所需要的DBM即基本DBM进行计算的基本DBM运算单元14，选择关于维特比译码的最优路径的路径选择单元15。基本DPM保持单元11，保持DPM01、DPM02、DPM03、DPM04、DPM05、DPM06以及DPM07，作为基本DPM。即，基本DPM保持单元11，保持设状态S0为基准状态时的、该基准状态和其他状态之间的DPM，作为基本DPM。

基本DPM运算单元12，重新计算基本DPM，将其输出到基本DPM保持单元11。图2表示基本DPM运算单元12的内部结构。基本DPM运算单元12，包括根据由基本DBM运算单元14计算出的基本DBM、由基本DPM保持单元11所保持的基本DPM、以及由参考DPM运算单元13计算出的参考DPM，计算作为基本DPM之一的DPM01的DPM01运算单元121，计算DPM02的DPM02运算单元122，计算DPM03的DPM03运算单元123，计算DPM04的DPM04运算单元124，计算DPM05的DPM05运算单元125，计算DPM06的DPM06运算单元126，以及计算DPM07的DPM07运算单元127。对于这些运算单元的结构将在后面详细说明。

参考DPM运算单元13，根据由基本DPM保持单元11所保持的基本DPM计算参考DPM。图3表示参考DPM运算单元13的内部结构。参考DPM运算单元13，包括计算作为参考DPM之一的DPM12的DPM12运算单元301，计算DPM14的DPM14运算单元302，计算DPM16的DPM16运算单元303，计算DPM23的DPM23运算单元304，计算DPM24的DPM24运算单元305，计算DPM25的DPM25运算单元306，计算DPM26的DPM26运算单元307，计算DPM27的DPM27运算单元308，计算DPM34的DPM34运算单元309，计算DPM36的DPM36运算单元310，计算DPM45的DPM45运算单元311，计算DPM46的DPM46运算单元312，计算DPM47的DPM47运算单元313，计算DPM56的DPM56运算单元314，以及计算DPM67的DPM67运算单元315。在此，取得参考DPM作为基本DPM彼此间的差。即，作为参考DPM的DPMij可以表示为

DPMij＝DPM0j-DPM0i

即，不用特别进行复杂计算，就能够计算参考DPM。对于计算基本DPM所需要的参考DPM将在后面详细说明。

基本DBM运算单元14，接收卷积编码后的数据序列，输出特定组合的分支度量彼此间的差。通常，分支度量是输入数据和理想值之间的平方误差。即，当设D为输入数据、Yij为理想值时，分支度量为

bij＝(D-Yij)²

而DBM为

DBM＝bij-bkl＝(D-Yij)²-(D-Ykl)²＝(Ykl-Yij)(-Ykl-Yij+2·D)

即，通过使用DBM，消去在分支度量的计算式中出现的二次项。在此，Ykl和Yij是常数，因此，C0和C1为固定值，

DBM＝C0+C1·D

这样，基本DBM运算单元14，对输入数据分别进行1次乘法和加法再计算基本DBM，因而可以用比较简单的电路结构来实现。对于计算基本DPM所需要的基本DBM将在后面详细说明。

路径选择单元15，输入基本DBM、基本DPM以及参考DPM，输出表示对于各状态最优分支是哪个的路径选择信号。图4表示路径选择单元15的内部结构。作为路径选择信号输出单元，路径选择单元15，包括输出对应于状态S0的路径选择信号SPN0的SPN0输出单元150，输出对应于状态S1的路径选择信号SPN1的SPN1输出单元151，输出对应于状态S2的路径选择信号SPN2的SPN2输出单元152，输出对应于状态S3的路径选择信号SPN3的SPN3输出单元153，输出对应于状态S4的路径选择信号SPN4的SPN4输出单元154，输出对应于状态S5的路径选择信号SPN5的SPN5输出单元155，输出对应于状态S6的路径选择信号SPN6的SPN6输出单元156，以及输出对应于状态S7的路径选择信号SPN7的SPN7输出单元157。在图10的网格图中，在8个状态的每一状态上连接着来自紧接前1时刻的4个状态的共计4条分支。路径选择单元15，对于各状态，从与该各状态相连接的4条分支中选择最优分支，输出表示该所选择出的分支的路径选择信号。以下，作为路径选择信号输出单元的例子，对SPN0输出单元150加以说明。除此之外的路径选择信号输出单元与SPN0输出单元150同样地构成。

图5表示SPN0输出单元150的内部结构。SPN0输出单元150，对关于向状态S0转移的4条分支的每一条，按转移源的状态序号的升序分配2位路径选择序号，将该路径选择序号作为对应于状态S0的路径选择信号SPN0进行输出。具体而言，当选择分支为b00时路径选择序号为“0”，当选择分支为b20时路径选择序号为“1”，当选择分支为b40时路径选择序号为“2”，当选择分支为b60时路径选择序号为“3”。

加法器51，对作为基本DPM的DPM02和作为基本DBM的(b20-b00)进行加法运算。即，加法器51，输出从选择了路径选择序号为“1”的分支时的路径度量中，减去选择了路径选择序号为“0”的分支时的路径度量的结果。符号判断器52，输入加法器51的加法运算结果，在该结果为负时输出为“1”的信号sig1，在除此之外的情况下输出为“0”的信号sig1。同样地，加法器53，输出从选择了路径选择序号为“3”的分支时的路径度量中，减去选择了路径选择序号为“2”的分支时的路径度量的结果。符号判断器54，输入加法器53的加法运算结果，在该结果为负时输出为“1”的信号sig2，在除此之外的情况下输出为“0”的信号sig2。

选择器(selector)55，在信号sig1和信号sig2均为“0”时，输出从路径选择序号为“2”的分支的分支度量中，减去路径选择序号为“0”的分支的分支度量的结果；在信号sig1为“0”且信号sig2为“1”时，输出从路径选择序号为“3”的分支的分支度量中，减去路径选择序号为“0”的分支的分支度量的结果；在信号sig1为“1”且信号sig2为“0”时，输出从路径选择序号为“3”的分支的分支度量中，减去路径选择序号为“1”的分支的分支度量的结果；在信号sig1和信号sig2均为“1”时，输出从路径选择序号为“3”的分支的分支度量中，减去路径选择序号为“1”的分支的分支度量的结果。

选择器56，在信号sig1和信号sig2均为“0”时，输出从路径选择序号为“2”的分支的起点即状态S4的路径度量中，减去路径选择序号为“0”的分支的起点即状态S0的路径度量的DPM(基本DPM04)；在信号sig1为“0”且信号sig2为“1”时，输出从路径选择序号为“3”的分支的起点即状态S6的路径度量中，减去路径选择序号为“0”的分支的起点即状态S0的路径度量的DPM(基本DPM06)；在信号sig1为“1”且信号sig2为“0”时，输出从路径选择序号为“2”的分支的起点即状态S4的路径度量中，减去路径选择序号为“1”的分支的起点即状态S2的路径度量的DPM(参考DPM24)；在信号sig1和信号sig2均为“1”时，输出从路径选择序号为“3”的分支的起点即状态S6的路径度量中，减去路径选择序号为“1”的分支的起点即状态S2的路径度量的DPM(参考DPM26)。

加法器57，对来自选择器55的输出和来自选择器56的输出进行加法运算。符号判断器58，输入加法器57的加法运算结果，在该结果为负时输出为“1”的信号sig3，在除此之外的情况下输出为“0”的信号sig3。选择器59，在信号sig3为“0”时输出信号sig1，在信号sig3为“1”时输出信号sig2。并且，来自选择器59的输出变成选择信号SPN0的低位(SPN[0])，信号sig3变成高位(SPN[1])。

在本实施方式中，对与各状态连接的分支，按照转移源的状态序号的升序分配路径选择序号，但路径选择信号不必一定要按照该规则生成。

接着，作为基本DPM运算单元12中的、计算各基本DPM的DPM0m(m是1～7的整数)运算单元的例子，对DPM01运算单元121加以说明。除此之外的DPM0m运算单元也与DPM01运算单元同样地构成。

首先，在说明DPM01运算单元121的具体结构之前，说明DPM01的生成。图6表示在时刻k的各种基本DPM的生成规则。其中，图6的(a)表示时刻k的DPM01的生成规则。时刻k的DPM01即DPM01(k)，作为通过路径选择信号SPN0和SPN1选择出的DBM 和DPM(k-1)的和进行计算。例如，在路径选择信号SPN0和SPN1分别为“0”和“1”时，

DPM01(k)＝(b21-b00)+DPM02(k-1)

DPM(k-1)表示时刻k的前1时刻即时刻(k-1)的DPM。DPM01以外的基本DPM，即DPM02、DPM03、DPM04、DPM05、DPM06以及DPM07，分别按照图6的(b)、(c)、(d)、(e)、(f)及(g)所示的规则生成。

如上所述，本实施方式的ACS电路所保持的DPM仅有7个基本DPM。但是，如果按照图6所示的生成规则，则计算基本DPM需要基本DPM以外的DPM。并且，计算基本DPM以外的DPM的是参考DPM运算单元13。如上所述，参考DPM作为基本DPM彼此间的差是容易进行计算的。而且，计算基本DPM所需要的参考DPM，可以在该基本DPM计算的紧接前一时刻。即，若计算新的基本DPM，则使用由基本DBM运算单元1 4计算出的基本DBM，由基本DPM保持单元11保持的紧接前一时刻的基本DPM，以及由参考DPM运算单元13得到的、作为紧接前一时刻的基本DPM彼此间的差的参考DPM即可。

作为参考DPM，不需要计算基本DPM以外的所有DPM。在为图10的网格图的情况下，全部28个DPM中的基本DPM有7个，其余的21个DPM可以作为参考DPM。其中，实际所需要的参考DPM是图3所示的15个。因此，不需要计算其余6个DPM。此外，DBM也可以仅对计算基本DPM所需要的DBM、即基本DBM进行计算。

接着，说明DPM01运算单元121的具体结构。图7表示DPM01运算单元121的内部结构。该DPM01运算单元121，按照图6所示的生成规则，预先计算所有能够成为DPM01候选的值，根据路径选择信号SPN0和SPN1从该计算结果中任选其一输出。图8表示结构与图7不同的DPM01运算单元121的内部结构。该DPM01运算单元121，根据路径选择信号SPN0和SPN1选择计算DPM01所需要的DBM和DPM，对该选择出的DBM和DPM进行加法运算并输出。

以上，根据本实施方式，由于仅保持基本DPM即可，因而保持电路的规模比以往要小。进而，由于对于DPM仅计算基本DPM和参考DPM即可，因而计算DPM所需要的加法器的个数比以往要少。具体而言，在为图10的网格图的情况下，在以往的ACS电路中，需要保持28个DPM，而在本实施方式的ACS电路中，仅需保持7个DPM(基本DPM)即可。此外，在以往的ACS电路中，计算DPM需要400个加法器，而在本实施方式的ACS电路中，所需要的加法器(包括减法器)的个数，包括用于计算基本DPM的100个加法器和用于计算参考DPM的15个减法器在内共计115个。进而，通过采用图8所示的DPM0m运算单元，能够将加法器的个数减少到25个。

与以往的ACS电路相比，本实施方式的ACS电路，在计算出基本DPM之后再计算参考DPM，因此可能会预料到因计算参考DPM而使处理时间变长。但是，当计算时刻(k+1)的新的基本DPM时，实际需要时刻k的基本DPM(k)和参考DPM(k)，因此，在计算时刻(k+1)的基本DBM的同时，计算时刻k的参考DPM即可。即，使基本DBM运算单元14和参考DPM运算单元13并行动作即可。这样，处理时间不会随着计算参考DPM而增加。

另外，在上述说明中，以状态S0为基准状态进行了说明，但当然也可以以除此之外的状态为基准。

工业可利用性

如上所述，本发明的ACS电路，能够以较小的电路规模和较高的处理速度，采取关于维特比译码的路径度量的溢出对策，能够有效应用于通信、光盘、磁盘的读出通道系统(read channel system)中的纠错技术。

Claims

1.一种ACS电路，输入关于维特比译码的任意两个分支间的差分分支度量DBM，将该输入的DBM与任意两个状态间的差分路径度量DPM相加，对该相加后的DPM相互进行比较，选择最优路径，其特征在于，

包括

保持基本DPM的基本DPM保持单元，所述基本DPM是上述DPM中的关于基准状态的路径度量和关于其他状态的路径度量之间的DPM；

计算上述基本DPM的基本DPM运算单元；

计算参考DPM的参考DPM运算单元，其中，所述参考DPM是由上述基本DPM运算单元计算基本DPM所需要的DPM，是基本DPM以外的DPM；

计算基本DBM的基本DBM运算单元，其中，所述基本DBM是上述DBM中由上述基本DPM运算单元计算基本DPM所需要的DBM；以及

路径选择单元，基于在上述基本DPM保持单元中所保持的基本DPM、由上述参考DPM运算单元计算出的参考DPM、以及由上述基本DBM运算单元计算出的基本DBM，选择关于维特比译码的最优路径，

上述基本DPM运算单元，基于在上述基本DPM保持单元中所保持的基本DPM、由上述参考DPM运算单元计算出的参考DPM、由上述基本DBM运算单元计算出的基本DBM、以及由上述路径选择单元选择最优路径的选择结果，计算新的基本DPM。

2.根据权利要求1所述的ACS电路，其特征在于，

由上述基本DBM运算单元进行的基本DBM的计算和由上述参考DPM运算单元进行的参考DPM的计算，通过并行处理来执行。

3.根据权利要求1所述的ACS电路，其特征在于，

上述参考DPM运算单元，从在上述基本DPM保持单元中所保持的基本DPM的任意一个中减去其他基本DPM，计算参考DPM。

4.根据权利要求1所述的ACS电路，其特征在于，

上述基本DPM运算单元，基于由上述路径选择单元选择最优路径的选择结果，从在上述基本DPM保持单元中所保持的基本DPM、由上述参考DPM运算单元计算出的参考DPM、以及由上述基本DBM运算单元计算出的基本DBM中，选择成为上述新的基本DPM计算源的基本DPM和基本DBM，对该选择出的基本DPM和基本DBM进行相加，计算上述新的基本DPM。

5.根据权利要求1所述的ACS电路，其特征在于，

上述基本DPM运算单元，将在上述基本DPM保持单元中所保持的基本DPM、和由上述参考DPM运算单元计算出的参考DPM，分别与由上述基本DBM运算单元计算出的基本DBM相加，计算上述新的基本DPM的候选，基于由上述路径选择单元选择最优路径的选择结果，从该候选中选择上述新的基本DPM。

6.根据权利要求1所述的ACS电路，其特征在于，

上述路径选择单元，对维特比译码中关于向各状态转移的分支分配互不相同的路径选择序号，输出表示该路径选择序号的路径选择信号作为最优路径的选择结果。