JPWO2005112275A1 - Ａｃｓ回路 - Google Patents

Ａｃｓ回路 Download PDF

Info

Publication number
JPWO2005112275A1
JPWO2005112275A1 JP2006513494A JP2006513494A JPWO2005112275A1 JP WO2005112275 A1 JPWO2005112275 A1 JP WO2005112275A1 JP 2006513494 A JP2006513494 A JP 2006513494A JP 2006513494 A JP2006513494 A JP 2006513494A JP WO2005112275 A1 JPWO2005112275 A1 JP WO2005112275A1
Authority
JP
Japan
Prior art keywords
dpm
basic
dbm
unit
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006513494A
Other languages
English (en)
Other versions
JP4217261B2 (ja
Inventor
有馬　幸生
幸生 有馬
山本　明
山本　　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2005112275A1 publication Critical patent/JPWO2005112275A1/ja
Application granted granted Critical
Publication of JP4217261B2 publication Critical patent/JP4217261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

ＡＣＳ回路は、基本ＤＰＭ（差分パスメトリック）を保持する基本ＤＰＭ保持部（１１）と、基本ＤＰＭを算出する基本ＤＰＭ演算部（１２）と、基本ＤＰＭ以外のＤＰＭである参照ＤＰＭを算出する参照ＤＰＭ演算部（１３）と、基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭ（差分ブランチメトリック）を算出する基本ＤＢＭ演算部（１４）と、基本ＤＰＭ、参照ＤＰＭ及び基本ＤＢＭに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部（１５）とを備えている。基本ＤＰＭ演算部（１２）は、基本ＤＰＭ、参照ＤＰＭ、基本ＤＢＭ及びパス選択部（１５）による最尤パスの選択結果に基づいて、新たな基本ＤＰＭを算出する。

Description

本発明は、ビタビ復号に係るパスメトリックの加算及び比較、及びパス選択を行うＡＣＳ回路に関し、特に、メトリック差分に基づいてパス選択を行うＡＣＳ回路に関する。
ビタビ復号は、ある特定の畳み込み演算によって符号化されたデータ系列を受信し、当該畳み込み演算の規則に基づいて、もっとも適当と思われるデータ系列を予測し、復号する技術である。畳み込み演算の規則は状態遷移図として記述することができる。さらに、この状態遷移図に時間概念を加味すると、トレリス線図を記述することができる。
図９は、ギガビットイーサネット（イーサネット：登録商標）で一般的に用いられる畳み込み符号化器の構成を示す。当該畳み込み符号化器は、入力した値を１クロック遅延させて出力する遅延素子１０１、１０２及び１０３と、加算器１０４及び１０５とを備えた、２ビット入力８ステートの畳み込み符号化器である。加算器１０４は、遅延素子１０１の出力と入力上位ビットとを加算する。遅延素子１０２は、加算器１０４の加算結果を入力する。加算器１０５は、遅延素子１０２の出力と入力下位ビットとを加算する。遅延素子１０３は、加算器１０５の加算結果を入力する。そして、遅延素子１０１は、遅延素子１０３の出力を入力する。これにより、遅延素子１０１〜１０３は、３ビットのステート、すなわち、８ステートを表す。
図１０は、上記畳み込み符号化器に係るトレリス線図である。当該トレリス線図は、ステートＳ０，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７及びＳ８に関して、時刻（ｋ−１）から時刻ｋへの遷移と、時刻ｋから時刻（ｋ＋１）の遷移とを示している。各ステート間を結ぶ線はブランチと呼ばれる。各ブランチは、あるステートとそのステートの遷移先のステートとを接続している。
ビタビ復号では、各ステートからの遷移の尤度、すなわち、確からしさを評価するために、各ブランチについて評価関数を用いて「ブランチメトリック」を計算する。通常、ブランチメトリックの計算は、理想値と実際に受信した値との二乗誤差で求められる。一方、復号を開始して以来、各ステートに関して、そのステートに至るブランチのうちのもっとも確からしいブランチのブランチメトリックを累積加算した値が記憶されている。これを「パスメトリック」という。ビタビ復号では、時刻（ｋ−１）におけるパスメトリックと時刻ｋでのブランチメトリックとを加算した結果が最小となるブランチをもっとも確からしいブランチであると判断する。すなわち、ＡＣＳ回路とは、もっとも確からしいブランチを決定するために、時刻（ｋ−１）におけるパスメトリックと時刻ｋでのブランチメトリックとの加算を行い、その結果を比較し、もっとも確からしいブランチを選択するＡｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ回路のことである。
各時刻で得られたもっとも確からしいブランチを連結したパスを「生き残りパス」と呼ぶ。トレリス線図中、各ステートはそれぞれの生き残りパスを持っているが、復号処理が進むにつれてすべてのステートが持つ生き残りパスは一つに収束する。このようにして得られた一つの生き残りパスがビタビ復号による最終的な復号結果となる。
従来のＡＣＳ回路は、ブランチメトリックの算出に二乗計算を用いる。このため、回路が複雑化し、また、パスメトリックがブランチメトリックの累積であるためオーバーフローが発生するという問題があった。このうち、パスメトリックのオーバーフローを解消する対策として、パスメトリックの値を随時監視し、オーバーフローが発生しそうになった時点で各ステートのパスメトリック値から同じ値を減算するという手法が知られている。しかし、この手法では、通常のＡＣＳ回路の処理の後に、さらにオーバーフローの判定及び減算処理が必要となるため、処理速度が低下するという問題がある。そこで、ブランチメトリックどうしの差である差分ブランチメトリック（以下、「ＤＢＭ」と称する。）を用いて、ブランチメトリックの計算に係る二乗の項を消去して演算を容易化するとともに、パスメトリックどうしの差である差分パスメトリック（以下、「ＤＰＭ」と称する。）を用いて、パスメトリックの計算に係るオーバーフローを回避するという手法が考案されている（例えば、特許文献１参照）。
しかし、上記のようなメトリック差分に基づいてパス選択を行うＡＣＳ回路では、比較的多くのＤＰＭを保持しなければならないため、比較的大規模な保持回路が必要となる。例えば、８ステートのトレリス線図の場合、パスメトリックは８個であるのに対してＤＰＭは２８個（＝８Ｃ２）である。そこで、保持回路の大規模化を抑制するために、保持するＤＰＭの個数を制限するというＡＣＳ回路が考案されている（例えば、非特許文献１参照）。しかし、当該ＡＣＳ回路は、ＤＰＭの算出にＤＢＭの他に通常のブランチメトリックを用いるため、二乗計算が必要になるという問題がある。
特許第３２５８１７４号明細書 Ａｋｉｒａ Ｙａｍａｍｏｔｏ，ｅｔ ａｌ，"Ａ ５００ＭＨｚ ５０ｍＷ Ｖｉｔｅｒｂｉ Ｄｅｔｅｃｔｏｒ ｆｏｒ ＤＶＤ Ｓｙｓｔｅｍｓ ｕｓｉｎｇ Ｓｉｍｐｌｉｆｉｅｄ ＡＣＳ ａｎｄ Ｎｅｗ Ｐａｔｈ Ｍｅｍｏｒｙ Ａｒｃｈｉｔｅｃｔｕｒｅ"，２００２ Ｓｙｍｐｏｓｉｕｍ Ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．２５６−２５９
上述したように、メトリック差分に基づいてパス選択を行う従来のＡＣＳ回路については回路規模の増大が問題となる。ここで、２入力８ステートの畳み込み符号化器によって生成されたデータ系列を復号するＡＣＳ回路について、ＤＰＭを用いる場合と用いない場合とで回路規模を比較してみる。前者は、８個のパスメトリックを保持するための保持回路、及び各パスメトリックと各ブランチメトリックとの加算を行う３２個の加算器を必要とする。加算器の個数は、８個の各ステートに１時刻前の４個のステートからの４本のブランチが接続されることに基づいている。さらに、前者は、これ以外にオーバーフロー対策用の回路を必要とする。これに対し、後者は、２８個のＤＰＭを保持するための保持回路、及び各ＤＰＭと各ＤＢＭとの加算を行う４００個の加算器を必要とする。加算器の個数は、２８個の各ＤＰＭに１６個のＤＢＭが関連することに基づいている。なお、入力するＤＰＭが“０”となる加算器の数（合計４８個）は除いている。
このように、メトリック差分に基づいてパス選択を行う従来のＡＣＳ回路については、処理速度は比較的速いが、回路規模が極端に大きくなってしまうという欠点がある。回路規模の増大は、消費電力増さらには製造コスト増の要因となるため好ましくない。
上記問題に鑑み、本発明は、ビタビ復号に用いられるＡＣＳ回路について、回路規模の増大を極力抑制しつつ、ビタビ復号に係るパスメトリックのオーバーフロー対策を講じることを課題とする。
上記課題を解決するために本発明が講じた手段は、ビタビ復号に係る任意の二つのブランチ間の差分ブランチメトリック（ＤＢＭ）を入力し、当該入力したＤＢＭを任意の二つのステート間の差分パスメトリック（ＤＰＭ）に加算し、当該加算後のＤＰＭどうしを比較して最尤パスを選択するＡＣＳ回路であって、前記ＤＰＭのうち、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間のＤＰＭである基本ＤＰＭを保持し、当該基本ＤＰＭに基づいて最尤パスを選択するものとする。
これによると、すべてのＤＰＭではなくその一部である基本ＤＰＭを保持すればよくなるため、ＤＰＭを保持するための回路の規模は比較的小さくて済む。また、当該ＡＣＳ回路は、メトリック差分に基づいて最尤パスを選択するため、処理速度を低下させることなくパスメトリックのオーバーフローが解消される。
具体的には、上記のＡＣＳ回路は、前記基本ＤＰＭを保持する基本ＤＰＭ保持部と、前記基本ＤＰＭを算出する基本ＤＰＭ演算部と、前記基本ＤＰＭ演算部による基本ＤＰＭの算出に必要なＤＰＭであって基本ＤＰＭ以外のＤＰＭである参照ＤＰＭを算出する参照ＤＰＭ演算部と、前記ＤＢＭのうち、前記基本ＤＰＭ演算部による基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭを算出する基本ＤＢＭ演算部と、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ及び前記基本ＤＢＭ演算部によって算出された基本ＤＢＭに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部とを備えている。そして、前記基本ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ、前記基本ＤＢＭ演算部によって算出された基本ＤＢＭ及び前記パス選択部による最尤パスの選択結果に基づいて、新たな基本ＤＰＭを算出するものとする。
これによると、ＤＢＭは、基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭのみを算出すればよくなる。また、ＤＰＭは、基本ＤＰＭ以外に、基本ＤＰＭの算出に必要なＤＰＭである参照ＤＰＭのみを算出すればよくなる。
好ましくは、前記基本ＤＢＭ演算部による基本ＤＢＭの算出及び前記参照ＤＰＭ演算部による参照ＤＰＭの算出は、並列処理されるものとする。
また、好ましくは、前記参照ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭのうちのいずれかから他を減算して参照ＤＰＭを算出するものとする。
そして、具体的には、前記基本ＤＰＭ演算部は、前記パス選択部による最尤パスの選択結果に基づいて、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ及び前記基本ＤＢＭ演算部によって算出された基本ＤＢＭの中から前記新たな基本ＤＰＭの算出の元となる基本ＤＰＭ及び基本ＤＢＭを選択し、当該選択した基本ＤＰＭ及び基本ＤＢＭを加算して前記新たな基本ＤＰＭを算出するものとする。
また、具体的には、前記基本ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ及び前記参照ＤＰＭ演算部によって算出された参照ＤＰＭと、前記基本ＤＢＭ演算部によって算出された基本ＤＢＭとをそれぞれ加算して、前記新たな基本ＤＰＭの候補を算出し、前記パス選択部による最尤パスの選択結果に基づいて、当該候補の中から前記新たな基本ＤＰＭを選択するものとする。
また、具体的には、前記パス選択部は、ビタビ復号における各ステートへの遷移に係るブランチに互いに異なるパス選択番号を割り当て、最尤パスの選択結果として、当該パス選択番号を示すパス選択信号を出力するものとする。
以上のように本発明によると、メトリック差分に基づいてパス選択を行うＡＣＳ回路において、ＤＰＭを保持する回路の規模が小さくなる。また、必要最小限のＤＢＭ（基本ＤＢＭ）及びＤＰＭ（基本ＤＰＭ及び参照ＤＰＭ）のみを算出すればよいため、ＡＣＳ回路において備えるべき加算器などの演算器の個数が比較的少なくて済む。したがって、ＡＣＳ回路全体としての回路規模が小さくなり、消費電力が低減するとともに、製造コストもまた低減する。
図１は、本発明の最良の実施形態に係るＡＣＳ回路の構成図である。 図２は、基本ＤＰＭ演算部の内部構成図である。 図３は、参照ＤＰＭ演算部の内部構成図である。 図４は、パス選択部の内部構成図である。 図５は、パス選択部におけるＳＰＮ０出力部の内部構成図である。 図６は、基本ＤＰＭの生成規則を示した表である。 図７は、基本ＤＰＭ演算部におけるＤＰＭ０１演算部の内部構成図である。 図８は、基本ＤＰＭ演算部におけるＤＰＭ０１演算部の内部構成図である。 図９は、ギガビットイーサネット（イーサネット：登録商標）で一般的に用いられる畳み込み符号化器の構成図である。 図１０は、図９の畳み込み符号化器に係るトレリス線図である。
符号の説明
１１ 基本ＤＰＭ保持部
１２ 基本ＤＰＭ演算部
１３ 参照ＤＰＭ演算部
１４ 基本ＤＢＭ演算部
１５ パス選択部
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、便宜上、図１０のトレリス線図を前提としたビタビ復号を想定して説明する。なお、本発明は、当該トレリス線図を前提としたビタビ復号に限定されるものではない。
まず、以後の説明で使用する表記の説明を行う。ブランチメトリックはｂｉｊと表記し、これはステートＳｉからステートＳｊに遷移するブランチを意味する。例えば、ｂ０２はステートＳ０からステートＳ２に遷移するブランチである。また、ＤＢＭは差分ブランチメトリック全般を意味する。ＤＰＭｉｊはステートＳｊに係るパスメトリックとステートＳｉに係るパスメトリックとの間のＤＰＭを示す。例えば、ステートＳ０に係るパスメトリックをＰＭ０、ステートＳ２に係るパスメトリックをＰＭ２とした場合、
ＤＰＭ０２＝ＰＭ２−ＰＭ０
となる。また、単にＤＰＭと記述した場合は差分パスメトリック全般を意味する。
図１は、本発明の最良の実施形態に係るＡＣＳ回路の構成を示す。本実施形態に係るＡＣＳ回路は、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間の差分パスメトリックである基本ＤＰＭを保持する基本ＤＰＭ保持部１１と、基本ＤＰＭを算出する基本ＤＰＭ演算部１２と、基本ＤＰＭの算出に必要なＤＰＭである参照ＤＰＭを算出する参照ＤＰＭ演算部１３と、基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭを算出する基本ＤＢＭ演算部１４と、ビタビ復号に係る最尤パスを選択するパス選択部１５とを備えている。
基本ＤＰＭ保持部１１は、基本ＤＰＭとして、ＤＰＭ０１，ＤＰＭ０２，ＤＰＭ０３，ＤＰＭ０４，ＤＰＭ０５，ＤＰＭ０６及びＤＰＭ０７を保持する。すなわち、基本ＤＰＭ保持部１１は、ステートＳ０を基準のステートとしたときの、当該基準ステートと他のステートとの間のＤＰＭを基本ＤＰＭとして保持する。
基本ＤＰＭ演算部１２は、基本ＤＰＭを新たに算出し、基本ＤＰＭ保持部１１に出力する。図２は、基本ＤＰＭ演算部１２の内部構成を示す。基本ＤＰＭ演算部１２は、基本ＤＢＭ演算部１４によって算出された基本ＤＢＭ、基本ＤＰＭ保持部１１に保持された基本ＤＰＭ及び参照ＤＰＭ演算部によって算出された参照ＤＰＭに基づいて、基本ＤＰＭの一つであるＤＰＭ０１を算出するＤＰＭ０１演算部１２１、ＤＰＭ０２を算出するＤＰＭ０２演算部１２２、ＤＰＭ０３を算出するＤＰＭ０３演算部１２３、ＤＰＭ０４を算出するＤＰＭ０４演算部１２４、ＤＰＭ０５を算出するＤＰＭ０５演算部１２５、ＤＰＭ０６を算出するＤＰＭ０６演算部１２６及びＤＰＭ０７を算出するＤＰＭ０７演算部１２７を備えている。これら演算部の構成については後ほど詳細に説明する。
参照ＤＰＭ演算部１３は、基本ＤＰＭ保持部１１に保持された基本ＤＰＭから参照ＤＰＭを算出する。図３は、参照ＤＰＭ演算部１３の内部構成を示す。参照ＤＰＭ演算部１３は、参照ＤＰＭの一つであるＤＰＭ１２を算出するＤＰＭ１２演算部３０１、ＤＰＭ１４を算出するＤＰＭ１４演算部３０２、ＤＰＭ１６を算出するＤＰＭ１６演算部３０３、ＤＰＭ２３を算出するＤＰＭ２３演算部３０４、ＤＰＭ２４を算出するＤＰＭ２４演算部３０５、ＤＰＭ２５を算出するＤＰＭ２５演算部３０６、ＤＰＭ２６を算出するＤＰＭ２６演算部３０７、ＤＰＭ２７を算出するＤＰＭ２７演算部３０８、ＤＰＭ３４を算出するＤＰＭ３４演算部３０９、ＤＰＭ３６を算出するＤＰＭ３６演算部３１０、ＤＰＭ４５を算出するＤＰＭ４５演算部３１１、ＤＰＭ４６を算出するＤＰＭ４６演算部３１２、ＤＰＭ４７を算出するＤＰＭ４７演算部３１３、ＤＰＭ５６を算出するＤＰＭ５６演算部３１４及びＤＰＭ６７を算出するＤＰＭ６７演算部３１５を備えている。ここで、参照ＤＰＭは、基本ＤＰＭどうしの差分として得られる。すなわち、参照ＤＰＭであるＤＰＭｉｊは、
ＤＰＭｉｊ＝ＤＰＭ０ｊ−ＤＰＭ０ｉ
として表される。すなわち、参照ＤＰＭは、特に複雑な計算を行うことなく算出することができる。なお、基本ＤＰＭの算出に必要な参照ＤＰＭについては後ほど詳細に説明する。
基本ＤＢＭ演算部１４は、畳み込み符号化されたデータ系列を受信し、特定の組み合わせのブランチメトリックどうしの差分を出力する。一般に、ブランチメトリックは入力データと理想値との間の二乗誤差である。すなわち、Ｄを入力データ、Ｙｉｊを理想値とすると、ブランチメトリックは、
ｂｉｊ＝（Ｄ−Ｙｉｊ）２
となる。これに対し、ＤＢＭは、
ＤＢＭ＝ｂｉｊ−ｂｋｌ＝（Ｄ−Ｙｉｊ）２−（Ｄ−Ｙｋｌ）２＝（Ｙｋｌ−Ｙｉｊ）（−Ｙｋｌ−Ｙｉｊ＋２・Ｄ）
となる。すなわち、ＤＢＭを用いることによって、ブランチメトリックの計算式に現れる二乗の項が消去される。ここで、Ｙｋｌ及びＹｉｊは定数であるため、Ｃ０及びＣ１を固定値として、
ＤＢＭ＝Ｃ０＋Ｃ１・Ｄ
となる。このように、基本ＤＢＭ演算部１４は、入力データに対して乗算及び加算をそれぞれ１回行って基本ＤＢＭを算出するため、比較的簡単な回路構成で実現される。なお、基本ＤＰＭの算出に必要な基本ＤＢＭについては後ほど詳細に説明する。
パス選択部１５は、基本ＤＢＭ、基本ＤＰＭ及び参照ＤＰＭを入力し、各ステートについてもっとも確からしいブランチがいずれであるかを示すパス選択信号を出力する。図４は、パス選択部１５の内部構成を示す。パス選択部１５は、パス選択信号出力部として、ステートＳ０に対応するパス選択信号ＳＰＮ０を出力するＳＰＮ０出力部１５０、ステートＳ１に対応するパス選択信号ＳＰＮ１を出力するＳＰＮ１出力部１５１、ステートＳ２に対応するパス選択信号ＳＰＮ２を出力するＳＰＮ２出力部１５２、ステートＳ３に対応するパス選択信号ＳＰＮ３を出力するＳＰＮ３出力部１５３、ステートＳ４に対応するパス選択信号ＳＰＮ４を出力するＳＰＮ４出力部１５４、ステートＳ５に対応するパス選択信号ＳＰＮ５を出力するＳＰＮ０出力部１５５、ステートＳ６に対応するパス選択信号ＳＰＮ６を出力するＳＰＮ０出力部１５６及びステートＳ７に対応するパス選択信号ＳＰＮ７を出力するＳＰＮ７出力部１５７を備えている。図１０のトレリス線図では、８個の各ステートに１時刻前の４個のステートからの計４本のブランチが接続されている。パス選択部１５は、各ステートについて、当該ステートに接続された４本のブランチの中からもっとも確からしいものを選択し、当該選択したブランチを示すパス選択信号を出力する。以下、パス選択信号出力部の例として、ＳＰＮ０出力部１５０について説明する。なお、これ以外のパス選択信号出力部についてもＳＰＮ０出力部１５０と同様に構成される。
図５は、ＳＰＮ０出力部１５０の内部構成を示す。ＳＰＮ０出力部１５０は、ステートＳ０への遷移に係る４本のブランチに、遷移元のステート番号の昇順に２ビットのパス選択番号を割り当て、このパス選択番号をステートＳ０に対応するパス選択信号ＳＰＮ０として出力する。具体的には、パス選択番号は、選択ブランチがｂ００のとき“０”、選択ブランチがｂ２０のとき“１”、選択ブランチがｂ４０のとき“３”、そして、選択ブランチがｂ６０のとき“３”である。
加算器５１は、基本ＤＰＭであるＤＰＭ０２と基本ＤＢＭである（ｂ２０−ｂ００）とを加算する。すなわち、加算器５１は、パス選択番号が“１”のブランチが選択された場合のパスメトリックから、パス選択番号が“０”のブランチが選択された場合のパスメトリックを引いた結果を出力する。符号判定器５２は、加算器５１の加算結果を入力し、当該結果が負の場合は“１”、それ以外の場合は“０”となる信号ｓｉｇ１を出力する。同様に、加算器５３は、パス選択番号が“３”のブランチが選択された場合のパスメトリックから、パス選択番号が“２”のブランチが選択された場合のパスメトリックを引いた結果を出力する。符号判定器５４は、加算器５３の加算結果を入力し、当該結果が負の場合は“１”、それ以外の場合は“０”となる信号ｓｉｇ２を出力する。
セレクタ５５は、信号ｓｉｇ１及びｓｉｇ２のいずれもが“０”の場合、パス選択番号が“２”のブランチのブランチメトリックからパス選択番号が“０”のブランチのブランチメトリックを引いた結果を出力し、信号ｓｉｇ１が“０”かつ信号ｓｉｇ２が“１”の場合、パス選択番号が“３”のブランチのブランチメトリックからパス選択番号が“０”のブランチのブランチメトリックを引いた結果を出力し、信号ｓｉｇ１が“１”かつ信号ｓｉｇ２が“０”の場合、パス選択番号が“３”のブランチのブランチメトリックからパス選択番号が“１”のブランチのブランチメトリックを引いた結果を出力し、そして、信号ｓｉｇ１及びｓｉｇ２のいずれもが“１”の場合、パス選択番号が“３”のブランチのブランチメトリックからパス選択番号が“１”のブランチのブランチメトリックを引いた結果を出力する。
セレクタ５６は、信号ｓｉｇ１及びｓｉｇ２のいずれもが“０”の場合、パス選択番号が“２”のブランチの始点であるステートＳ４のパスメトリックからパス選択番号が“０”のブランチの始点であるステートＳ０のパスメトリックを引いたＤＰＭ（基本ＤＰＭ０４）を出力し、信号ｓｉｇ１が“０”かつ信号ｓｉｇ２が“１”の場合、パス選択番号が“３”のブランチの始点であるステートＳ６のパスメトリックからパス選択番号が“０”のブランチの始点であるステートＳ０のパスメトリックを引いたＤＰＭ（基本ＤＰＭ０６）を出力し、信号ｓｉｇ１が“１”かつ信号ｓｉｇ２が“０”の場合、パス選択番号が“２”のブランチの始点であるステートＳ４のパスメトリックからパス選択番号が“１”のブランチの始点であるステートＳ２のパスメトリックを引いたＤＰＭ（参照ＤＰＭ２４）を出力し、信号ｓｉｇ１及びｓｉｇ２のいずれもが“１”の場合、パス選択番号が“３”のブランチの始点であるステートＳ６のパスメトリックからパス選択番号が“１”のブランチの始点であるステートＳ２のパスメトリックを引いたＤＰＭ（参照ＤＰＭ２６）を出力する。
加算器５７は、セレクタ５５からの出力とセレクタ５６からの出力を加算する。符号判定器５８は、加算器５７の加算結果を入力し、当該結果が負の場合は“１”、それ以外の場合は“０”となる信号ｓｉｇ３を出力する。セレクタ６９は、信号ｓｉｇ３が“０”の場合、信号ｓｉｇ１を出力し、信号ｓｉｇ３が“１”の場合、信号ｓｉｇ２を出力する。そして、セレクタ５９からの出力がパス選択信号ＳＰＮ０の下位ビット（ＳＰＮ０［０］）となり、信号ｓｉｇ３が上位ビット（ＳＰＮ０［１］）となる。
なお、本実施形態では、各ステートに接続されたブランチに、遷移元のステート番号の昇順にパス選択番号を割り当てているが、パス選択信号は必ずしも当該規則に従って生成しなくてもよい。
次に、基本ＤＰＭ演算部１２における、各基本ＤＰＭを算出するＤＰＭ０ｍ（ｍは１から７までの整数）演算部の例として、ＰＤＭ０１演算部１２１について説明する。なお、これ以外のＤＰＭ０ｍ演算部についてもＤＰＭ０１演算部と同様に構成される。
まず、ＤＰＭ０１演算部１２１の具体的な構成を説明する前に、ＤＰＭ０１の生成について説明する。図６は、時刻ｋにおける各種基本ＤＰＭの生成規則を示す。このうち、図６（ａ）は、時刻ｋにおけるＤＰＭ０１の生成規則を示す。時刻ｋにおけるＤＰＭ０１であるＤＰＭ０１（ｋ）は、パス選択信号ＳＰＮ０及びＳＰＮ１によって選択されるＤＢＭ及びＤＰＭ（ｋ−１）の和として算出される。例えば、パス選択信号ＳＰＮ０及びＳＰＮ１が、それぞれ、“０”及び“１”の場合、
ＤＰＭ０１（ｋ）＝（ｂ２１−ｂ００）＋ＤＰＭ０２（ｋ−１）
となる。なお、ＤＰＭ（ｋ−１）は、時刻ｋの１時刻前である時刻（ｋ−１）におけるＤＰＭを表す。ＤＰＭ０１以外の基本ＤＰＭであるＤＰＭ０２、ＤＰＭ０３、ＤＰＭ０４、ＤＰＭ０５、ＤＰＭ０６及びＤＰＭ０７は、それぞれ、図６（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）及び（ｇ）に示した規則に従って生成される。
すでに述べたように、本実施形態に係るＡＣＳ回路が保持するＤＰＭは７個の基本ＤＰＭのみである。しかし、図６に示した生成規則によると、基本ＤＰＭの算出に、基本ＤＰＭ以外のＤＰＭが必要となる。そして、基本ＤＰＭ以外のＤＰＭを算出するのが、参照ＤＰＭ演算部１３である。参照ＤＰＭは、基本ＤＰＭどうしの差分として容易に算出されることはすでに述べたとおりである。しかも、基本ＤＰＭの算出に必要となる参照ＤＰＭは、当該基本ＤＰＭ算出の１時刻前のものでよい。すなわち、新たな基本ＤＰＭの算出には、基本ＤＢＭ演算部１４によって算出された基本ＤＢＭと、基本ＤＰＭ保持部１１に保持された１時刻前の基本ＤＰＭと、参照ＤＰＭ演算部１３によって１時刻前の基本ＤＰＭどうしの差分として得られる参照ＤＰＭとを用いればよい。
参照ＤＰＭとして、基本ＤＰＭ以外のすべてのＤＰＭを算出する必要はない。図１０のトレリス線図の場合、全部で２８個あるＤＰＭのうち基本ＤＰＭが７個であり、残りの２１個のＤＰＭが参照ＤＰＭとなり得る。このうち、実際に必要な参照ＤＰＭは、図３に示した１５個である。したがって、残り６個のＤＰＭについては、算出する必要がない。また、ＤＢＭは、基本ＤＰＭの算出に必要なものだけ、すなわち、基本ＤＢＭのみを算出すればよい。
次に、ＤＰＭ０１演算部１２１の具体的な構成について説明する。図７は、ＤＰＭ０１演算部１２１の内部構成を示す。当該ＤＰＭ０１演算部１２１は、図６に示した生成規則に従って、ＤＰＭ０１の候補となり得る値をすべて算出しておき、パス選択信号ＳＰＮ０及びＳＰＮ１に基づいて当該算出結果からいずれか一つを選択し、出力する。図８は、図７とは異なる構成のＤＰＭ０１演算部１２１の内部構成を示す。当該ＤＰＭ０１演算部１２１は、パス選択信号ＳＰＮ０及びＳＰＮ１に基づいてＤＰＭ０１の算出に必要なＤＢＭ及びＤＰＭを選択し、当該選択したＤＢＭとＤＰＭとを加算し、出力する。
以上、本実施形態によると、基本ＤＰＭのみを保持すればよいため、保持回路の規模は従来よりも小さくなる。さらに、ＤＰＭについては、基本ＤＰＭ及び参照ＤＰＭのみを算出すればよいため、ＤＰＭ算出に必要な加算器の個数は従来よりも少なくなる。具体的には、図１０のトレリス線図の場合、従来のＡＣＳ回路では、２８個のＤＰＭを保持する必要があるのに対して、本実施形態に係るＡＣＳ回路では、７個のＤＰＭ（基本ＤＰＭ）を保持するだけでよい。また、従来のＡＣＳ回路では、ＤＰＭの算出に４００個の加算器が必要となるが、本実施形態に係るＡＣＳ回路で必要となる加算器（減算器を含む）の個数は、基本ＤＰＭの算出用の１００個の加算器と参照ＤＰＭの算出用の１５個の減算器とを合わせた１１５個である。さらに、図８に示したＤＰＭ０ｍ演算部を採用することによって、加算器の個数は２５個にまで低減する。
なお、従来のＡＣＳ回路と比較して、本実施形態に係るＡＣＳ回路は、基本ＤＰＭを算出してから参照ＤＰＭを算出するため、参照ＤＰＭを算出する分だけ処理時間が長くなると想像されるかもしれない。しかし、時刻ｋにおける基本ＤＰＭ（ｋ）及び参照ＤＰＭ（ｋ）が実際に必要となるのは、時刻（ｋ＋１）における新たな基本ＤＰＭの算出のときであるから、時刻（ｋ＋１）における基本ＤＢＭの算出と同時に時刻ｋにおける参照ＤＰＭを演算すればよい。すなわち、基本ＤＢＭ演算部１４と参照ＤＰＭ演算部１３とを並列に動作させればよい。このようにすることで、参照ＤＰＭ算出に伴って処理時間が増加することがない。
また、上記説明ではステートＳ０を基準のステートとして説明したが、これ以外のステートを基準としてもよいことは言うまでもない。
以上のように、本発明に係るＡＣＳ回路は、比較的小さな回路規模及び比較的高速な処理速度で、ビタビ復号に係るパスメトリックのオーバーフロー対策を講じることができ、通信、光ディスク、磁気ディスクのリードチャネルシステムにおける誤り訂正技術に適用するものとして有用である。
本発明は、ビタビ復号に係るパスメトリックの加算及び比較、及びパス選択を行うＡＣＳ回路に関し、特に、メトリック差分に基づいてパス選択を行うＡＣＳ回路に関する。
ビタビ復号は、ある特定の畳み込み演算によって符号化されたデータ系列を受信し、当該畳み込み演算の規則に基づいて、もっとも適当と思われるデータ系列を予測し、復号する技術である。畳み込み演算の規則は状態遷移図として記述することができる。さらに、この状態遷移図に時間概念を加味すると、トレリス線図を記述することができる。
図９は、ギガビットイーサネット（イーサネット：登録商標）で一般的に用いられる畳み込み符号化器の構成を示す。当該畳み込み符号化器は、入力した値を１クロック遅延させて出力する遅延素子１０１、１０２及び１０３と、加算器１０４及び１０５とを備えた、２ビット入力８ステートの畳み込み符号化器である。加算器１０４は、遅延素子１０１の出力と入力上位ビットとを加算する。遅延素子１０２は、加算器１０４の加算結果を入力する。加算器１０５は、遅延素子１０２の出力と入力下位ビットとを加算する。遅延素子１０３は、加算器１０５の加算結果を入力する。そして、遅延素子１０１は、遅延素子１０３の出力を入力する。これにより、遅延素子１０１〜１０３は、３ビットのステート、すなわち、８ステートを表す。
図１０は、上記畳み込み符号化器に係るトレリス線図である。当該トレリス線図は、ステートＳ０，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６及びＳ７に関して、時刻（ｋ−１）から時刻ｋへの遷移と、時刻ｋから時刻（ｋ＋１）の遷移とを示している。各ステート間を結ぶ線はブランチと呼ばれる。各ブランチは、あるステートとそのステートの遷移先のステートとを接続している。
ビタビ復号では、各ステートからの遷移の尤度、すなわち、確からしさを評価するために、各ブランチについて評価関数を用いて「ブランチメトリック」を計算する。通常、ブランチメトリックの計算は、理想値と実際に受信した値との二乗誤差で求められる。一方、復号を開始して以来、各ステートに関して、そのステートに至るブランチのうちのもっとも確からしいブランチのブランチメトリックを累積加算した値が記憶されている。これを「パスメトリック」という。ビタビ復号では、時刻（ｋ−１）におけるパスメトリックと時刻ｋでのブランチメトリックとを加算した結果が最小となるブランチをもっとも確からしいブランチであると判断する。すなわち、ＡＣＳ回路とは、もっとも確からしいブランチを決定するために、時刻（ｋ−１）におけるパスメトリックと時刻ｋでのブランチメトリックとの加算を行い、その結果を比較し、もっとも確からしいブランチを選択するＡｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ回路のことである。
各時刻で得られたもっとも確からしいブランチを連結したパスを「生き残りパス」と呼ぶ。トレリス線図中、各ステートはそれぞれの生き残りパスを持っているが、復号処理が進むにつれてすべてのステートが持つ生き残りパスは一つに収束する。このようにして得られた一つの生き残りパスがビタビ復号による最終的な復号結果となる。
従来のＡＣＳ回路は、ブランチメトリックの算出に二乗計算を用いる。このため、回路が複雑化し、また、パスメトリックがブランチメトリックの累積であるためオーバーフローが発生するという問題があった。このうち、パスメトリックのオーバーフローを解消する対策として、パスメトリックの値を随時監視し、オーバーフローが発生しそうになった時点で各ステートのパスメトリック値から同じ値を減算するという手法が知られている。しかし、この手法では、通常のＡＣＳ回路の処理の後に、さらにオーバーフローの判定及び減算処理が必要となるため、処理速度が低下するという問題がある。そこで、ブランチメトリックどうしの差である差分ブランチメトリック（以下、「ＤＢＭ」と称する。）を用いて、ブランチメトリックの計算に係る二乗の項を消去して演算を容易化するとともに、パスメトリックどうしの差である差分パスメトリック（以下、「ＤＰＭ」と称する。）を用いて、パスメトリックの計算に係るオーバーフローを回避するという手法が考案されている（例えば、特許文献１参照）。
しかし、上記のようなメトリック差分に基づいてパス選択を行うＡＣＳ回路では、比較的多くのＤＰＭを保持しなければならないため、比較的大規模な保持回路が必要となる。例えば、８ステートのトレリス線図の場合、パスメトリックは８個であるのに対してＤＰＭは２８個（＝8Ｃ2）である。そこで、保持回路の大規模化を抑制するために、保持するＤＰＭの個数を制限するというＡＣＳ回路が考案されている（例えば、非特許文献１参照）。しかし、当該ＡＣＳ回路は、ＤＰＭの算出にＤＢＭの他に通常のブランチメトリックを用いるため、二乗計算が必要になるという問題がある。
特許第３２５８１７４号明細書 Akira Yamamoto, et al, "A 500MHz 50mW Viterbi Detector for DVD Systems using Simplified ACS and New Path Memory Architecture", 2002 Symposium On VLSI Circuits Digest of Technical Papers, pp.256-259
上述したように、メトリック差分に基づいてパス選択を行う従来のＡＣＳ回路については回路規模の増大が問題となる。ここで、２入力８ステートの畳み込み符号化器によって生成されたデータ系列を復号するＡＣＳ回路について、ＤＰＭを用いる場合と用いない場合とで回路規模を比較してみる。前者は、８個のパスメトリックを保持するための保持回路、及び各パスメトリックと各ブランチメトリックとの加算を行う３２個の加算器を必要とする。加算器の個数は、８個の各ステートに１時刻前の４個のステートからの４本のブランチが接続されることに基づいている。さらに、前者は、これ以外にオーバーフロー対策用の回路を必要とする。これに対し、後者は、２８個のＤＰＭを保持するための保持回路、及び各ＤＰＭと各ＤＢＭとの加算を行う４００個の加算器を必要とする。加算器の個数は、２８個の各ＤＰＭに１６個のＤＢＭが関連することに基づいている。なお、入力するＤＰＭが“０”となる加算器の数（合計４８個）は除いている。
このように、メトリック差分に基づいてパス選択を行う従来のＡＣＳ回路については、処理速度は比較的速いが、回路規模が極端に大きくなってしまうという欠点がある。回路規模の増大は、消費電力増さらには製造コスト増の要因となるため好ましくない。
上記問題に鑑み、本発明は、ビタビ復号に用いられるＡＣＳ回路について、回路規模の増大を極力抑制しつつ、ビタビ復号に係るパスメトリックのオーバーフロー対策を講じることを課題とする。
上記課題を解決するために本発明が講じた手段は、ビタビ復号に係る任意の二つのブランチ間の差分ブランチメトリック（ＤＢＭ）を入力し、当該入力したＤＢＭを任意の二つのステート間の差分パスメトリック（ＤＰＭ）に加算し、当該加算後のＤＰＭどうしを比較して最尤パスを選択するＡＣＳ回路であって、前記ＤＰＭのうち、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間のＤＰＭである基本ＤＰＭを保持し、当該基本ＤＰＭに基づいて最尤パスを選択するものとする。
これによると、すべてのＤＰＭではなくその一部である基本ＤＰＭを保持すればよくなるため、ＤＰＭを保持するための回路の規模は比較的小さくて済む。また、当該ＡＣＳ回路は、メトリック差分に基づいて最尤パスを選択するため、処理速度を低下させることなくパスメトリックのオーバーフローが解消される。
具体的には、上記のＡＣＳ回路は、前記基本ＤＰＭを保持する基本ＤＰＭ保持部と、前記基本ＤＰＭを算出する基本ＤＰＭ演算部と、前記基本ＤＰＭ演算部による基本ＤＰＭの算出に必要なＤＰＭであって基本ＤＰＭ以外のＤＰＭである参照ＤＰＭを算出する参照ＤＰＭ演算部と、前記ＤＢＭのうち、前記基本ＤＰＭ演算部による基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭを算出する基本ＤＢＭ演算部と、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ及び前記基本ＤＢＭ演算部によって算出された基本ＤＢＭに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部とを備えている。そして、前記基本ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ、前記基本ＤＢＭ演算部によって算出された基本ＤＢＭ及び前記パス選択部による最尤パスの選択結果に基づいて、新たな基本ＤＰＭを算出するものとする。
これによると、ＤＢＭは、基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭのみを算出すればよくなる。また、ＤＰＭは、基本ＤＰＭ以外に、基本ＤＰＭの算出に必要なＤＰＭである参照ＤＰＭのみを算出すればよくなる。
好ましくは、前記基本ＤＢＭ演算部による基本ＤＢＭの算出及び前記参照ＤＰＭ演算部による参照ＤＰＭの算出は、並列処理されるものとする。
また、好ましくは、前記参照ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭのうちのいずれかから他を減算して参照ＤＰＭを算出するものとする。
そして、具体的には、前記基本ＤＰＭ演算部は、前記パス選択部による最尤パスの選択結果に基づいて、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ及び前記基本ＤＢＭ演算部によって算出された基本ＤＢＭの中から前記新たな基本ＤＰＭの算出の元となる基本ＤＰＭ及び基本ＤＢＭを選択し、当該選択した基本ＤＰＭ及び基本ＤＢＭを加算して前記新たな基本ＤＰＭを算出するものとする。
また、具体的には、前記基本ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ及び前記参照ＤＰＭ演算部によって算出された参照ＤＰＭと、前記基本ＤＢＭ演算部によって算出された基本ＤＢＭとをそれぞれ加算して、前記新たな基本ＤＰＭの候補を算出し、前記パス選択部による最尤パスの選択結果に基づいて、当該候補の中から前記新たな基本ＤＰＭを選択するものとする。
また、具体的には、前記パス選択部は、ビタビ復号における各ステートへの遷移に係るブランチに互いに異なるパス選択番号を割り当て、最尤パスの選択結果として、当該パス選択番号を示すパス選択信号を出力するものとする。
以上のように本発明によると、メトリック差分に基づいてパス選択を行うＡＣＳ回路において、ＤＰＭを保持する回路の規模が小さくなる。また、必要最小限のＤＢＭ（基本ＤＢＭ）及びＤＰＭ（基本ＤＰＭ及び参照ＤＰＭ）のみを算出すればよいため、ＡＣＳ回路において備えるべき加算器などの演算器の個数が比較的少なくて済む。したがって、ＡＣＳ回路全体としての回路規模が小さくなり、消費電力が低減するとともに、製造コストもまた低減する。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、便宜上、図１０のトレリス線図を前提としたビタビ復号を想定して説明する。なお、本発明は、当該トレリス線図を前提としたビタビ復号に限定されるものではない。
まず、以後の説明で使用する表記の説明を行う。ブランチメトリックはｂｉｊと表記し、これはステートＳｉからステートＳｊに遷移するブランチを意味する。例えば、ｂ０２はステートＳ０からステートＳ２に遷移するブランチである。また、ＤＢＭは差分ブランチメトリック全般を意味する。ＤＰＭｉｊはステートＳｊに係るパスメトリックとステートＳｉに係るパスメトリックとの間のＤＰＭを示す。例えば、ステートＳ０に係るパスメトリックをＰＭ０、ステートＳ２に係るパスメトリックをＰＭ２とした場合、
ＤＰＭ０２＝ＰＭ２−ＰＭ０
となる。また、単にＤＰＭと記述した場合は差分パスメトリック全般を意味する。
図１は、本発明の最良の実施形態に係るＡＣＳ回路の構成を示す。本実施形態に係るＡＣＳ回路は、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間の差分パスメトリックである基本ＤＰＭを保持する基本ＤＰＭ保持部１１と、基本ＤＰＭを算出する基本ＤＰＭ演算部１２と、基本ＤＰＭの算出に必要なＤＰＭである参照ＤＰＭを算出する参照ＤＰＭ演算部１３と、基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭを算出する基本ＤＢＭ演算部１４と、ビタビ復号に係る最尤パスを選択するパス選択部１５とを備えている。
基本ＤＰＭ保持部１１は、基本ＤＰＭとして、ＤＰＭ０１，ＤＰＭ０２，ＤＰＭ０３，ＤＰＭ０４，ＤＰＭ０５，ＤＰＭ０６及びＤＰＭ０７を保持する。すなわち、基本ＤＰＭ保持部１１は、ステートＳ０を基準のステートとしたときの、当該基準ステートと他のステートとの間のＤＰＭを基本ＤＰＭとして保持する。
基本ＤＰＭ演算部１２は、基本ＤＰＭを新たに算出し、基本ＤＰＭ保持部１１に出力する。図２は、基本ＤＰＭ演算部１２の内部構成を示す。基本ＤＰＭ演算部１２は、基本ＤＢＭ演算部１４によって算出された基本ＤＢＭ、基本ＤＰＭ保持部１１に保持された基本ＤＰＭ及び参照ＤＰＭ演算部によって算出された参照ＤＰＭに基づいて、基本ＤＰＭの一つであるＤＰＭ０１を算出するＤＰＭ０１演算部１２１、ＤＰＭ０２を算出するＤＰＭ０２演算部１２２、ＤＰＭ０３を算出するＤＰＭ０３演算部１２３、ＤＰＭ０４を算出するＤＰＭ０４演算部１２４、ＤＰＭ０５を算出するＤＰＭ０５演算部１２５、ＤＰＭ０６を算出するＤＰＭ０６演算部１２６及びＤＰＭ０７を算出するＤＰＭ０７演算部１２７を備えている。これら演算部の構成については後ほど詳細に説明する。
参照ＤＰＭ演算部１３は、基本ＤＰＭ保持部１１に保持された基本ＤＰＭから参照ＤＰＭを算出する。図３は、参照ＤＰＭ演算部１３の内部構成を示す。参照ＤＰＭ演算部１３は、参照ＤＰＭの一つであるＤＰＭ１２を算出するＤＰＭ１２演算部３０１、ＤＰＭ１４を算出するＤＰＭ１４演算部３０２、ＤＰＭ１６を算出するＤＰＭ１６演算部３０３、ＤＰＭ２３を算出するＤＰＭ２３演算部３０４、ＤＰＭ２４を算出するＤＰＭ２４演算部３０５、ＤＰＭ２５を算出するＤＰＭ２５演算部３０６、ＤＰＭ２６を算出するＤＰＭ２６演算部３０７、ＤＰＭ２７を算出するＤＰＭ２７演算部３０８、ＤＰＭ３４を算出するＤＰＭ３４演算部３０９、ＤＰＭ３６を算出するＤＰＭ３６演算部３１０、ＤＰＭ４５を算出するＤＰＭ４５演算部３１１、ＤＰＭ４６を算出するＤＰＭ４６演算部３１２、ＤＰＭ４７を算出するＤＰＭ４７演算部３１３、ＤＰＭ５６を算出するＤＰＭ５６演算部３１４及びＤＰＭ６７を算出するＤＰＭ６７演算部３１５を備えている。ここで、参照ＤＰＭは、基本ＤＰＭどうしの差分として得られる。すなわち、参照ＤＰＭであるＤＰＭｉｊは、
ＤＰＭｉｊ＝ＤＰＭ０ｊ−ＤＰＭ０ｉ
として表される。すなわち、参照ＤＰＭは、特に複雑な計算を行うことなく算出することができる。なお、基本ＤＰＭの算出に必要な参照ＤＰＭについては後ほど詳細に説明する。
基本ＤＢＭ演算部１４は、畳み込み符号化されたデータ系列を受信し、特定の組み合わせのブランチメトリックどうしの差分を出力する。一般に、ブランチメトリックは入力データと理想値との間の二乗誤差である。すなわち、Ｄを入力データ、Ｙｉｊを理想値とすると、ブランチメトリックは、
ｂｉｊ＝（Ｄ−Ｙｉｊ）2
となる。これに対し、ＤＢＭは、
ＤＢＭ＝ｂｉｊ−ｂｋｌ＝（Ｄ−Ｙｉｊ）2−（Ｄ−Ｙｋｌ）2＝（Ｙｋｌ−Ｙｉｊ）（−Ｙｋｌ−Ｙｉｊ＋２・Ｄ）
となる。すなわち、ＤＢＭを用いることによって、ブランチメトリックの計算式に現れる二乗の項が消去される。ここで、Ｙｋｌ及びＹｉｊは定数であるため、Ｃ０及びＣ１を固定値として、
ＤＢＭ＝Ｃ０＋Ｃ１・Ｄ
となる。このように、基本ＤＢＭ演算部１４は、入力データに対して乗算及び加算をそれぞれ１回行って基本ＤＢＭを算出するため、比較的簡単な回路構成で実現される。なお、基本ＤＰＭの算出に必要な基本ＤＢＭについては後ほど詳細に説明する。
パス選択部１５は、基本ＤＢＭ、基本ＤＰＭ及び参照ＤＰＭを入力し、各ステートについてもっとも確からしいブランチがいずれであるかを示すパス選択信号を出力する。図４は、パス選択部１５の内部構成を示す。パス選択部１５は、パス選択信号出力部として、ステートＳ０に対応するパス選択信号ＳＰＮ０を出力するＳＰＮ０出力部１５０、ステートＳ１に対応するパス選択信号ＳＰＮ１を出力するＳＰＮ１出力部１５１、ステートＳ２に対応するパス選択信号ＳＰＮ２を出力するＳＰＮ２出力部１５２、ステートＳ３に対応するパス選択信号ＳＰＮ３を出力するＳＰＮ３出力部１５３、ステートＳ４に対応するパス選択信号ＳＰＮ４を出力するＳＰＮ４出力部１５４、ステートＳ５に対応するパス選択信号ＳＰＮ５を出力するＳＰＮ５出力部１５５、ステートＳ６に対応するパス選択信号ＳＰＮ６を出力するＳＰＮ６出力部１５６及びステートＳ７に対応するパス選択信号ＳＰＮ７を出力するＳＰＮ７出力部１５７を備えている。図１０のトレリス線図では、８個の各ステートに１時刻前の４個のステートからの計４本のブランチが接続されている。パス選択部１５は、各ステートについて、当該ステートに接続された４本のブランチの中からもっとも確からしいものを選択し、当該選択したブランチを示すパス選択信号を出力する。以下、パス選択信号出力部の例として、ＳＰＮ０出力部１５０について説明する。なお、これ以外のパス選択信号出力部についてもＳＰＮ０出力部１５０と同様に構成される。
図５は、ＳＰＮ０出力部１５０の内部構成を示す。ＳＰＮ０出力部１５０は、ステートＳ０への遷移に係る４本のブランチに、遷移元のステート番号の昇順に２ビットのパス選択番号を割り当て、このパス選択番号をステートＳ０に対応するパス選択信号ＳＰＮ０として出力する。具体的には、パス選択番号は、選択ブランチがｂ００のとき“０”、選択ブランチがｂ２０のとき“１”、選択ブランチがｂ４０のとき“２”、そして、選択ブランチがｂ６０のとき“３”である。
加算器５１は、基本ＤＰＭであるＤＰＭ０２と基本ＤＢＭである（ｂ２０−ｂ００）とを加算する。すなわち、加算器５１は、パス選択番号が“１”のブランチが選択された場合のパスメトリックから、パス選択番号が“０”のブランチが選択された場合のパスメトリックを引いた結果を出力する。符号判定器５２は、加算器５１の加算結果を入力し、当該結果が負の場合は“１”、それ以外の場合は“０”となる信号ｓｉｇ１を出力する。同様に、加算器５３は、パス選択番号が“３”のブランチが選択された場合のパスメトリックから、パス選択番号が“２”のブランチが選択された場合のパスメトリックを引いた結果を出力する。符号判定器５４は、加算器５３の加算結果を入力し、当該結果が負の場合は“１”、それ以外の場合は“０”となる信号ｓｉｇ２を出力する。
セレクタ５５は、信号ｓｉｇ１及びｓｉｇ２のいずれもが“０”の場合、パス選択番号が“２”のブランチのブランチメトリックからパス選択番号が“０”のブランチのブランチメトリックを引いた結果を出力し、信号ｓｉｇ１が“０”かつ信号ｓｉｇ２が“１”の場合、パス選択番号が“３”のブランチのブランチメトリックからパス選択番号が“０”のブランチのブランチメトリックを引いた結果を出力し、信号ｓｉｇ１が“１”かつ信号ｓｉｇ２が“０”の場合、パス選択番号が“３”のブランチのブランチメトリックからパス選択番号が“１”のブランチのブランチメトリックを引いた結果を出力し、そして、信号ｓｉｇ１及びｓｉｇ２のいずれもが“１”の場合、パス選択番号が“３”のブランチのブランチメトリックからパス選択番号が“１”のブランチのブランチメトリックを引いた結果を出力する。
セレクタ５６は、信号ｓｉｇ１及びｓｉｇ２のいずれもが“０”の場合、パス選択番号が“２”のブランチの始点であるステートＳ４のパスメトリックからパス選択番号が“０”のブランチの始点であるステートＳ０のパスメトリックを引いたＤＰＭ（基本ＤＰＭ０４）を出力し、信号ｓｉｇ１が“０”かつ信号ｓｉｇ２が“１”の場合、パス選択番号が“３”のブランチの始点であるステートＳ６のパスメトリックからパス選択番号が“０”のブランチの始点であるステートＳ０のパスメトリックを引いたＤＰＭ（基本ＤＰＭ０６）を出力し、信号ｓｉｇ１が“１”かつ信号ｓｉｇ２が“０”の場合、パス選択番号が“２”のブランチの始点であるステートＳ４のパスメトリックからパス選択番号が“１”のブランチの始点であるステートＳ２のパスメトリックを引いたＤＰＭ（参照ＤＰＭ２４）を出力し、信号ｓｉｇ１及びｓｉｇ２のいずれもが“１”の場合、パス選択番号が“３”のブランチの始点であるステートＳ６のパスメトリックからパス選択番号が“１”のブランチの始点であるステートＳ２のパスメトリックを引いたＤＰＭ（参照ＤＰＭ２６）を出力する。
加算器５７は、セレクタ５５からの出力とセレクタ５６からの出力を加算する。符号判定器５８は、加算器５７の加算結果を入力し、当該結果が負の場合は“１”、それ以外の場合は“０”となる信号ｓｉｇ３を出力する。セレクタ５９は、信号ｓｉｇ３が“０”の場合、信号ｓｉｇ１を出力し、信号ｓｉｇ３が“１”の場合、信号ｓｉｇ２を出力する。そして、セレクタ５９からの出力がパス選択信号ＳＰＮ０の下位ビット（ＳＰＮ０［０］）となり、信号ｓｉｇ３が上位ビット（ＳＰＮ０［１］）となる。
なお、本実施形態では、各ステートに接続されたブランチに、遷移元のステート番号の昇順にパス選択番号を割り当てているが、パス選択信号は必ずしも当該規則に従って生成しなくてもよい。
次に、基本ＤＰＭ演算部１２における、各基本ＤＰＭを算出するＤＰＭ０ｍ（ｍは１から７までの整数）演算部の例として、ＤＰＭ０１演算部１２１について説明する。なお、これ以外のＤＰＭ０ｍ演算部についてもＤＰＭ０１演算部と同様に構成される。
まず、ＤＰＭ０１演算部１２１の具体的な構成を説明する前に、ＤＰＭ０１の生成について説明する。図６は、時刻ｋにおける各種基本ＤＰＭの生成規則を示す。このうち、図６（ａ）は、時刻ｋにおけるＤＰＭ０１の生成規則を示す。時刻ｋにおけるＤＰＭ０１であるＤＰＭ０１（ｋ）は、パス選択信号ＳＰＮ０及びＳＰＮ１によって選択されるＤＢＭ及びＤＰＭ（ｋ−１）の和として算出される。例えば、パス選択信号ＳＰＮ０及びＳＰＮ１が、それぞれ、“０”及び“１”の場合、
ＤＰＭ０１（ｋ）＝（ｂ２１−ｂ００）＋ＤＰＭ０２（ｋ−１）
となる。なお、ＤＰＭ（ｋ−１）は、時刻ｋの１時刻前である時刻（ｋ−１）におけるＤＰＭを表す。ＤＰＭ０１以外の基本ＤＰＭであるＤＰＭ０２、ＤＰＭ０３、ＤＰＭ０４、ＤＰＭ０５、ＤＰＭ０６及びＤＰＭ０７は、それぞれ、図６（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）及び（ｇ）に示した規則に従って生成される。
すでに述べたように、本実施形態に係るＡＣＳ回路が保持するＤＰＭは７個の基本ＤＰＭのみである。しかし、図６に示した生成規則によると、基本ＤＰＭの算出に、基本ＤＰＭ以外のＤＰＭが必要となる。そして、基本ＤＰＭ以外のＤＰＭを算出するのが、参照ＤＰＭ演算部１３である。参照ＤＰＭは、基本ＤＰＭどうしの差分として容易に算出されることはすでに述べたとおりである。しかも、基本ＤＰＭの算出に必要となる参照ＤＰＭは、当該基本ＤＰＭ算出の１時刻前のものでよい。すなわち、新たな基本ＤＰＭの算出には、基本ＤＢＭ演算部１４によって算出された基本ＤＢＭと、基本ＤＰＭ保持部１１に保持された１時刻前の基本ＤＰＭと、参照ＤＰＭ演算部１３によって１時刻前の基本ＤＰＭどうしの差分として得られる参照ＤＰＭとを用いればよい。
参照ＤＰＭとして、基本ＤＰＭ以外のすべてのＤＰＭを算出する必要はない。図１０のトレリス線図の場合、全部で２８個あるＤＰＭのうち基本ＤＰＭが７個であり、残りの２１個のＤＰＭが参照ＤＰＭとなり得る。このうち、実際に必要な参照ＤＰＭは、図３に示した１５個である。したがって、残り６個のＤＰＭについては、算出する必要がない。また、ＤＢＭは、基本ＤＰＭの算出に必要なものだけ、すなわち、基本ＤＢＭのみを算出すればよい。
次に、ＤＰＭ０１演算部１２１の具体的な構成について説明する。図７は、ＤＰＭ０１演算部１２１の内部構成を示す。当該ＤＰＭ０１演算部１２１は、図６に示した生成規則に従って、ＤＰＭ０１の候補となり得る値をすべて算出しておき、パス選択信号ＳＰＮ０及びＳＰＮ１に基づいて当該算出結果からいずれか一つを選択し、出力する。図８は、図７とは異なる構成のＤＰＭ０１演算部１２１の内部構成を示す。当該ＤＰＭ０１演算部１２１は、パス選択信号ＳＰＮ０及びＳＰＮ１に基づいてＤＰＭ０１の算出に必要なＤＢＭ及びＤＰＭを選択し、当該選択したＤＢＭとＤＰＭとを加算し、出力する。
以上、本実施形態によると、基本ＤＰＭのみを保持すればよいため、保持回路の規模は従来よりも小さくなる。さらに、ＤＰＭについては、基本ＤＰＭ及び参照ＤＰＭのみを算出すればよいため、ＤＰＭ算出に必要な加算器の個数は従来よりも少なくなる。具体的には、図１０のトレリス線図の場合、従来のＡＣＳ回路では、２８個のＤＰＭを保持する必要があるのに対して、本実施形態に係るＡＣＳ回路では、７個のＤＰＭ（基本ＤＰＭ）を保持するだけでよい。また、従来のＡＣＳ回路では、ＤＰＭの算出に４００個の加算器が必要となるが、本実施形態に係るＡＣＳ回路で必要となる加算器（減算器を含む）の個数は、基本ＤＰＭの算出用の１００個の加算器と参照ＤＰＭの算出用の１５個の減算器とを合わせた１１５個である。さらに、図８に示したＤＰＭ０ｍ演算部を採用することによって、加算器の個数は２５個にまで低減する。
なお、従来のＡＣＳ回路と比較して、本実施形態に係るＡＣＳ回路は、基本ＤＰＭを算出してから参照ＤＰＭを算出するため、参照ＤＰＭを算出する分だけ処理時間が長くなると想像されるかもしれない。しかし、時刻ｋにおける基本ＤＰＭ（ｋ）及び参照ＤＰＭ（ｋ）が実際に必要となるのは、時刻（ｋ＋１）における新たな基本ＤＰＭの算出のときであるから、時刻（ｋ＋１）における基本ＤＢＭの算出と同時に時刻ｋにおける参照ＤＰＭを演算すればよい。すなわち、基本ＤＢＭ演算部１４と参照ＤＰＭ演算部１３とを並列に動作させればよい。このようにすることで、参照ＤＰＭ算出に伴って処理時間が増加することがない。
また、上記説明ではステートＳ０を基準のステートとして説明したが、これ以外のステートを基準としてもよいことは言うまでもない。
以上のように、本発明に係るＡＣＳ回路は、比較的小さな回路規模及び比較的高速な処理速度で、ビタビ復号に係るパスメトリックのオーバーフロー対策を講じることができ、通信、光ディスク、磁気ディスクのリードチャネルシステムにおける誤り訂正技術に適用するものとして有用である。
本発明の最良の実施形態に係るＡＣＳ回路の構成図である。 基本ＤＰＭ演算部の内部構成図である。 参照ＤＰＭ演算部の内部構成図である。 パス選択部の内部構成図である。 パス選択部におけるＳＰＮ０出力部の内部構成図である。 基本ＤＰＭの生成規則を示した表である。 基本ＤＰＭ演算部におけるＤＰＭ０１演算部の内部構成図である。 基本ＤＰＭ演算部におけるＤＰＭ０１演算部の内部構成図である。 ギガビットイーサネット（イーサネット：登録商標）で一般的に用いられる畳み込み符号化器の構成図である。 図９の畳み込み符号化器に係るトレリス線図である。
符号の説明
１１ 基本ＤＰＭ保持部
１２ 基本ＤＰＭ演算部
１３ 参照ＤＰＭ演算部
１４ 基本ＤＢＭ演算部
１５ パス選択部

Claims (7)

  1. ビタビ復号に係る任意の二つのブランチ間の差分ブランチメトリック（以下、「ＤＢＭ」と称する。）を入力し、当該入力したＤＢＭを任意の二つのステート間の差分パスメトリック（以下、「ＤＰＭ」と称する。）に加算し、当該加算後のＤＰＭどうしを比較して最尤パスを選択するＡＣＳ回路であって、
    前記ＤＰＭのうち、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間のＤＰＭである基本ＤＰＭを保持し、当該基本ＤＰＭに基づいて最尤パスを選択する
    ことを特徴とするＡＣＳ回路。
  2. 請求の範囲１に記載のＡＣＳ回路において、
    前記基本ＤＰＭを保持する基本ＤＰＭ保持部と、
    前記基本ＤＰＭを算出する基本ＤＰＭ演算部と、
    前記基本ＤＰＭ演算部による基本ＤＰＭの算出に必要なＤＰＭであって基本ＤＰＭ以外のＤＰＭである参照ＤＰＭを算出する参照ＤＰＭ演算部と、
    前記ＤＢＭのうち、前記基本ＤＰＭ演算部による基本ＤＰＭの算出に必要なＤＢＭである基本ＤＢＭを算出する基本ＤＢＭ演算部と、
    前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ及び前記基本ＤＢＭ演算部によって算出された基本ＤＢＭに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部とを備え、
    前記基本ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ、前記基本ＤＢＭ演算部によって算出された基本ＤＢＭ及び前記パス選択部による最尤パスの選択結果に基づいて、新たな基本ＤＰＭを算出する
    ことを特徴とするＡＣＳ回路。
  3. 請求の範囲２に記載のＡＣＳ回路において、
    前記基本ＤＢＭ演算部による基本ＤＢＭの算出及び前記参照ＤＰＭ演算部による参照ＤＰＭの算出は、並列処理される
    ことを特徴とするＡＣＳ回路。
  4. 請求の範囲２に記載のＡＣＳ回路において、
    前記参照ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭのうちのいずれかから他を減算して参照ＤＰＭを算出する
    ことを特徴とするＡＣＳ回路。
  5. 請求の範囲２に記載のＡＣＳ回路において、
    前記基本ＤＰＭ演算部は、前記パス選択部による最尤パスの選択結果に基づいて、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ、前記参照ＤＰＭ演算部によって算出された参照ＤＰＭ及び前記基本ＤＢＭ演算部によって算出された基本ＤＢＭの中から前記新たな基本ＤＰＭの算出の元となる基本ＤＰＭ及び基本ＤＢＭを選択し、当該選択した基本ＤＰＭ及び基本ＤＢＭを加算して前記新たな基本ＤＰＭを算出する
    ことを特徴とするＡＣＳ回路。
  6. 請求の範囲２に記載のＡＣＳ回路において、
    前記基本ＤＰＭ演算部は、前記基本ＤＰＭ保持部に保持された基本ＤＰＭ及び前記参照ＤＰＭ演算部によって算出された参照ＤＰＭと、前記基本ＤＢＭ演算部によって算出された基本ＤＢＭとをそれぞれ加算して、前記新たな基本ＤＰＭの候補を算出し、前記パス選択部による最尤パスの選択結果に基づいて、当該候補の中から前記新たな基本ＤＰＭを選択する
    ことを特徴とするＡＣＳ回路。
  7. 請求の範囲２に記載のＡＣＳ回路において、
    前記パス選択部は、ビタビ復号における各ステートへの遷移に係るブランチに互いに異なるパス選択番号を割り当て、最尤パスの選択結果として、当該パス選択番号を示すパス選択信号を出力する
    ことを特徴とするＡＣＳ回路。
JP2006513494A 2004-05-14 2004-12-15 Ａｃｓ回路 Expired - Fee Related JP4217261B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004144450 2004-05-14
JP2004144450 2004-05-14
PCT/JP2004/018724 WO2005112275A1 (ja) 2004-05-14 2004-12-15 Ａｃｓ回路

Publications (2)

Publication Number Publication Date
JPWO2005112275A1 true JPWO2005112275A1 (ja) 2008-03-27
JP4217261B2 JP4217261B2 (ja) 2009-01-28

Family

ID=35394488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006513494A Expired - Fee Related JP4217261B2 (ja) 2004-05-14 2004-12-15 Ａｃｓ回路

Country Status (4)

Country Link
US (1) US7779339B2 (ja)
JP (1) JP4217261B2 (ja)
CN (1) CN1906857B (ja)
WO (1) WO2005112275A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259297B2 (ja) * 1991-11-15 2002-02-25 ソニー株式会社 ビタビ復号装置
JP3258174B2 (ja) * 1994-07-25 2002-02-18 シャープ株式会社 ビタビ復号回路
JP3576676B2 (ja) * 1996-01-31 2004-10-13 三菱電機株式会社 ダイバーシチ受信機
JP3300246B2 (ja) * 1997-02-21 2002-07-08 株式会社日立製作所 ビタビ復号器およびそれを用いた信号再生装置
JP3338374B2 (ja) * 1997-06-30 2002-10-28 松下電器産業株式会社 演算処理方法および装置
KR100277685B1 (ko) * 1998-10-09 2001-01-15 정선종 트렐리스 복호를 사용하는 복호기에서의 경로 메트릭의 통계치를 이용한 복잡도 감소 방법
DE19937506A1 (de) * 1999-08-09 2001-04-19 Infineon Technologies Ag ACS-Einheit für einen Viterbi-Decodierer
EP1262971B1 (en) * 2001-05-28 2009-07-29 Sharp Kabushiki Kaisha BER evaluation in an optical disk decoder by counting a number of signals after PRML having a likelihood below a threshold.
FI20020108A0 (fi) * 2002-01-21 2002-01-21 Nokia Corp Menetelmõ ja laite polkumetriikoiden muodostamiseksi trelliksessõ

Also Published As

Publication number Publication date
US20070200739A1 (en) 2007-08-30
WO2005112275A1 (ja) 2005-11-24
CN1906857B (zh) 2011-09-28
US7779339B2 (en) 2010-08-17
JP4217261B2 (ja) 2009-01-28
CN1906857A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
US8711984B2 (en) Methods and apparatus for map detection with reduced complexity
JP5265083B2 (ja) 複数ステップ・トレリスを使用するソフト出力ビタビ検出の方法および装置
JP3640924B2 (ja) 移動通信システムにおける構成復号装置及び方法
US8321771B1 (en) Modified trace-back using soft output viterbi algorithm (SOVA)
US7581160B2 (en) ACS circuit and Viterbi decoder with the circuit
US8074157B2 (en) Methods and apparatus for reduced complexity soft-output viterbi detection
US20050268211A1 (en) Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector
US20050157823A1 (en) Technique for improving viterbi decoder performance
US6070263A (en) Circuit for use in a Viterbi decoder
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
US20070113161A1 (en) Cascaded radix architecture for high-speed viterbi decoder
JP4217261B2 (ja) Ａｃｓ回路
US7653154B2 (en) Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector
JP2591332B2 (ja) 誤り訂正復号装置
KR100491016B1 (ko) 역방향 상태 천이의 연속적 제어에 의한 역추적 비터비복호기 및 그 방법
TWI383596B (zh) 維特比解碼器
US20070006058A1 (en) Path metric computation unit for use in a data detector
Haridas A low power Viterbi decoder design with minimum transition hybrid register exchange processing for wireless applications
KR100945155B1 (ko) 비터비 복호기에서 2 비트 레벨 파이프라인구조를 사용한고속 가산-비교-선택 연산 장치
Liu et al. Energy-efficient soft-output trellis decoder design using trellis quasi-reduction and importance-aware clock skew scheduling
KR20020072628A (ko) 고속 연판정 출력 비터비 복호기를 위한 경로 메트릭정규화 방법 및 장치
JP2000252840A (ja) 誤り訂正復号器
Soumya Viterbi Decoder Plain Sailing Design for TCM Decoders
KR20040092783A (ko) 비터비 알고리즘을 이용한 트렐리스 디코더와 그의스테이트 그룹핑방법
Haratsch et al. A radix-4 soft-output Viterbi architecture

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees