CN1897474B - 可编程接收均衡电路及其方法 - Google Patents

可编程接收均衡电路及其方法 Download PDF

Info

Publication number
CN1897474B
CN1897474B CN2006101018987A CN200610101898A CN1897474B CN 1897474 B CN1897474 B CN 1897474B CN 2006101018987 A CN2006101018987 A CN 2006101018987A CN 200610101898 A CN200610101898 A CN 200610101898A CN 1897474 B CN1897474 B CN 1897474B
Authority
CN
China
Prior art keywords
signal
zero
frequency
equalizing circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101018987A
Other languages
English (en)
Other versions
CN1897474A (zh
Inventor
S·麦根特
S·舒马拉耶夫
W·黄
T·德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN1897474A publication Critical patent/CN1897474A/zh
Application granted granted Critical
Publication of CN1897474B publication Critical patent/CN1897474B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

在传输介质上传输的数据信号遭受传输介质所引起的衰减。可提供均衡电路来补偿传输介质所引起的衰减。均衡电路可以包含串连布置的多个级以允许各级的频率响应集合到一起。每级都可以是可编程的以便插入零,这引起该级的频率响应强度增加20dB/decade。零的频率位置也可以是可编程的,从而使每级能够给特定频率提供一定增益量。每级也可以是可编程的,以确定极点的位置从而减少高频噪声和消除串音。

Description

可编程接收均衡电路及其方法
技术领域
本发明涉及数字数据通信,特别涉及这样一些方法和设备:这些方法和设备用来自动调整这种通信中所涉及的电路以补偿从驱动电路发送到接收电路的数字数据信号中的损耗。
背景技术
不同的信号传输介质常常有不同的信号传输特性。例如,电缆可以有与印刷电路板底板不同的传输特性。另外,任何给定类型的传输介质的每个实例都可以在对该类型传输介质来说典型的范围内有一些不同特性。传输介质也可能随着时间或作为其他环境因素的结果而改变。
在这些特性中,能够对传输介质性能产生负面影响的是衰减和相移。通常情况下,衰减和相移量是与频率相关的。通常,衰减和相移均常常随着频率增加而增加。此处为方便起见,衰减,相移和其它形式的信号衰变有时泛称为“损耗”。
尤其是在高数据速率和高频率条件下,为了有满意的数字数据信号传输,也许有必要补偿正在传输的信号中的损耗。此外,由于这种损耗时时刻刻都在变化,因此可能需要这种补偿是至少部分自动或自适应性的。对于这种补偿经常使用的术语是“均衡(equalization)”。对于在驱动器处执行的补偿或均衡有时也使用术语“预加强(pre-emphasis)”,即,预料即将发生的损耗并在信号发送之前通过修正信号从而对这些损耗进行补偿。使用术语预加强时,均衡可以作为在接收器处执行的补偿的术语使用。尽管均衡被描述为主要是在接收器处执行的,也应该认识到,本发明的一些方面也可以应用于在驱动器处执行的均衡(预加强)。
一般情况下,均衡是由针对特定频率具有固定增益量的不可编程电路提供的。这种电路可被识别并与有适当衰减特性的传输介质一起使用。例如,给100MHz信号提供2dB增益的均衡电路可以与使得100MHz信号衰减2dB的底板一起使用。
诸如可编程逻辑器件(“PLD”)电路这样的可编程电路具有能有效支持自适应均衡的能力。例如,PLD或PLD电路可以是参与发送或接收需要自适应均衡的信号的其中一个部件,或者,这种电路可以被用来控制发送和/或接收这样一个信号的电路的某些方面。这种可编程电路(例如PLD电路)在实施本发明时可能特别有用,因为可编程性有助于提供不同的参数和/或方法,以便解决可能遇到的不同传输损耗特性。
发明内容
可以提供可编程接收均衡电路以补偿传输介质所导致的被接收数据信号的衰减。所述均衡电路可以作为相同级的级联来实现。
每一级都可以是独立可编程的。每一级都可以被耦合到给该级提供操作参数的可配置器件(例如配置RAM)。均衡电路的总频率响应可以是各级频率响应的总和。
每级的直流增益可以是可编程的。例如,如果所接收的数据信号电压的峰-峰值太低,可以可编程地控制一级或多级以增加被接收数据信号的电压峰-峰值。
每一级还可以通过给其转移函数插入零来给被接收数据信号提供交流增益。级是否插入零是可编程控制的。插入的零可以引起该级频率响应的强度在其插入的频率处,以20dB/decade的速度增加。
为了获得在某一频率(例如与数据信号的数据速率相应的频率)处需要的增益,每级都可以是可编程控制的以选择插入零的频率位置。在一些实施例中,插入零的频率位置可以限于一个频率范围。
但当多于一级被配置成插入零时,这些级可以插入零的频率范围能够被交错以覆盖宽频率范围。零的频率位置展开时,由均衡电路提供的增益的斜率会在整个上述宽频率范围增加(即,斜率在每个插入零的频率位置处增加20dB/decade)。这样就让均衡电路的频率响应能够更接近地拟合传输介质的频率响应,其斜率随着频率增加变得更趋负向。
每级的转移函数还可包含极点。级的转移函数的极点使该级增益减少20dB/decade。每级还能够可编程地控制极点的频率位置以减少高频噪声并实现串音消除。
本发明进一步的特征、其本质和各种优点会从附图及下面对优选实施例的详细说明变得更加明显。
附图说明
图1是依照本发明的说明性数据传输系统的方框图。
图2是依照本发明的说明性均衡电路的方框图。
图3a是依照本发明图解由一级均衡电路提供的可编程增益泛函性的波德图。
图3b和3c是依照本发明图解多级均衡电路的可编程斜率泛函性的波德图。
图3d是依照本发明图解由均衡电路提供的串音过滤泛函性的波德图。
图4是依照本发明具有说明性均衡电路的说明性接收器的方框图。
具体实施例
图1是依照本发明的数据传输系统100的方框图。如图1所示,数据传输系统100包含驱动器102,传输介质104,均衡电路106,以及接收器108。
驱动器102可以是被配置成以高数据速率传输数据的装置的一个部件。例如,驱动器102可以是可编程逻辑器件、收发器、专用集成电路(ASIC)、或任何其它适当装置的组件。驱动器102可以采用任何合适的串行通信协议,例如像传输数据中低压差分信号(LVDS)这样的串行通信协议。在一些实施例中,驱动器102可以是三态(tri-statable),这允许多个驱动器(未示出)与多个接收器相连(未示出)。
传输介质104可以承载从驱动器102传送到接收器108的数据。传输介质104可以是任何合适的介质,例如像印刷电路板底板、传输线、电缆、空气(即用于无线应用)这样的介质,或其它任何合适的介质。
当数据信号在传输介质104上传送时,数据信号的功率会因衰减而减少。由传输介质104引起的衰减量可取决于传输介质104的特性,例如像电阻系数、趋肤效应、电容损耗、和感应干扰这样的特性。传输介质所引起的衰减量很可能因介质不同而有差别。例如,铜线将会有与2.5GHz光纤底板不同的衰减特性。另外,对于给定传输介质,衰减量针对以不同数据速率传输的数据可以是不同的。一般情况下,对于一给定介质来说,该介质所引起的衰减量随着频率或数据速率的增加而增加。此外,衰减斜率还随着频率或数据速率增加而变得更趋负向。
接收器108可以被配置成接收并处理由驱动器102通过传输介质104所传输的数据。接收器108可以是一装置的组件,例如像可编程器件、收发器、专用集成电路(ASIC)这样的装置,或任何其它合适的装置。接收器108可以包含用于将接收到的信号恢复为全幅(full-scale)数字信号的电路。
可提供均衡电路106以增强数据信号的功率并补偿传输介质104所引起的衰减。例如,如果1Gbps数据信号在通过传输介质104传播时衰减了10dB,均衡电路106可被配置成将1GHz信号放大10dB。
在一些实施例中,均衡电路106可以在接收器108上实施。在一些实施例中,均衡电路106可以作为和接收器108分离的组件来实施。
均衡电路106可以是可编程的,以便补偿各种衰减量。在一些实施例中,均衡电路106可以被配置成让使用者能够输入参数,从而指定均衡电路106所要提供的均衡量。例如,如果已知一给定底板使1GHz信号衰减了10dB,即可给均衡电路106编程从而给通过该给定底板传播的1GHz数据信号提供10dB增益。在一些实施例中,均衡电路106可以自动确定所要提供的均衡量。例如,均衡电路106可以使用反馈来自动确定要施加于输入信号的增益的合适水平。在另一个示例中,均衡电路106可以自动增加其增益,直到被放大信号的功率达到需要的水平为止。
图2是依照本发明均衡电路106的方框图。如图2所示,均衡电路106可以作为级联的“N”个级202来实施。均衡电路106中执行的实际级数可以取决于下列因素,例如像传输介质104所支持的数据速率以及从传输介质104预期的衰减量这样的因素。例如,三级均衡电路能够充分补偿6.5Gbps底板引起的衰减。但是,可以要求用四级均衡电路来补偿10Gbps底板所引起的衰减。此外,在一些实施例中,均衡电路106可以用一级202来实施。
如图2所示,均衡电路106中的每级202接收差分输入并输出差分输出。均衡电路106是差动的还是单端的取决于驱动器102和接收器108所采用的串行通信的类型(图1)。例如,低压差分信号(LVDS)便是一个利用差分信号的串行通信标准。在另一个示例中,RS-232是一个利用单端信号的串行通信标准。尽管本发明是结合使用差分信号的系统讨论的,本领域技术人员应该理解,本发明的原理可以应用于使用单端信号的系统。
均衡电路106的每级202可以根据其频率响应来确定输入信号的形状。每级202的频率响应可以与限带高通滤波器的频率响应类似。例如,均衡电路106的一个级的频率响应强度最初保持在直流增益水平。在第一“截止”频率处(零所在的位置),频率响应的强度开始以20dB/decade的速度增加。尽管讨论的均衡电路106中的每级202只有一个零,本领域的技术人员应该注意到,每级202可以实施成有多于一个的零。
一个级202的频率响应可以在第二“截止”频率减少,一个或多个极点就位于该第二“截止”频率处。减少的速度可取决于该频率处存在的极点的数量,且对应于存在的每个极点频率响应的强度下降20dB/decade。
在均衡电路106中级联所有各级202使得各级的频率响应特性聚集到一起。例如,如果一个二级均衡电路中的第一级在1GHz处提供10dB增益,而第二级在1GHz处提供15dB增益,则该二级均衡电路对于1GHz信号的总增益是25dB。
均衡电路106中的每级202可以是完全可编程的。各级202可以由可配置器件进行可编程控制,其中可配置器件例如是诸如配置RAM单元、基于熔化的(fuse-based)器件、反熔化器件(antifuse)、可编程可擦只读存储器(PROMS)、可擦PROMS(EPROMS)、电可擦PROMS(EEPROMS)、闪速存储器这样的器件,和任何其它合适的器件。在一些实施例中,可配置器件可存储用于控制一个级的控制信号。
在一些实施例中,各级202的直流增益可以是可编程的。每级的配置器件可存储控制信号以指定要给该级提供的直流增益量。直流增益使得数据信号的峰-峰电压值增加。例如,如果一个经编程提供3dB直流增益的级接收1GHz信号和10GHz信号,则这两个信号的峰-峰电压值都会增加3dB。
在一些实施例中,各级202的交流增益可以是可编程的。交流增益可以通过在该级转移函数中的特定频率插入零来提供。级202可以是以可编程方式控制的以便插入零,而且插入零的频率位置也可以是可编程控制的。
如上所述,可以可编程地控制各级202以插入零。不是均衡电路106的每级都必须提供零。例如,如果用四级均衡电路来均衡以低数据速率传输的数据,均衡电路106只需要两个零来补偿衰减。在本例中,可以可编程地控制四级中的两级以提供零。可以可编程地控制其它两级而不提供零。
当可编程地控制级202插入零时,频率响应的强度从插入零的频率位置增加20dB/decade。例如,如果已经在1GHz频率处插入一个零,频率响应强度即在1GHz处开始以20dB/decade速度增加。如果在1GHz频率处插入了两个零,频率响应强度即在1GHz处开始以40dB/decade的速度增加。每个额外插入的零都使增益增加的速度增加额外的20dB/decade。插入多个零便让均衡电路106能够补偿由传输介质104(图1)所引起的大量衰减。
也可以可编程地控制各级202插入零的频率位置。插入零的每级202可以控制插入零的位置而不受其它各级的影响。例如,如果在10GHz频率处需要20dB增益,那么可以在1GHz频率处插入一个零,因为这个零使增益增加20dB/decade。如果需要的增益小于20dB,那么可以增加插入零的频率位置从而减少10GHz频率处的增益。在另一示例中,如果使用者测量底板的频率响应,并观察在2.5GHz频率处的极点,可以对均衡电路106编程以便在2.5GHz频率处插入一个零,从而消除极点引起的衰减。
在一些实施例中,可以限制各级202从而使其在预定频率范围内插入零。在一些实施例中,可以可编程地控制频率范围,即,可以通过可配置器件来设定每一级的频率上限和下限。例如,级202可被限制在1与1.5GHz之间插入零(即,在1与1.5GHz之间插入一个零,充分控制在所需频率位置处例如在2GHz处的增益量)。允许各级202在任意频率处插入零是不现实的,尤其是对于那些比通常用来传输数据信号的频率更高的频率而言。
可配置器件可以对各级施加n位控制信号以选择该级的预定频率范围内的2^n个等间隔频率中的一个频率。例如,如果用一个3位控制信号选择1与1.5GHz之间的频率位置,则该控制信号可以从1与1.5GHz之间的8个等间隔频率中选择。在另一个示例中,4位控制信号允许该级从16个频率中选择。提供的控制位越多,在选择频率中允许的精密度越大,且因此对级202的增益的控制力也就越大。
在一些实施例中,可以保留某些控制信号值用于选择频率值以外的其它功能。例如,可以保留一个控制信号值用于指示不应该插入零的时间。在本例中,剩余的2^n-1个值可以保留用来选择插入零的频率。
在一些实施例中,如果均衡电路106包含多个级202,使各级202的频率范围交错从而在各频率范围之间有某些重叠是有益的。这样就允许在宽而连续的频率范围中插入零。例如,第一级可以被配置成在2与3.25GHz频率之间插入零,而第二级可以被配置成在2.75与4GHz频率之间插入零。
而且,零的频率位置的展开使得频率响应的斜率随着频率的增加而增加,这让均衡电路的频率响应能够更紧密地抵消传输介质的频率响应,其中传输介质的斜率随着频率的增加而更趋于负向。
在不同频率位置插入多个零也对于均衡电路106的频率响应斜率提供了更大的控制力。例如,如果均衡电路106有两个零,这两个零都在1GHz频率处,那么均衡电路106就在10GHz频率处贡献40dB增益。如果在10GHz频率处只需要35dB增益,那么可以只增加其中一个零的频率,而不是同时增加这两个零的频率,由此保持均衡电路106的带宽。
均衡电路106还可包含电容性负载。在一些实施例中,可以在均衡电路106的每级上提供电容性负载。每级202上电容性负载的量可以是可编程控制的。在一些实施例中,可以在均衡电路106的输出端提供电容性负载。均衡电路106上电容性负载的量可以是可编程地控制的。电容性负载的量决定均衡电路106的转移函数中一个或多个极点的频率位置,这决定频率响应开始下降的位置。
极点的频率位置可以帮助减小和/或消除串音。在一些实施例中,极点的频率位置可以被设定为数据信号的频率(例如1Gbps数据信号的1GHz频率)。这使得带有在数据信号的频率以上的频率的信号受到抑制(或至少不再增强)。在一些实施例中,极点的频率位置可被设定得足够的低,以防止高频信号被放大。串音减小/消除可以用在低频应用中,在低频应用中,高频噪声可以耦合到传输介质104(图1)上。
图3a是依照本发明图解由均衡电路106的其中一个级202提供的可编程增益泛函性的波德图。在一些实施例中,级202所提供的增益量是由n位控制信号控制的。如图3a所示,3位控制信号被用来改变均衡电路的频率响应。
在一些实施例中,控制信号决定是否级202要插入零,并且如果是的话,还决定在哪个频率处插入零。例如,在将[000]控制信号应用于级202时,级202不给其转移函数插入任何零。在本例中,如图3a所示,级202不用[000]控制信号产生任何增益。
除[000]之外的控制信号可以决定在哪个频率处插入零。在一些实施例中,级202可被配置成只在预定频率范围内插入零。例如在图3a中,插入零的频率位置的范围是从5MHz到50MHz。控制信号可以决定在该频率范围内插入零的位置。在一些实施例中,如果控制信号的二进制值低,即可朝着频率范围的低端插入零。在一些实施例中,如果控制信号的二进制值高,则可朝着频率范围的高端插入零。在本例中,控制信号可选择7个等间隔频率其中的一个频率插入零。
通常,如果在较低频率插入零,级202会产生较大增益。如图3a所示,[111]输入产生的增益比[101]输入大,与[101]曲线上的零插入点相比,[111]曲线上的零插入点位于较低频率处。
使用者在决定将哪个控制信号应用于级202时,可以考虑传输介质104(图1)在5GHz频率处引起的衰减量。例如,如果使用者已经测量了传输介质104的频率响应,并知道传输介质104会使3GHz数据信号衰减6dB,那么使用者可以选择[101]控制信号给该数据信号提供6dB增益。
图3b和3c是依照本发明图解均衡电路106的可编程斜率泛函性的波德图。
图3b说明,均衡电路106可以被可编程地控制,从而产生与曲线302、304、306、308和310类似的频率响应,其中每个曲线具有不同的斜率。各级202可以被可编程地控制,从而提供或不提供零。对于每个提供零的级202,均衡电路106的增益在加入零的频率处增加额外的20dB/decade。例如,在四级均衡电路中,可以实现0、20、40、60和80dB/decade的斜率,这取决于提供零的级的个数。
当没有对均衡电路中的任何一级编程以使其提供零时,即可取得曲线302这样的频率响应曲线。当对均衡电路中的一级编程以使其在1GHz频率处提供零时,则可取得像曲线304这样的频率响应曲线。同样,分别对均衡电路中的两级,三级或四级编程以使其在1
GHz频率处提供零时,可以取得曲线306、308、或310这样的频率响应曲线。
如图3b所示,斜率越大的频率响应曲线所能实现的增益越大。可编程地控制均衡电路106的频率响应斜率,便提供了对均衡电路的交流增益的额外控制。尤其是,对均衡电路106编程从而使其拥有大斜率(即多个零),即让均衡电路106能够补偿通过传输介质104(图1)进行高速数据传输所引起的衰减,这通常有多个极点并遭受大量衰减。
图3c图解说明可编程控制具有多级的均衡电路106的增益的一种方法。如图3b所示,均衡电路106中的级202可被可编程地控制以插入零。为了展示多个零对于频率响应斜率的影响,图3b中所示的所有零的频率位置都被设定到相同频率。如图3c所示,改变这些零的频率位置对于频率响应曲线的形状提供了更大控制力。
尤其是,如图3c所示,频率响应曲线320、322、324和326全部都是非常类似的。但是,各频率响应曲线的强度存在明显的差异。例如,曲线326的最大增益超过20dB,而曲线320的最大增益超过18dB。在另一示例中,曲线320在其频率响应中刚好在超过2GHz处有明显的弯曲。曲线之间的这些差异是由在不同频率位置插入的零造成的。
如果均衡电路提供多于一个零,任何给定频率处的增益都可以通过改变各个零的频率位置而得到微调。如果一个零的频率位置降低,那么总增益会增加。另一方面,该零的频率位置提高,那么总增益就降低。例如,如图3所示,曲线320和326都在第一频率处有第一个零。曲线320和326还有第二个零。但是因为曲线320所具有的增益比曲线326低,曲线320的第二个零位于比曲线326的第二个零更高的频率位置处。
允许在不同的频率位置处插入零,就使得在一个频率处控制频率响应的增益时以及在整体控制频率响应的形状时,能够有更大的精密度。
在不同的频率位置处插入零,还使均衡电路106能够更紧密地抵消传输介质104(图1)的衰减,其中传输介质104有多个极点在不同的频率位置展开。理论上说,如果在传输介质104中的极点的频率位置处插入零,均衡电路(图2)能够准确地补偿传输介质104所引起的所有频率上的衰减。
图3d是依照本发明示出均衡电路提供的串音过滤泛函性的说明性波德图。当来自一个信号路径的信号电磁耦合到附近信号路径时便会发生串音。
图3d示出了均衡电路106(图2)的两个说明性频率响应曲线340和342。曲线340与没有串音过滤的均衡电路相对应,而曲线342与有串音过滤的均衡电路相对应。这两个曲线给1GHz数据信号提供相同增益量。例如,如果1GHz数据信号是通过引起4dB衰减的传输介质传输的,则均衡电路106可以被配置成具有将数据信号恢复为其原来强度的任一频率响应。
尽管如此,如果均衡电路106被配置成具有与曲线340相对应的频率响应,从附近信号路径耦合的高频干扰会被放大。这在低频应用中尤其有害,因为在附近信号路径上传播的信号几乎一定会以更高的频率被传输,而且即使不是这样,不是带内的低频信号也不会被放大。另一方面,如果均衡电路106被配置成具有与曲线342相对应的频率响应,高频信号就会被显著衰减。这种方法称为串音过滤,其允许可编程地选择均衡电路的截止频率。在一些实施例中,在数据信号被传输的频率处选择截止频率。这使得均衡电路的频率响应能够在数据信号的传输频率处达到最大值。
可将串音过滤作为级202(图2)上的电容性负载来实施,或作为来自均衡电路106的输出端处的级202的单独电容性负载实施。电容性负载量可以是可编程地控制的,这决定截止频率的位置。一般而言,电容性负载越高,引起的截止频率越低。电容性负载可限于在预定频率范围内产生截止。
在一些实施例中,可以提供m位控制信号从而使均衡电路106(图2)能够从预定频率范围内的2^m个频率中进行选择。在一些实施例中,可以提供m位控制信号以便从2^m个电容性负载值中进行选择从而在均衡电路106的频率响应内产生下降。
图4是依照本发明具有均衡电路106的接收器108的方框图。如图4所示,均衡电路106是在接收器108上实施的,其中接收器108接收通过传输介质(例如图1所示传输介质104)传输的数据信号。接收器108可以包含耦合到均衡电路106的输入端的偏置电路402,耦合到均衡电路106的输出端的限幅器404,以及同样耦合到均衡电路106的输出端的缓冲器406。
偏置电路402可以包含电压源408,它给偏置均衡电路106提供直流电压。电压源408还可以给被传输的数据信号提供交流接地。偏置电路402还可以包含一对匹配电阻器410和412。匹配电阻器410和412可以经选择使得均衡电路106的阻抗与传输介质104(图1)的阻抗相匹配,数据通过上述传输介质104传输。例如,如果传输介质104是50Ω的传输线,那么匹配电阻器410和412的电阻应设定为50Ω。否则,通过传输介质104传输的数据信号会受到反射和功率损耗。在一些实施例中,可以可编程地控制匹配电阻器410和412的电阻以便提供阻抗匹配。
均衡电路106处理数据信号(即补偿衰减)之后,限幅器404可以处理均衡电路106的输出以生成全幅(full-scale)数字信号。限幅器404可以与数字时钟连接,使得限幅器404确定一个时钟周期内,均衡电路106的输出表示的是逻辑高电平还是逻辑低电平。因此,限幅器404本质上将来自均衡电路106输出的模拟信号转换成可以被接收器108中的数字电路使用的数字信号。例如,如果接收器108是一个可编程逻辑器件的一部分,限幅器404的输出即可被传送到该可编程逻辑器件以作进一步处理。
在一些实施例中,限幅器404可以包含时钟数据恢复(CDR)电路以恢复来自被传输数据信号的时钟和数据信息。CDR电路可以使用锁相环(PLL)以恢复带有正确数量的相的时钟信息。该时钟信息可随后被用来从数据信号采集数据。
接收器108还可包含缓冲器406。缓冲器406可被用来以均衡电路106的输出驱动其它电路。缓冲器406的输入电阻是无穷大,且因此而不至影响均衡电路106的输出电阻。缓冲器406的输出可以耦合到带有有限输入电阻的其它电路,从而使那些电阻与均衡电路106的输出电阻隔离。没有缓冲器404,均衡电路106的带宽便会受到其它电路输入端上的任何电容性负载的影响。这种电容性负载会影响到均衡电路106的频率响应中极点的位置。
在一些实施例中,缓冲器406可耦合到信号检测电路(未示出)。信号检测电路可以用来检测接收器108是否正在接收数据信号。当信号检测电路检测到正在接收输入信号时,它会产生输出信号。该输出信号可启动限幅器404处理被接收到的数据信号。
在一些实施例中,缓冲器406可以耦合到环回缓冲器(未示出)。该环回缓冲器可以将接收器108的输出转移到其它电路以进行处理。例如,环回缓冲器可以将接收器108的输出转移到发送驱动器,该发送驱动器可以将输出驱动到插头上以便借助示波器观察。在另一示例中,环回缓冲器可以将接收器108的输出转移到一个电路以检测被接收到的数据的有效性(例如比特误码率)。
在一些实施例中,缓冲器406的输出可以耦合到均衡电路106的输入以对均衡电路106提供负反馈(未示出),这使得均衡电路106能够给输出信号提供增益(例如,基于反馈系数)。
在一些实施例中,缓冲器106的输出可以耦合到偏移消除电路(未示出)。例如,当其中一个级202的输入不均衡时,会发生偏移。例如,如果其中一个级即使在差动输入为零时也产生输出,那么偏移就会出现。偏移可以逐级积累,因此,理想的是在所有各级的输出端都消除偏移。这可以通过校正均衡电路106的输出并将经过校正的信号反馈到均衡电路106的输入端来实现。
前述内容对于本发明的原理只是说明性的,本领域的技术人员可以做各种修改而不会脱离本发明的本质和范畴。

Claims (21)

1.用于可编程地给通过传输介质接收的数据信号提供均衡的均衡电路,该电路包含:
多个级,其中每级利用控制信号进行控制,其中所述控制信号确定所述级是否在所述均衡电路的转移函数中插入零,并且如果是的话,还确定插入零的频率位置,其中所述多个级中的第一级被配置为在不同于所述多个级中的第二级的频率范围内插入零,其中每一级的频率范围是可编程控制的,使得各频率范围重叠并且共同覆盖宽而连续的频率范围,以及
其中每个被插入零的频率位置是可编程控制的,以向所述数据信号提供增益以补偿所述传输介质所引起的衰减。
2.根据权利要求1所述的均衡电路,其中所述多个级各自进一步被配置成控制所述均衡电路的所述转移函数中的极点的频率位置。
3.根据权利要求2所述的均衡电路,其中所述极点的频率位置是经过选择的,以过滤所述数据信号中的高频噪声。
4.根据权利要求1所述的均衡电路,其中所述多个级各自进一步被配置成给所述数据信号提供所需直流增益量。
5.根据权利要求1所述的均衡电路,其中每个被插入零的频率位置是被控制的,以使增益的斜率与所述传输介质所引起的衰减的斜率相等并相反。
6.根据权利要求1所述的均衡电路,其中所述多个级中的各级是串连耦合的。
7.根据权利要求1所述的均衡电路,其中所述多个级中的各级是级联的。
8.用于接收由驱动器通过传输介质传输的数据信号的接收电路,该接收电路包含:
如权利要求1所限定的均衡电路。
9.根据权利要求8所述的接收电路,进一步包含:
偏置电路,其被配置成给所述数据信号提供直流偏置以及与所述传输介质匹配的阻抗。
10.根据权利要求8所述的接收电路,进一步包含:
缓冲器,其与所述均衡电路的输出端耦合,以使得与该缓冲器耦合的其它电路的阻抗与所述均衡电路的输出阻抗隔离。
11.根据权利要求10所述的接收电路,其中一个所述其它电路是信号检测电路。
12.根据权利要求10所述的接收电路,其中所述其它电路是偏移消除电路。
13.根据权利要求10所述的接收电路,其中每个被插入零的相应频率位置至少部分地是利用负反馈回路,由所述均衡电路的输出控制的。
14.根据权利要求8所述的接收电路,进一步包含:
限幅器,其与所述均衡电路的输出端耦合,以将所述数据信号转换成全幅数字信号。
15.一种给通过传输介质传输的数据信号提供均衡的方法,该方法包含:
确定多个级中的一个级是否在转移函数中插入一个或多个零,并且如果是的话,还确定插入零的频率位置,其中每个级使用控制信号进行控制;并且其中所述多个级中的第一级被配置为在不同于所述多个级中的第二级的频率范围内插入零,其中每一级的频率范围是可编程控制的,使得各频率范围重叠并且共同覆盖宽而连续的频率范围;
可编程地控制所述一个或多个被插入零的相应频率位置,以提供增益来补偿所述传输介质所引起的衰减;和
将所述数据信号应用于均衡器以产生均衡数据信号。
16.根据权利要求15所述的方法,进一步包含控制一个或多个极点的相应频率位置,以过滤掉来自所述数据信号的不需要的高频噪声。
17.根据权利要求15所述的方法,进一步包含给所述转移函数提供所需直流增益量。
18.根据权利要求15所述的方法,进一步包含处理所述均衡数据信号以产生全幅数字信号。
19.根据权利要求15所述的方法,其中对所述一个或多个被插入零的相应频率位置的控制是基于使用者输入进行的。
20.根据权利要求15所述的方法,其中各所述被插入零的相应频率位置是被控制的,以使得所述增益的斜率与所述传输介质所引起的衰减的斜率相等并相反。
21.根据权利要求15所述的方法,其中各所述被插入零的相应频率位置至少部分是利用负反馈回路控制的。
CN2006101018987A 2005-07-14 2006-07-14 可编程接收均衡电路及其方法 Expired - Fee Related CN1897474B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/182,658 2005-07-14
US11/182,658 US7697600B2 (en) 2005-07-14 2005-07-14 Programmable receiver equalization circuitry and methods

Publications (2)

Publication Number Publication Date
CN1897474A CN1897474A (zh) 2007-01-17
CN1897474B true CN1897474B (zh) 2012-07-18

Family

ID=37198748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101018987A Expired - Fee Related CN1897474B (zh) 2005-07-14 2006-07-14 可编程接收均衡电路及其方法

Country Status (4)

Country Link
US (1) US7697600B2 (zh)
EP (2) EP1744510B1 (zh)
JP (2) JP4989931B2 (zh)
CN (1) CN1897474B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447950A1 (en) * 2003-02-14 2004-08-18 Vrije Universiteit Brussel Low voltage adaptive equalizer
US7760799B2 (en) * 2005-09-28 2010-07-20 Altera Corporation Programmable digital equalization control circuitry and methods
CN101542995B (zh) * 2006-11-23 2015-04-22 Nxp股份有限公司 Rfid通信系统以及交换数据的方法
US7782088B1 (en) 2007-02-15 2010-08-24 Altera Corporation Sharing adaptive dispersion compensation engine among programmable logic device serial interface channels
US8208528B1 (en) 2007-12-13 2012-06-26 Altera Corporation Programmable adaptation convergence detection
US8989214B2 (en) 2007-12-17 2015-03-24 Altera Corporation High-speed serial data signal receiver circuitry
US8175143B1 (en) 2008-02-26 2012-05-08 Altera Corporation Adaptive equalization using data level detection
US8558955B2 (en) * 2008-11-03 2013-10-15 Intersil Americas Inc. Cable equalization locking
JP5664295B2 (ja) * 2011-02-03 2015-02-04 富士通株式会社 通信装置および通信装置設定方法
US8937990B2 (en) * 2012-08-31 2015-01-20 Fujitsu Limited Low-frequency equalizer circuit for a high-speed broadband signal
US9608728B1 (en) 2014-01-24 2017-03-28 Altera Corporation Integrated circuit device with field programmable optical array
JP6246326B2 (ja) * 2014-03-20 2017-12-13 三菱電機株式会社 処理回路及び信号補正方法
US9350529B1 (en) * 2015-03-23 2016-05-24 Realtek Semiconductor Corp. Method and apparatus for detecting logical signal
TWI599172B (zh) * 2015-03-09 2017-09-11 瑞昱半導體股份有限公司 用於偵測邏輯訊號之方法與裝置
KR102409823B1 (ko) * 2017-08-17 2022-06-17 삼성디스플레이 주식회사 표시 패널 구동 회로 및 이를 구비한 표시 장치
CN109831398B (zh) * 2018-12-29 2021-11-26 晶晨半导体(上海)股份有限公司 一种串行数据接收器的多级均衡器增益的自动调整方法
US11438064B2 (en) * 2020-01-10 2022-09-06 Macom Technology Solutions Holdings, Inc. Optimal equalization partitioning
US11575437B2 (en) * 2020-01-10 2023-02-07 Macom Technology Solutions Holdings, Inc. Optimal equalization partitioning
US11206161B1 (en) 2020-09-16 2021-12-21 Nxp B.V. Adaptive equilizer and gain controller
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links
CN114338310A (zh) * 2021-12-29 2022-04-12 苏州芯格微电子有限公司 用于数字显示接口的可编程高频高增益均衡器及增益方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257286A (en) * 1990-11-13 1993-10-26 Level One Communications, Inc. High frequency receive equalizer
CN1138795A (zh) * 1995-06-07 1996-12-25 迪维安公司 信号处理装置及方法
US6424480B1 (en) * 1999-09-28 2002-07-23 Koninklijke Philips Electronics N.V. Magnetic medium storage apparatus with read channel having a programmable write-to-read suppression

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3568100A (en) * 1967-12-26 1971-03-02 Bell Telephone Labor Inc Automatic equalizer for digital transmission systems
JPS593898B2 (ja) * 1978-02-28 1984-01-26 富士通株式会社 通信方式
US4430744A (en) * 1981-12-18 1984-02-07 Gte Automatic Electric Incorporated Adaptive IF equalizer for digital transmission
JPS6162241A (ja) * 1984-09-04 1986-03-31 Nec Corp スイツチトキヤパシタ自動線路等化器
JPS62274936A (ja) * 1986-05-23 1987-11-28 Meidensha Electric Mfg Co Ltd 伝送信号の波形再生回路
US4887278A (en) * 1986-07-29 1989-12-12 Integrated Network Corporation Equalizer for digital transmission systems
JPH0683111B2 (ja) * 1987-12-24 1994-10-19 富士通株式会社 ▲√f▼自動利得制御増幅器
JP2830087B2 (ja) * 1989-06-30 1998-12-02 ソニー株式会社 周波数特性補正回路
JP3217079B2 (ja) * 1991-02-14 2001-10-09 株式会社日立製作所 半導体集積回路
US5642079A (en) * 1995-09-29 1997-06-24 Dallas Semiconductor Corporation Amplifier with pole/zero compensation
JP3576702B2 (ja) * 1996-06-12 2004-10-13 富士通株式会社 可変ハイパスフィルタ
US6303922B1 (en) * 1997-07-21 2001-10-16 Ortel Corporation Range-switching optical receiver with high sensitivity and wide dynamic range
KR19990084784A (ko) * 1998-05-11 1999-12-06 윤종용 피.지.에이, 협대역 잡음제거 장치 및 이들을 구비한 초고속 디지털 가입자 회선 수신기
US6249544B1 (en) * 1998-11-13 2001-06-19 Broadcom Corporation System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system
US20040138876A1 (en) * 2003-01-10 2004-07-15 Nokia Corporation Method and apparatus for artificial bandwidth expansion in speech processing
US7164711B2 (en) 2003-01-22 2007-01-16 Agere Systems Inc. Programmable receive-side channel equalizer
US6870404B1 (en) 2003-08-28 2005-03-22 Altera Corporation Programmable differential capacitors for equalization circuits
WO2005029797A1 (en) * 2003-09-23 2005-03-31 Koninklijke Philips Electronics N.V. Adaptive filter
US7239849B2 (en) 2003-11-04 2007-07-03 Altera Corporation Adaptive communication methods and apparatus
US7272178B2 (en) * 2003-12-08 2007-09-18 Freescale Semiconductor, Inc. Method and apparatus for controlling the bandwidth frequency of an analog filter
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
JP2005223877A (ja) * 2004-01-05 2005-08-18 Renesas Technology Corp 高周波電力増幅回路
US6894632B1 (en) * 2004-01-14 2005-05-17 Northrop Grumman Corporation Programmable analog-to-digital converter
EP1615351A1 (en) * 2004-07-09 2006-01-11 Vrije Universiteit Brussel Multistage equalizer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257286A (en) * 1990-11-13 1993-10-26 Level One Communications, Inc. High frequency receive equalizer
CN1138795A (zh) * 1995-06-07 1996-12-25 迪维安公司 信号处理装置及方法
US6424480B1 (en) * 1999-09-28 2002-07-23 Koninklijke Philips Electronics N.V. Magnetic medium storage apparatus with read channel having a programmable write-to-read suppression

Also Published As

Publication number Publication date
EP2658197B1 (en) 2018-09-19
JP5529904B2 (ja) 2014-06-25
JP4989931B2 (ja) 2012-08-01
EP2658197A2 (en) 2013-10-30
EP2658197A3 (en) 2014-04-02
US20070014344A1 (en) 2007-01-18
JP2007028625A (ja) 2007-02-01
EP1744510A2 (en) 2007-01-17
EP1744510A3 (en) 2009-09-09
JP2012130047A (ja) 2012-07-05
CN1897474A (zh) 2007-01-17
US7697600B2 (en) 2010-04-13
EP1744510B1 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
CN1897474B (zh) 可编程接收均衡电路及其方法
US9705708B1 (en) Integrated circuit with continuously adaptive equalization circuitry
US8937975B1 (en) Apparatus and method for providing pre-emphasis to a signal
US3781722A (en) Digitally variable delay time system
US7702011B2 (en) High-speed serial data receiver architecture
US7839212B2 (en) Method and apparatus for a high bandwidth amplifier with wide band peaking
US5708703A (en) Wide range equalizer with line length detection
US6937054B2 (en) Programmable peaking receiver and method
CA2201834A1 (en) Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer
JP5211176B2 (ja) 伝送システムおよび試験装置
CN115550116B (zh) 一种发送端及接收端的前馈均衡器抽头系数联合优化系统
EP0030037B1 (en) Amplitude equalizer, particularly for use in a signal transmission system
US20080253439A1 (en) De-emphasizing cable equalizer
US7164711B2 (en) Programmable receive-side channel equalizer
US20080069267A1 (en) System and method for transmit timing precompensation for a serial transmission communication channel
US20140362900A1 (en) Closed-loop high-speed channel equalizer adaptation
US7313197B2 (en) Data transceiver and method for transceiving data performing equalization and pre-emphasis adaptive to transmission characteristics of receiving part
US20080212718A1 (en) Multi-Rate Tracking Circuit
Liao et al. A 40Gb/s CMOS serial-link receiver with adaptive equalization and CDR
CN220234636U (zh) 一种具有斜率选择功能的幅度均衡器
EP2127330A1 (en) Multi-stage differential warping amplifier and method
US4837780A (en) Transmit line buildout circuits
US6601007B1 (en) Method and system to increase the performance of high-speed backplanes
JPH09153845A (ja) 等化器
US11695480B2 (en) High-speed optical transceiver integrated chip drive circuit with phase delay compensation function

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20210714

CF01 Termination of patent right due to non-payment of annual fee