JP5529904B2 - プログラム可能な、レシーバの等化回路および方法 - Google Patents
プログラム可能な、レシーバの等化回路および方法 Download PDFInfo
- Publication number
- JP5529904B2 JP5529904B2 JP2012022868A JP2012022868A JP5529904B2 JP 5529904 B2 JP5529904 B2 JP 5529904B2 JP 2012022868 A JP2012022868 A JP 2012022868A JP 2012022868 A JP2012022868 A JP 2012022868A JP 5529904 B2 JP5529904 B2 JP 5529904B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- stage
- equalization circuit
- zero
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 64
- 238000012546 transfer Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 description 47
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 7
- 238000001914 filtration Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
(項目1)
伝送媒体を介して受信されるデータ信号へ等化をプログラム可能なように提供する等化回路であって、該等化回路は、
1つ以上のステージを備え、各ステージが、
該等化回路の伝達関数にゼロを挿入するように、および
挿入されたゼロの周波数位置を制御するように構成され、
挿入されたゼロの各々の該周波数位置が、該データ信号に十分なゲインを適用するように制御され、それによって、該伝送媒体によって起こる減衰に対して補償する、等化回路。
(項目2)
上記1つ以上のステージの各々が、さらに、上記等化回路の該伝達関数における極の周波数位置を制御するように構成される、項目1に記載の等化回路。
(項目3)
上記極の上記周波数位置が、上記データ信号における高周波ノイズをフィルタするように選択される、項目2に記載の等化回路。
(項目4)
上記1つ以上のステージの各々が、さらに、上記データ信号に、所望される量のDCゲインを提供するように構成される、項目1に記載の等化回路。
(項目5)
挿入されたゼロの各々の上記周波数位置が制御され、それによって、上記ゲインの傾きが、上記伝送媒体によって起こる上記減衰の傾きの大きさと同一になり、該減衰の傾きの符号と反対になる、項目1に記載の等化回路。
(項目6)
上記1つ以上のステージのステージが直列に結合される、項目1に記載の等化回路。
(項目7)
上記1つ以上のステージのステージがカスケード化される、項目1に記載の等化回路。(項目8)
伝送媒体を介してドライバによって送信されるデータ信号を受信するレシーバ回路であって、該レシーバ回路は、
項目1に記載の等化回路を備える、レシーバ回路。
(項目9)
上記データ信号へのDCバイアシングと上記伝送媒体とマッチイングするインピーダンスとを提供するように構成されるバイアス回路をさらに備える、項目8に記載のレシーバ回路。
(項目10)
上記等化回路の出力部に結合されるバッファをさらに備え、それによって、該バッファに結合される他の回路の上記インピーダンスを、該等化回路の出力インピーダンスから分離する、項目8に記載のレシーバ回路。
(項目11)
上記他の回路のうちの1つが信号検出回路である、項目10に記載のレシーバ回路。
(項目12)
上記他の回路のうちの1つがオフセット消去回路である、項目10に記載のレシーバ回路。
(項目13)
挿入されたゼロの各々のそれぞれの周波数位置は、ネガティブフィードバックループを用いて、上記等化回路の上記出力部によって少なくとも部分的に制御される、項目10に記載のレシーバ回路。
(項目14)
上記データ信号をフルスケールデジタル信号へ変換するために、上記等化回路の上記出力部に結合されるスライサをさらに備える、項目8に記載のレシーバ回路。
(項目15)
伝送媒体を介して送信されるデータ信号へ等化を提供する方法であって、該方法は、
伝達関数に1つ以上のゼロを挿入することと、
該伝送媒体によって起こる減衰に対して補償するのに十分なゲインを提供するために、該1つ以上の挿入されたゼロのそれぞれの周波数位置を制御することと、
等化データ信号を生成するために、該伝達関数に該データ信号を適用することと
を包含する、方法。
(項目16)
上記データ信号に結合される望まれない高周波ノイズをフィルタするために、1つ以上の極の上記それぞれの周波数位置を制御することをさらに包含する、項目15に記載の方法。
(項目17)
ゼロが挿入され得る周波数範囲を規定することをさらに包含する、項目15に記載の方法。
(項目18)
ゼロが挿入され得る該周波数範囲を規定することをさらに包含し、該周波数範囲は、オーバーラップし、広域および連続的な周波数範囲を共にカバーする、項目15に記載の方法。
(項目19)
上記伝達関数に所望される量のDCゲインを提供することをさらに包含する、項目15に記載の方法。
(項目20)
フルスケールデジタル信号を生成するために、上記等化されたデータ信号を処理することをさらに包含する、項目15に記載の方法。
(項目21)
上記1つ以上の挿入されたゼロの上記それぞれの周波数位置を制御することが、ユーザの入力に基づく、項目15に記載の方法。
(項目22)
上記挿入されたゼロの上記それぞれの周波数位置が制御され、それによって、上記ゲインの傾きが、上記伝送媒体によって起こる上記減衰の傾きの大きさと同一になり、該減衰の傾きの符号と反対になる、項目15に記載の方法。
(項目23)
上記挿入されたゼロの上記それぞれの周波数位置は、ネガティブフィードバックループを用いて、少なくとも部分的に制御される、項目15に記載の方法。
伝送媒体を介して送信されるデータ信号は、その伝送媒体によって起こる減衰をこうむる。等化回路は、伝送媒体によって起こる減衰に対して補償するために提供される。等化回路は、直列に配列される複数のステージを含み、それによって、ステージの周波数応答を共に統合することを可能にする。各ステージは、ゼロを挿入するようにプログラム可能であり得、それによって、ステージの周波数応答の大きさは、20dB/decade大きくなる。ゼロの周波数位置はまた、プログラム可能であり得、それによって、各ステージが、特定の周波数に対する特定の量のゲインを与えることを可能にする。各ステージは、高周波ノイズの低減およびクロストーク消去に対する極の位置を決定するようにプログラム可能でもあり得る。
本発明のさらなる特徴、その性質、および様々な利点は、添付の図面、および後述される好ましい実施形態の記載からより明確になるであろう。
上述のものは、本発明の原理を単に例示しているだけであり、様々な修正は、本発明の範囲および精神から逸脱せずに、当業者によって行われ得る。
high pass filter)の周波数応答と似得る。例えば、等化回路106のステージの周波数応答の大きさは、DCゲインレベルにおいて最初は一定である。第1の「カットオフ」周波数(ここにおいて、ゼロが位置する)において、周波数応答の大きさは、20dB/decadeの速さにおいて増加し始める。等化サーキット106の各ステージ202が、1つのゼロのみを有するように論議されるが、各ステージ202が1つよりも多いゼロを有するように実施され得ることは、当業者によって留意されるべきである。
104 伝送媒体
106 等化回路
108 レシーバ回路
202 ステージ
404 スライサ
406 バッファ
Claims (12)
- 伝送媒体を介してドライバによって送信されるデータ信号を受信するレシーバ回路であって、該レシーバ回路は、伝達関数を実装するように構成されており、該レシーバ回路は、複数の異なる周波数範囲を有する複数のステージを備え、各ステージは、
周波数制御信号を受信することと、
該周波数制御信号に基づいて、それぞれのステージの該周波数範囲内の所与の周波数位置にゼロまたは極を挿入するかどうかを決定することであって、該所与の周波数位置は、該周波数制御信号に基づいて、該それぞれのステージの該周波数範囲内の複数の周波数位置から選択される、ことと、
該伝達関数において、該周波数制御信号および該決定に基づいて、それぞれのステージの該周波数範囲内の該所与の周波数位置にゼロまたは極を挿入することと
を行うように構成されている、レシーバ回路。 - 前記複数のステージのうちの少なくとも1つは、所望される量のDCゲインを前記データ信号に提供するようにさらに構成されている、請求項1に記載のレシーバ回路。
- 前記挿入されたゼロまたは極の前記所与の周波数位置は、前記ゲインの傾きが、前記伝送媒体によって引き起こされる減衰の傾きに等しく、かつ、該減衰の傾きに反対であるように選択される、請求項1または2に記載のレシーバ回路。
- 前記複数のステージのうちの少なくとも1つは、該複数のステージのうちの別の1つに直列に結合されている、請求項1〜3のうちのいずれか1つに記載のレシーバ回路。
- 前記複数のステージのうちの少なくとも1つは、該複数のステージのうちの別の1つとカスケード化されている、請求項1〜3のうちのいずれか1つに記載のレシーバ回路。
- 前記データ信号へのDCバイアシングおよび前記伝送媒体とマッチングするインピーダンスを提供するように構成されているバイアス回路をさらに備える、請求項1〜5のうちのいずれか1つに記載のレシーバ回路。
- 伝送媒体を介してドライバによって送信されるデータ信号をレシーバ回路を用いて受信する方法であって、該レシーバ回路は、伝達関数を実装するように構成されており、該方法は、
複数の異なる周波数範囲を有する複数のステージのうちのそれぞれの1つを用いて周波数制御信号を受信することと、
該周波数制御信号に基づいて、それぞれのステージの該周波数範囲の所与の周波数位置にゼロまたは極を挿入するかどうかを決定することであって、該所与の周波数位置は、該周波数制御信号に基づいて、該それぞれのステージの該周波数範囲内の複数の周波数位置から選択される、ことと、
該伝達関数において、該周波数位置制御信号および該決定に基づいて、それぞれのステージの該周波数範囲内の該所与の周波数にゼロまたは極を挿入することと
を含む、方法。 - 所望される量のDCゲインを前記データ信号に提供することをさらに含む、請求項7に記載の方法。
- 前記挿入されたゼロまたは極の前記所与の周波数位置は、前記ゲインの傾きが、前記伝送媒体によって引き起こされる減衰の傾きに等しく、かつ、該減衰の傾きに反対であるように選択される、請求項7または8に記載の方法。
- 前記複数のステージのうちの少なくとも1つは、別のステージに直列に結合されている、請求項7〜9のうちのいずれか1つに記載の方法。
- 少なくとも1つのステージは、別のステージとカスケード化されている、請求項7〜9のうちのいずれか1つに記載の方法。
- 前記データ信号へのDCバイアシングおよび前記伝送媒体とマッチングするインピーダンスを適用することをさらに含む、請求項7〜11のうちのいずれか1つに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/182,658 | 2005-07-14 | ||
US11/182,658 US7697600B2 (en) | 2005-07-14 | 2005-07-14 | Programmable receiver equalization circuitry and methods |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193262A Division JP4989931B2 (ja) | 2005-07-14 | 2006-07-13 | プログラム可能な、レシーバの等化回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012130047A JP2012130047A (ja) | 2012-07-05 |
JP5529904B2 true JP5529904B2 (ja) | 2014-06-25 |
Family
ID=37198748
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193262A Expired - Fee Related JP4989931B2 (ja) | 2005-07-14 | 2006-07-13 | プログラム可能な、レシーバの等化回路および方法 |
JP2012022868A Expired - Fee Related JP5529904B2 (ja) | 2005-07-14 | 2012-02-06 | プログラム可能な、レシーバの等化回路および方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193262A Expired - Fee Related JP4989931B2 (ja) | 2005-07-14 | 2006-07-13 | プログラム可能な、レシーバの等化回路および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7697600B2 (ja) |
EP (2) | EP1744510B1 (ja) |
JP (2) | JP4989931B2 (ja) |
CN (1) | CN1897474B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1447950A1 (en) * | 2003-02-14 | 2004-08-18 | Vrije Universiteit Brussel | Low voltage adaptive equalizer |
US7760799B2 (en) * | 2005-09-28 | 2010-07-20 | Altera Corporation | Programmable digital equalization control circuitry and methods |
CN101542995B (zh) * | 2006-11-23 | 2015-04-22 | Nxp股份有限公司 | Rfid通信系统以及交换数据的方法 |
US7782088B1 (en) | 2007-02-15 | 2010-08-24 | Altera Corporation | Sharing adaptive dispersion compensation engine among programmable logic device serial interface channels |
US8208528B1 (en) | 2007-12-13 | 2012-06-26 | Altera Corporation | Programmable adaptation convergence detection |
US8989214B2 (en) | 2007-12-17 | 2015-03-24 | Altera Corporation | High-speed serial data signal receiver circuitry |
US8175143B1 (en) | 2008-02-26 | 2012-05-08 | Altera Corporation | Adaptive equalization using data level detection |
US8558955B2 (en) * | 2008-11-03 | 2013-10-15 | Intersil Americas Inc. | Cable equalization locking |
JP5664295B2 (ja) * | 2011-02-03 | 2015-02-04 | 富士通株式会社 | 通信装置および通信装置設定方法 |
US8937990B2 (en) * | 2012-08-31 | 2015-01-20 | Fujitsu Limited | Low-frequency equalizer circuit for a high-speed broadband signal |
US9608728B1 (en) | 2014-01-24 | 2017-03-28 | Altera Corporation | Integrated circuit device with field programmable optical array |
JP6246326B2 (ja) * | 2014-03-20 | 2017-12-13 | 三菱電機株式会社 | 処理回路及び信号補正方法 |
US9350529B1 (en) * | 2015-03-23 | 2016-05-24 | Realtek Semiconductor Corp. | Method and apparatus for detecting logical signal |
TWI599172B (zh) * | 2015-03-09 | 2017-09-11 | 瑞昱半導體股份有限公司 | 用於偵測邏輯訊號之方法與裝置 |
KR102409823B1 (ko) * | 2017-08-17 | 2022-06-17 | 삼성디스플레이 주식회사 | 표시 패널 구동 회로 및 이를 구비한 표시 장치 |
CN109831398B (zh) * | 2018-12-29 | 2021-11-26 | 晶晨半导体(上海)股份有限公司 | 一种串行数据接收器的多级均衡器增益的自动调整方法 |
US11438064B2 (en) * | 2020-01-10 | 2022-09-06 | Macom Technology Solutions Holdings, Inc. | Optimal equalization partitioning |
US11575437B2 (en) * | 2020-01-10 | 2023-02-07 | Macom Technology Solutions Holdings, Inc. | Optimal equalization partitioning |
US11206161B1 (en) | 2020-09-16 | 2021-12-21 | Nxp B.V. | Adaptive equilizer and gain controller |
US11177986B1 (en) * | 2020-11-24 | 2021-11-16 | Texas Instruments Incorporated | Lane adaptation in high-speed serial links |
CN114338310A (zh) * | 2021-12-29 | 2022-04-12 | 苏州芯格微电子有限公司 | 用于数字显示接口的可编程高频高增益均衡器及增益方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3568100A (en) * | 1967-12-26 | 1971-03-02 | Bell Telephone Labor Inc | Automatic equalizer for digital transmission systems |
JPS593898B2 (ja) * | 1978-02-28 | 1984-01-26 | 富士通株式会社 | 通信方式 |
US4430744A (en) * | 1981-12-18 | 1984-02-07 | Gte Automatic Electric Incorporated | Adaptive IF equalizer for digital transmission |
JPS6162241A (ja) * | 1984-09-04 | 1986-03-31 | Nec Corp | スイツチトキヤパシタ自動線路等化器 |
JPS62274936A (ja) * | 1986-05-23 | 1987-11-28 | Meidensha Electric Mfg Co Ltd | 伝送信号の波形再生回路 |
US4887278A (en) * | 1986-07-29 | 1989-12-12 | Integrated Network Corporation | Equalizer for digital transmission systems |
JPH0683111B2 (ja) * | 1987-12-24 | 1994-10-19 | 富士通株式会社 | ▲√f▼自動利得制御増幅器 |
JP2830087B2 (ja) * | 1989-06-30 | 1998-12-02 | ソニー株式会社 | 周波数特性補正回路 |
US5257286A (en) | 1990-11-13 | 1993-10-26 | Level One Communications, Inc. | High frequency receive equalizer |
JP3217079B2 (ja) * | 1991-02-14 | 2001-10-09 | 株式会社日立製作所 | 半導体集積回路 |
US5635864A (en) * | 1995-06-07 | 1997-06-03 | Discovision Associates | Comparator circuit |
US5642079A (en) * | 1995-09-29 | 1997-06-24 | Dallas Semiconductor Corporation | Amplifier with pole/zero compensation |
JP3576702B2 (ja) * | 1996-06-12 | 2004-10-13 | 富士通株式会社 | 可変ハイパスフィルタ |
US6303922B1 (en) * | 1997-07-21 | 2001-10-16 | Ortel Corporation | Range-switching optical receiver with high sensitivity and wide dynamic range |
KR19990084784A (ko) * | 1998-05-11 | 1999-12-06 | 윤종용 | 피.지.에이, 협대역 잡음제거 장치 및 이들을 구비한 초고속 디지털 가입자 회선 수신기 |
US6249544B1 (en) * | 1998-11-13 | 2001-06-19 | Broadcom Corporation | System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system |
US6424480B1 (en) * | 1999-09-28 | 2002-07-23 | Koninklijke Philips Electronics N.V. | Magnetic medium storage apparatus with read channel having a programmable write-to-read suppression |
US20040138876A1 (en) * | 2003-01-10 | 2004-07-15 | Nokia Corporation | Method and apparatus for artificial bandwidth expansion in speech processing |
US7164711B2 (en) | 2003-01-22 | 2007-01-16 | Agere Systems Inc. | Programmable receive-side channel equalizer |
US6870404B1 (en) | 2003-08-28 | 2005-03-22 | Altera Corporation | Programmable differential capacitors for equalization circuits |
WO2005029797A1 (en) * | 2003-09-23 | 2005-03-31 | Koninklijke Philips Electronics N.V. | Adaptive filter |
US7239849B2 (en) | 2003-11-04 | 2007-07-03 | Altera Corporation | Adaptive communication methods and apparatus |
US7272178B2 (en) * | 2003-12-08 | 2007-09-18 | Freescale Semiconductor, Inc. | Method and apparatus for controlling the bandwidth frequency of an analog filter |
US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
JP2005223877A (ja) * | 2004-01-05 | 2005-08-18 | Renesas Technology Corp | 高周波電力増幅回路 |
US6894632B1 (en) * | 2004-01-14 | 2005-05-17 | Northrop Grumman Corporation | Programmable analog-to-digital converter |
EP1615351A1 (en) * | 2004-07-09 | 2006-01-11 | Vrije Universiteit Brussel | Multistage equalizer |
-
2005
- 2005-07-14 US US11/182,658 patent/US7697600B2/en not_active Expired - Fee Related
-
2006
- 2006-07-10 EP EP06014235.3A patent/EP1744510B1/en active Active
- 2006-07-10 EP EP13175861.7A patent/EP2658197B1/en active Active
- 2006-07-13 JP JP2006193262A patent/JP4989931B2/ja not_active Expired - Fee Related
- 2006-07-14 CN CN2006101018987A patent/CN1897474B/zh not_active Expired - Fee Related
-
2012
- 2012-02-06 JP JP2012022868A patent/JP5529904B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2658197B1 (en) | 2018-09-19 |
CN1897474B (zh) | 2012-07-18 |
JP4989931B2 (ja) | 2012-08-01 |
EP2658197A2 (en) | 2013-10-30 |
EP2658197A3 (en) | 2014-04-02 |
US20070014344A1 (en) | 2007-01-18 |
JP2007028625A (ja) | 2007-02-01 |
EP1744510A2 (en) | 2007-01-17 |
EP1744510A3 (en) | 2009-09-09 |
JP2012130047A (ja) | 2012-07-05 |
CN1897474A (zh) | 2007-01-17 |
US7697600B2 (en) | 2010-04-13 |
EP1744510B1 (en) | 2018-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529904B2 (ja) | プログラム可能な、レシーバの等化回路および方法 | |
US9705708B1 (en) | Integrated circuit with continuously adaptive equalization circuitry | |
US7702011B2 (en) | High-speed serial data receiver architecture | |
US6794900B2 (en) | Method and circuit for pre-emphasis equalization in high speed data communications | |
US6937054B2 (en) | Programmable peaking receiver and method | |
EP1806850B1 (en) | Signal adjustment receiver circuitry | |
US20100046601A1 (en) | High speed receive equalizer architecture | |
US9172566B1 (en) | Methods and apparatus for multiple-stage CTLE adaptation | |
JP2007028625A5 (ja) | ||
US10764092B2 (en) | Input termination circuits for high speed receivers | |
WO2012114672A1 (ja) | 信号伝送装置 | |
US9917707B2 (en) | Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation | |
US9602318B2 (en) | Closed-loop high-speed channel equalizer adaptation | |
US20040193669A1 (en) | Low-power, high-frequency finite impulse finite response (FIR) filter and method of use | |
US20040141552A1 (en) | Programmable receive-side channel equalizer | |
EP2733897A2 (en) | Apparatus and methods for adaptive receiver delay equalization | |
US20120014460A1 (en) | Compensation for Transmission Line Length Variation in a Serdes System | |
US7804892B1 (en) | Circuitry for providing programmable decision feedback equalization | |
EP2127330A1 (en) | Multi-stage differential warping amplifier and method | |
US20040131128A1 (en) | Impedance controlled transmitter with adaptive compensation for chip-to-chip communication | |
CN101478323A (zh) | 用于提高sfp限幅放大信号中的抖动容限的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5529904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |