CN1892242A - 非接触测试和诊断不探查节点上的开路连接的方法和装置 - Google Patents

非接触测试和诊断不探查节点上的开路连接的方法和装置 Download PDF

Info

Publication number
CN1892242A
CN1892242A CNA2006100767589A CN200610076758A CN1892242A CN 1892242 A CN1892242 A CN 1892242A CN A2006100767589 A CNA2006100767589 A CN A2006100767589A CN 200610076758 A CN200610076758 A CN 200610076758A CN 1892242 A CN1892242 A CN 1892242A
Authority
CN
China
Prior art keywords
capacitive sensing
tested
open circuit
probed nodes
sensing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100767589A
Other languages
English (en)
Inventor
肯尼思·P·帕克
迈伦·J·斯楚内德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1892242A publication Critical patent/CN1892242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods

Abstract

本发明提出了一种方法和装置，用于利用电容引线框架技术来检测电气设备的被测不探查节点上的开路缺陷。根据本发明的方法，利用已知的源信号来激励与被测不探查节点相邻的被探查节点。容性感测探针的传感器被容性耦合到至少电气设备的被测不探查节点和被探查节点，而耦合到容性感测探针的测量设备测量在探针的传感器和至少电气设备的不被探查节点和被探查节点之间的容性耦合信号。基于该容性感测信号的值、已知的预期的“无缺陷”容性感测信号测量结果、和/或已知的预期的“开路”容性感测信号测量结果，来判断电气设备的被测不探查节点上是否存在开路缺陷。

Description

非接触测试和诊断不探查节点上的开路连接的方法和装置
技术领域
本发明一般地涉及集成电路测试，更具体而言，涉及用于非接触测试和诊断不可达(inaccessible)的开路集成电路连接的方法和装置。
背景技术
集成电路部件普遍存在于现代电气设备中，并且很大一部分工业部门都致力于这种设备的设计和制造。由于电气设备被逐步改进并变得越来越复杂，因此消费者很希望提高这些产品的质量水平。因此，制造商不断寻求新的更先进的测试技术，以用于在制成之后并在出货之前对集成电路、印刷电路板和集成电路部件之类的设备进行测试。虽然测试需要检查产品的很多方面，例如功能性测试和预烧(burn-in)测试，但是在制成后的一种最重要的测试是基本的连续性测试，即用于确保应该连接在设备的组件之间(例如集成电路引脚到印刷电路板、集成电路引线到引脚、印刷电路板节点之间的迹线连接等等)的所有连接都完整无损的测试。
在连续性测试期间经常漏掉的一个常见缺陷是“开路”缺陷。在开路缺陷中，电路中应该存在电连续性的两个点之间失去电连接。开路缺陷通常由制造过程中的问题导致，例如由于没有均匀施加焊膏而导致焊料缺失、在浸湿过程中不小心带入小颗粒等等。因此，在集成电路部件的连续性测试期间，诸如开路焊点之类的连接缺陷被诊断。
对开路缺陷的检测通常是利用公知的电容引线框架感应技术来执行的。例如，Crook等人的美国专利5,557,209、Kerschner等人的美国专利5,498,964、Kerschner的美国专利5,420,500、Crook等人的美国专利5,254,953和Cilingiroglu的美国专利5，124,660描述了用于检测集成电路信号引脚和贴装基板(通常是印刷电路板)之间的开路的技术，这里通过参考并入了所有这些专利所教导的内容。在其他相关技术中，2004年4月28日由Parker等人递交的题为“Methods And Apparatus For Non-ContactTesting And Diagnosing Open Connections”的美国专利申请(序列号未知)提供了一种通过利用存在于连接头引脚之间的固有的可用耦合电容器来测试连接头和插座之间的开路功率和接地连接的方法，该申请已被转让给本申请的受让人。当耦合在接地引脚附近的信号引脚被测试时，在该接地引脚处的开路将导致信号引脚的测量值上升。
为了更好地理解本发明，现在简单介绍一下电容引线框架测试技术。转到附图，图1A示出了传统设置，而图1B示出了对集成电路上的开路信号引脚执行的电容引线框架测试的等效电路模型。
如图所示，集成电路(IC)管芯(die)18被封装在IC封装12中。封装12包括支撑多个引脚10a、10b的引线框14。IC管芯18的焊盘经由接合线16a、16b连接到引线框14处的封装引脚10a、10b。假设引脚10a、10b例如通过焊点被传导性地附接到印刷电路板(PCB)6的焊盘8a、8b。图1A所示的测试设置确定封装引脚是否在焊点处被正确地连接到印刷电路板。该测试设置包括交流源(AC)2，该交流源2通过测试探针4a向连接到PCB 6上的焊盘8a的节点提供AC信号，其中被测引脚10a应该电连接到焊盘8a。在典型的测试环境中，AC信号在2伏时通常为10千赫兹(10kHz)。由传导性感应板22和放大缓冲器24构成的容性感测探针20被置于集成电路封装12上方。容性感测探针20被连接到电流测量设备26，例如电表。集成电路12的另一引脚10b经由接地的探针4b连接到电路的地。
当执行测试时，施加到焊盘8a的AC信号出现在集成电路封装12的引脚10a上。通过电容耦合，具体而言通过形成在引线框14和感应板22之间的电容Csense，电流Is流到感应板22，并进而通过放大缓冲器24流到电流测量设备26。如果测量出的电流Is在预定的界限之间下降，则说明引脚10a被正确地连接到焊盘8a。如果引脚10a没有连接到焊盘8a，则在焊盘8a和引脚10a之间形成电容Copen，从而使由电流测量设备26测量出的电流Is改变，以致测量出的电流Is落到预定界限之外，从而指示在引脚连接处存在开路缺陷。
但是，在某些情况下，例如由于被测设备上被测节点的数目超过测试器接口引脚的数目，因此被测设备上的某些节点可能是在给定测试期间执行测试的测试器“不可达”的。因此，将需要具有一种用于检测被测电气设备中不可达的，或出于其他原因不探查的节点上的开路缺陷的电容引线框架技术。
发明内容
本发明是用于利用电容引线框架技术来检测电气设备(例如集成电路)的被测不探查节点(例如测试器不可达的节点和/或故意选为不探查的节点)(例如集成电路的引脚)上的开路缺陷的方法。根据本发明的方法，利用已知的源信号来激励与被测不探查节点相邻的被探查节点。容性感测探针的传感器被容性耦合到至少电气设备的被测不探查节点和被探查节点，而耦合到容性感测探针的测量设备测量出现在探针的传感器和至少电气设备的不被探查节点和被探查节点之间的容性耦合信号。该容性感测信号代表被探查节点和不被探查节点之间的有效电容。基于该容性感测信号的值、已知的预期的“无缺陷”容性感测信号测量结果、和/或已知的预期的“开路”容性感测信号测量结果，可以判断电气设备的被测不探查节点上是否存在开路缺陷。在一个实施例中，已知预期的“无缺陷”容性感测信号测量结果和/或已知的预期的“开路”容性感测信号测量结果分别是从对已知好板和已知呈现缺陷的板执行的测量中确定的。在另一实施例中，已知预期的“无缺陷”容性感测信号测量结果和/或已知的预期的“开路”容性感测信号测量结果是分别从不具缺陷的电气设备的电路模型和利用被测不探查节点上的开路电路计算出的。
本发明的技术可被用于推断不被探查节点上是否存在开路缺陷，它可用于通过故意选择某些不被探查节点来检测不可达的节点上的开路缺陷和/或增大测试覆盖度或减少测试时间，其中所述不被探查节点的状态可以通过测量相邻的被探查节点来推断。
附图说明
通过结合附图参考以下详细描述，本发明的更完整评价及其很多附带优点将变得明显并且可以更好地理解，在附图中，类似标号指示相同或类似的组件，其中：
图1A是用于利用传统的电容引线框架测试技术来测试集成电路上的开路信号引脚的基本测试设置的截面侧视图；
图1B是示出图1A的测试设置的等效电路的示意图；
图2是用于利用根据本发明的电容引线框架测试技术来测试集成电路的不被探查节点上的开路缺陷的测试设置的示意图；
图3是图2的测量电路在被测不探查节点未表现出开路缺陷时的电路模型；
图4是图2的测量电路在被测不探查节点表现出开路缺陷时的电路模型；
图5是示出图3和图4的无缺陷电路模型和开路电路模型中的有效电容之间的差异的图；
图6A是示出本发明的用于利用来自在被探查的邻居节点上获得的容性感应测量的结论来检测被测不探查节点上的开路缺陷的优选方法的流程图；
图6B是用于利用来自在被探查的邻居节点上获得的容性感应测量的结论来判断在被测不探查节点上是否存在开路缺陷的示例性实施例；以及
图7是示出用于基于减小的测量集合来实现更高测试覆盖的方法的流程图。
具体实施方式
将参考示例性实施例来更详细地描述本发明，在实施例中，被测设备是集成电路，而被探查的节点和不探查的被测节点包括输入和/或输出结合点(采取焊盘、引脚、接合线、焊块和/或其他用于将集成电路的输入和/或输出节点接合到印刷电路板的现在已知的或以后将开发出的电气互连)。将意识到，本发明可被类似地应用到其他类型的电气设备或电路组件(例如连接头和插座)及其中的节点。所示实施例是仅以示例方式而非限制方式给出的，并且本发明希望仅由权利要求来限定。
这里使用的术语“节点”指的是电气设备中的传导部分，该传导部分在电气设备的等效示意图中构成单个电气点。节点可以是集成电路管芯的焊盘，集成电路器件的引脚、迹线、焊块或其他互连点，印刷电路板的焊盘或迹线，印刷电路板上的组件的互连点或者它们的任意组合。
现在转到本发明，图2示出了根据本发明的测试设置100，其中被测设备130通过焊点135a、135b、135c连接到板140。电容性感应板126位于被测设备130上方或附近，并以感应电容Cs 152a、152b、152c耦合到每个焊点135a、135b、135c。焊点135a、135b、135c分别经由耦合电容Cc 153a、153b被耦合到附近邻居。从板140到感应板126存在一定量的寄生电容耦合CSource 151，这允许源信号的一部分出现在感应板126上。假设由电容CSource 151促成的电流不会支配测量，因此它可被忽略。(由电容CSource 151促成的电流仅在测量的最低有效位指示电流并非由于电容CSource 151促成的情况下才支配测量。)
已知焊点135a被正确地电连接在DUT 130上的节点134a和印刷电路板140上的节点141a之间。焊点135b是在焊点135a附近的焊点，并已知其正确地电连接在DUT 130上的节点134b和印刷电路板140上的节点141b之间。焊点135b通过连接到电路地123而被隔离来用于测试。焊点135c是在焊点135a的邻居，但其或者无法被测试器120用于探查，或者被探针120选为不探查的焊点，因此其不被接地。本发明能够利用焊点135c到焊点135a的寄生关系来测试焊点135c上的开路缺陷。
如图2所示，焊点135a通过电容Cc 153b耦合到DUT 130本身内的焊点135c。印刷电路板140本身也有机会提供电容耦合，该电容被标记为CB 154。从连接到焊点135c的信号和地之间也可能存在很大的电容，该电容由标记CG 155指示。焊点135c及其相关布线决定这些电容耦合的量。还可能存在附接到该布线的其他器件。本论述考虑最可能的情况，即该布线仅连接其他集成电路的焊点。由于电容引线框架测试技术使用很小的激励电压，因此这些器件的焊点不可能是前向偏置的(forward-biased)，因此它们自身不会消耗任何电流。如果诸如无源组件之类的其他器件(例如端接电阻器)被连接到该焊点，则这样的其他器件在该电路模型中必须考虑。但是，为了简化分析，在所示实施例中不考虑诸如无源组件之类的器件。
考虑两种情况：
(1)焊点135c无缺陷(即不是开路的)，如图3中的102(无缺陷模型)所建模的，以及
(2)焊点135c是开路的，如图4中的104(开路电路模型)所建模的。
在如图3所示的无缺陷模型102中，利用向测量设备124供应电流的阻抗161、162、163、164、165(AC电压源频率和电容量将确定这些阻抗的实际值)的网络对各种电容耦合建模。(注意，这些阻抗161、162、163、164、165分别是由于各个耦合电容152c、152a、153b、154、155而生成的)。在此系统中，存在两个一般电流路径。第一电流路径由于感应电容CS 152a而直接通过阻抗ZS 162在激励点135a和测量设备124之间流动。第二电流路径通过由阻抗ZC 163、ZB 164和ZG 165构成的分压器和代表感应电容CS 152c的第二阻抗ZS 161在焊点135c和测量设备124之间流动。如果焊点135c可达并接地，则该第二路径电流不能到达测量设备124，而是将被转移到地123。由于焊点135c或者不可达，或者被选为不探查的(即不被测试器所探查)，因此它不能被接地。因此，焊点135a和135c之间的电容耦和促成电流流动，该电流流动使测试焊点135a时感应到的电流IS增大。在分压器处观察到的电压VG通过以下等式与源电压V相关：
VG＝V*(ZG*ZS/(ZG+ZS))/((ZB*ZC/(ZB+ZC))+(ZG*ZS/(ZG+ZS)))
测量出的电流(IS)可根据以下等式计算：
IS＝(V+VG)/ZS
该电流测量可以通过电流IS除以V被转换回电容，该电容在这里被称为电路的有效电容CEff。
图4示出了当处于DUT 130中的节点134c和PCB 140上的节点141c之间的焊点135c开路时，测量电路的模型104。在这种情形下，电路104类似于图3的电路103，但是该电路104包括阻抗ZO 166，该阻抗是由于网络中的开路焊点135c的电容所引起的。该电容可能很小，因此ZO 166的量将可能比包括ZB 164和ZG 165的阻抗分压电路大得多。因此，该分压电路的某些影响与流过ZS 161的第二电路路径相隔离(guard)。当焊点135c被连接(即没有开路)时，如图3中的模型，阻抗分压电路(包括ZB 164、ZC 163和ZG 165)将该电流中的一部分转移到地。但是，当焊点135c开路时，被转移到地的电流很少，从而有更多电流流过对感应到的测量结果IS有贡献的ZS 161。该电流IS被表示为：
IS＝2*(V+VS)/ZS
其中VS＝(M+J*K*N)/(1+J*L*N)
其中：
M＝-V*ZO/ZB，
J＝ZB*ZG/(ZB+ZG)，
K＝V*((ZB+ZC)/ZB*ZC)，
L＝V*((ZC+ZS)/ZC*ZS)，并且
N＝1+(ZO/ZB)+(ZO/ZG)。
与前相同，用IS除以源电压V可以计算出焊点135c开路时测量出的有效电容CEff。在图5的图中示出了图3的无缺陷模型的CEff和图4的开路模型的CEff之间的比较。
图5示出了针对多种情况的有效电容CEff的值，其中耦合电容CC是感应电容CS的倍数(×1、×5和×10)。无缺陷的不可达焊点135c的CEff的轨迹都是重合的直水平线(即它们几乎独立于CC)。在这些情况下CEff的值是18fF，其中15fF被选出用于感应电容CS。CB和CG的值分别选为2pF和10pF。这些值实际上比IC内部的耦合大得多。它们的比(在本示例中为5∶1)是确定模型中的分压比时的一个重要因素。还要注意，某些明显为差分对的信号已被故意地构造为相对于彼此和相对于地的耦合电容。在这些情况下，它们的比将是可预测的。
当不探查的焊点135c开路时，图5中的图显示与三种示例比相对应的三条轨迹具有比无缺陷情况下的相应轨迹高得多的电容。当无缺陷和有缺陷测量之间的差异超过测量噪声时，在不探查焊点135c上的开路缺陷可以被检测到。
以上参考图3到图5描述的理论实际上可被用于检测电气设备的不被探查节点上是否存在开路缺陷。该技术可被用于推断在给定测试期间测试器不可达的节点上的开路缺陷。另外，上述理论的知识可被用于通过以下方法来提高IC器件的测试速度：故意不探针件的被被探查节点附近的某些节点，并简单地推断在被探查的节点附近的节点是否存在开路缺陷。这减少了直接测试的引脚的数目，从而减小了测试器用于提高吞吐量的继电复用和测量开销。
图6A是示出本发明用于检测被测电气设备的不可达的节点或不被探查节点上是否存在开路缺陷的优选方法的流程图。在该方法中，将被探查的被选节点(“被探查节点”)附近的可达的节点优选地被首先隔离(例如接地)(步骤201)。电容性耦合探针的传感器被置于至少电气设备的被测不探查节点和被探查节点的上方或附近(步骤202)。例如，当被测的不被探查节点和被探查节点是集成电路的节点时，电容性耦合探针的传感器被置于至少被测的不被探查节点和被探查节点上方的集成电路封装的上方或附近。被探查节点随后被已知的源信号所激励(步骤203)。耦合到容性感测探针的传感器的测量设备测量至少部分由在被测的不被探查节点和被探查节点上流动的电流生成的电容耦合信号(步骤204)。该容性感测信号代表被测的不被探查节点和被探查节点之间的有效电容。基于该容性感测信号的值，开路缺陷检测功能块106(图2)可以判断在该电气设备的被测的不被探查节点上是否存在开路缺陷(步骤205)。
具体而言，图6B示出了用于基于容性耦合信号的测量值来判断被测电气设备的被测不探查节点上是否存在开路缺陷的示例性实施例。在优选实施例中，包含电气设备的被测的不被探查节点和被探查节点、激励源和测量设备的电路在无缺陷情况下被建模，其中包括建模的电路的各个节点之间可能的电容耦合(步骤206)。可以从该步骤得到的被应用于图2的电气设备100的焊点135a和135c的示意性模型的图示如图3所示，并在关于其的论述中被描述。包含电气设备的被测的不被探查节点和被探查节点、激励源和测量设备的电路在开路缺陷情况下也被建模，其中包括假设被测的不探查节点开路情况下建模的电路的各个节点之间的可能的电容耦合(步骤207)。可以从该步骤得到的被应用于图2的电气设备100的焊点135a和135c的示意性模型的图示如图4所示并在关于其的论述中被描述。由测量设备124测量出的预期无缺陷容性感测信号测量结果(有效电容、电流或电压)103(图2)可以利用来自无缺陷电路模型(如图6B的步骤206所建模的)的针对无缺陷情况的电路理论来计算(步骤208)，而由测量设备124测量出的预期开路容性感应测量结果(有效电容、电流或电压)105(图2)可以利用来自开路模型(如图6B的步骤207所建模的)的针对开路缺陷情况的电路理论来计算(步骤209)，以与实际的容性感测信号测量结果进行比较(步骤210)。可替换地，预期的“无缺陷”容性感测信号测量结果103可以通过以下方式获知：对一个或多个已知的好板(即已知无缺陷的被测设备)执行测量，并使用这一个或多个测量结果(或计算出的测量结果的平均值或从测量结果导出的其他统计量)作为预期的“无缺陷”容性感测信号测量结果103。类似地，预期的“开路”容性感测信号测量结果105可以通过以下方式来获知：对已知具有开路缺陷的一个或多个被测设备进行测量，并使用这一个或多个测量结果(或计算出的测量结果的平均值或从测量结果导出的其他统计量)作为预期的“开路”容性感测信号测量结果105。如果实际的容性感测信号测量结果基本接近(即在预定保护带内或在合理的统计误差内)预期的“无缺陷”容性感测信号测量结果103，被测的不被探查节点则被分类器106分类为“无缺陷”，如果实际的容性感测信号测量结果基本接近(即在预定保护带内或在合理的统计误差内)预期的“开路”容性感测信号测量结果105，被测的不被探查节点则被分类器106分类为“开路的”(步骤211)。最后，在替换方式中，可以从某些其他源(例如仿真的设计计算、专业知识等等)获得预期的“无缺陷”容性感测信号测量结果103和/或预期的“开路”容性感测信号测量结果105。基于从以上论述观察到的测量出的电流IS或有效电容CEff在存在开路的情况下比在不存在开路的情况下要大这一情况，在非常简单的测试中，开路缺陷检测功能块106可以仅仅将来自被测设备的实际容性感测信号测量结果101与预期的“无缺陷”容性感测信号测量结果103相比较。如果实际容性感测信号测量结果101大于(在考虑了测量误差的情况下)预期的“无缺陷”容性感测信号测量结果103，则开路缺陷检测功能块106可以得出在被测的不被探查节点上存在开路的结论。
以上通过从被测设备的相邻被探查节点的容性耦合信号测量结果进行推断来检测被测设备的不探查节点上的开路缺陷的技术可被用于检测测试器不可达的被测设备的节点上的开路缺陷，测试器不可达的情况例如是由于被测设备上要测试的节点超过测试器的探针的数目和/或定位和/或超过测试器的资源分配能力所引起的。上述技术也可用于减少测试被测设备所需的时间量。鉴于此，可能故意不探查被测设备的某些节点，而这些节点的状态是良好还是开路是从对邻居节点的测量中推断出的，以便减少测试器必须执行的测量的次数，从而使测试时间更短。图7示出了用于基于缩小的测量结果集合来实现更高测试覆盖的方法。如图所示，该方法包括选择一组将不被探查的节点(“被测的不探查节点”)的步骤，其中每个被测的不探查节点将分别与将在测试期间被探查的一个相应节点(“被探查节点”)相邻(步骤221)。在被测设备上运行测试(步骤222)，并且随后基于在相应的被探查节点被已知的源信号激励时获得的容性耦合信号测量结果将每个不探查节点分类为无缺陷节点或有开路缺陷的节点(步骤223)。
虽然已经出于示例目的公开了本发明的优选实施例，但是本领域技术人员将意识到，在不脱离所附权利要求书公开的本发明的范围和精神的情况下，可以执行各种修改、添加和替换。当前公开的发明的其他益处或用途也可能随着时间流逝变得更加明显。

Claims (21)

1.一种用于检测电气设备的被测不探查节点上的开路缺陷的方法，该方法包括以下步骤：
利用已知的源信号激励所述电气设备的与所述被测不探查节点相邻的被探查节点；
容性感测代表所述电气设备和容性感测探针的传感器之间的有效电容的信号；以及
基于所述容性感测信号来判断所述被测不探查节点上是否存在开路缺陷。
2.如权利要求1所述的方法，还包括以下步骤：
隔离与所述被探查节点和/或被测不探查节点相邻的可达的邻居节点。
3.如权利要求1所述的方法，其中：
所述电气设备包括集成电路；并且
所述被探查节点包括所述集成电路的输入和/或输出焊点。
4.如权利要求1所述的方法，其中所述用于判断是否存在开路缺陷的步骤包括以下步骤：
获得预期的无缺陷容性感测信号测量结果和预期的开路容性感测信号测量结果中的至少一个；
将所述容性感测信号与所述预期的无缺陷容性感测信号测量结果和所述预期的开路容性感测信号测量结果中的至少一个相比较；以及
基于所述比较步骤的结果将所述被测不探查节点分类为开路的或未开路的。
5.如权利要求4所述的方法，其中所述用于获得预期的无缺陷容性感测信号测量结果和预期的开路容性感测信号测量结果中的至少一个的步骤包括以下步骤：
如果所述预期的无缺陷容性感测信号测量结果被获得，则：
对包括所述被测不探查节点、所述被探查节点、所述激励源和测量设备的无缺陷电路进行建模，其中所述被测不探查节点不表现开路缺陷；
计算将由所述无缺陷电路模型中的测量设备测量的所述无缺陷电路模型的预期的无缺陷容性感测信号测量结果；并且
如果所述预期的开路容性感测信号测量结果被获得，则：
对包括所述被探查节点、所述被测不探查节点、所述激励源和测量设备的开路电路进行建模，其中所述被测不探查节点表现开路缺陷；
计算将由所述开路电路模型中的测量设备测量的所述开路电路模型的预期的开路容性感测信号测量结果。
6.如权利要求4所述的方法，其中所述用于获得预期的无缺陷容性感测信号测量结果和预期的开路容性感测信号测量结果中的至少一个的步骤包括以下步骤：
如果所述预期的无缺陷容性感测信号测量结果被获得，则：
获得通过设计与所述电气设备等同的已知好电气设备上的一个或多个无缺陷容性感测信号测量结果，其中所述被测不探查节点已知不包括开路缺陷；以及
使所述预期的无缺陷容性感测信号测量结果基于所述一个或多个无缺陷容性感测信号测量结果的统计组合；并且
如果所述预期的开路容性感测信号测量结果被获得，则：
获得通过设计与所述电气设备等同的电气设备上的一个或多个开路容性感测信号测量结果，其中所述被测不探查节点已知包括开路缺陷；以及
使所述预期的开路容性感测信号测量结果基于所述一个或多个开路容性感测信号测量结果的统计组合。
7.如权利要求4所述的方法，其中所述分类步骤包括：
如果所述容性感测信号与所述预期的无缺陷容性感测信号测量结果基本接近，则将所述被测不探查节点分类为无缺陷的；并且
如果所述容性感测信号与所述预期的开路容性感测信号测量结果基本接近，则将所述被测不探查节点分类为开路的。
8.如权利要求4所述的方法，其中所述用于容性感测代表所述电气设备和容性感测探针的传感器之间的有效电容的信号的步骤包括以下步骤：
将所述容性感测探针的传感器容性耦合到至少所述被测不探查节点和所述被探查节点；
将测量设备耦合到所述传感器；以及
利用所述测量设备来感测所述传感器和至少所述被测不探查节点和所述被探查节点之间的容性耦合信号。
9.如权利要求4所述的方法，其中：
所述电气设备包括集成电路；并且
所述被探查节点包括所述集成电路的输入和/或输出焊点。
10.如权利要求1所述的方法，其中所述用于容性感测代表所述电气设备和容性感测探针的传感器之间的有效电容的信号的步骤包括以下步骤：
将所述容性感测探针的传感器容性耦合到至少所述被测不探查节点和所述被探查节点；
将测量设备耦合到所述传感器；以及
利用所述测量设备来感测所述传感器和至少所述被测不探查节点和所述被探查节点之间的容性耦合信号。
11.如权利要求10所述的方法，其中：
所述电气设备包括集成电路；并且
所述被探查节点包括所述集成电路的输入和/或输出焊点。
12.一种用于检测电气设备的被测不探查节点和所述电气设备的被探查节点之间的开路缺陷的装置，包括：
信号源，其利用已知的源信号来激励所述电气设备的所述被探查节点；
容性感测探针，其包括容性感测代表所述传感器和至少所述被测不探查节点和所述被探查节点之间的有效电容的信号的传感器；以及
开路缺陷检测功能块，其基于所述容性感测信号来判断在所述被测不探查节点上是否存在开路缺陷。
13.如权利要求12所述的装置，其中所述容性感测探针包括：
耦合到电容性感应板的测量设备。
14.如权利要求13所述的装置，包括：
分类功能块，该功能块接收预期的无缺陷容性感测信号测量结果和预期的开路容性感测信号测量结果中的至少一个，将所述容性感测信号与所述预期的无缺陷容性感测信号测量结果和预期的开路容性感测信号测量结果中的至少一个相比较，并且基于比较结果将所述被测不探查节点分类为表现开路缺陷或不表现开路缺陷。
15.如权利要求14所述的装置，其中：
如果所述容性感测信号与所述预期的无缺陷容性感测信号测量结果基本接近，所述分类功能块则将所述被测不探查节点分类为不表现开路缺陷；并且
如果所述容性感测信号与所述预期的开路容性感测信号测量结果基本接近，所述分类功能块则将所述被测不探查节点分类为表现开路缺陷。
16.如权利要求14所述的装置，其中：
所述电气设备包括集成电路；并且
所述被探查节点和所述被测不探查节点每个都包括所述集成电路的输入和/或输出焊点。
17.一种用于生成用于判断被测电气设备的被测不探查节点上是否存在开路缺陷的可测量参数的方法，该方法包括以下步骤：
对无缺陷电路建模，所述无缺陷电路包括所述被测电气设备的被探查节点和被测不探查节点、向所述被探查节点施加的已知激励源、以及容性耦合到所述被探查节点的测量设备，其中所述被测不探查节点不表现开路缺陷；
计算或获知将由所述无缺陷电路模型中的测量设备测量的所述无缺陷电路模型的预期的无缺陷容性感测信号测量结果；
对开路电路建模，所述开路电路包括所述被测电气设备的被探查节点和被测不探查节点、向所述被探查节点施加的已知激励源、以及容性耦合到所述被探查节点的测量设备，其中所述被测不探查节点表现开路缺陷；
以及
计算或获知将由所述开路电路模型中的测量设备测量的所述开路电路模型的预期的开路容性感测信号测量结果。
18.如权利要求17所述的方法，还包括以下步骤：
将所述被测电气设备的一个或多个实际的容性感测信号测量结果与所述预期的无缺陷容性感测信号测量结果和所述预期的开路容性感测信号测量结果中的至少一个相比较；以及
基于比较结果将所述被测不探查节点分类为表现开路缺陷或不表现开路缺陷。
19.如权利要求17所述的方法，其中：
所述电气设备包括集成电路。
20.如权利要求19所述的方法，其中：
所述被探查节点和所述被测不探查节点每个都包括所述集成电路的输入和/或输出焊点。
21.一种用于减少对电气设备进行容性开路测试的测试时间的方法，包括以下步骤：
选择所述电气设备的与将被探查的一个或多个节点相邻的一个或多个被测不探查节点；
利用已知的源信号来激励所述一个或多个将被探查的节点；
容性感测分别代表所述电气设备和容性感测探针的传感器之间的一个或多个相应的有效电容的一个或多个信号；以及
基于所述一个或多个分别容性感测的信号来判断所述被测不探查节点上是否存在开路缺陷。
CNA2006100767589A 2005-06-29 2006-04-18 非接触测试和诊断不探查节点上的开路连接的方法和装置 Pending CN1892242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/170,365 US7362106B2 (en) 2005-06-29 2005-06-29 Methods and apparatus for non-contact testing and diagnosing of open connections on non-probed nodes
US11/170,365 2005-06-29

Publications (1)

Publication Number Publication Date
CN1892242A true CN1892242A (zh) 2007-01-10

Family

ID=37588666

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100767589A Pending CN1892242A (zh) 2005-06-29 2006-04-18 非接触测试和诊断不探查节点上的开路连接的方法和装置

Country Status (3)

Country Link
US (1) US7362106B2 (zh)
CN (1) CN1892242A (zh)
TW (1) TW200700750A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101790690B (zh) * 2007-08-03 2013-03-06 罗森伯格高频技术有限及两合公司 非接触式测量系统
CN107782944A (zh) * 2017-09-26 2018-03-09 信利光电股份有限公司 一种万用表和检测线路开路位置的设备及方法
CN110907776A (zh) * 2019-12-05 2020-03-24 东莞市博展机械科技有限公司 一种变压器耐压测试探针接触检测方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307427B2 (en) 2005-07-23 2007-12-11 Agilent Technologies, Inc. Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
DE102006030630B3 (de) * 2006-07-03 2007-10-25 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg HF-Messvorrichtung, Verfahren zu deren Kalibrierung sowie Verfahren zum Bestimmen von Streuparametern mit dieser HF-Messvorrichtung
DE102007007817A1 (de) * 2007-02-16 2008-08-21 Siemens Ag Kommunikationsnetzwerk und Verfahren zum Betrieb eines solchen sowie Netzwerkschutzeinrichtung und Computerprogrammprodukt zum Betrieb einer solchen, insbesondere zum Einsatz im medizinischen oder klinischen Bereich
DE202008009469U1 (de) * 2008-07-15 2008-09-11 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Messsonde
EP2344897B1 (en) * 2008-11-14 2015-06-17 Teradyne, Inc. Method and apparatus for testing electrical connections on a printed circuit board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498694A (en) * 1989-05-25 1996-03-12 La Jolla Cancer Research Foundation Peptides of the cytoplasmic domain of integrin
US5124660A (en) * 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5122753A (en) * 1990-12-20 1992-06-16 Microelectronics And Computer Technology Corporation Method of testing electrical components for defects
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5420500A (en) * 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
US5432460A (en) * 1994-01-03 1995-07-11 International Business Machines Corporation Apparatus and method for opens and shorts testing of a circuit board
US5391993A (en) * 1994-01-27 1995-02-21 Genrad, Inc. Capacitive open-circuit test employing threshold determination
US5736862A (en) * 1995-06-22 1998-04-07 Genrad, Inc. System for detecting faults in connections between integrated circuits and circuit board traces
JP2001208803A (ja) * 2000-01-24 2001-08-03 Advantest Corp 半導体集積回路の故障シミュレーション方法および故障シミュレータ
US6600325B2 (en) * 2001-02-06 2003-07-29 Sun Microsystems, Inc. Method and apparatus for probing an integrated circuit through capacitive coupling
US6717415B2 (en) * 2002-02-05 2004-04-06 Logicvision, Inc. Circuit and method for determining the location of defect in a circuit
US7208957B2 (en) * 2005-03-01 2007-04-24 Agilent Technologies, Inc. Method for non-contact testing of fixed and inaccessible connections without using a sensor plate
US7057395B1 (en) * 2005-03-04 2006-06-06 Agilent Technologies, Inc. Method for diagnosing open defects on non-contacted nodes of an electronic device from measurements of capacitively coupled nodes
US7075307B1 (en) * 2005-04-22 2006-07-11 Agilent Technologies, Inc. Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101790690B (zh) * 2007-08-03 2013-03-06 罗森伯格高频技术有限及两合公司 非接触式测量系统
CN107782944A (zh) * 2017-09-26 2018-03-09 信利光电股份有限公司 一种万用表和检测线路开路位置的设备及方法
CN110907776A (zh) * 2019-12-05 2020-03-24 东莞市博展机械科技有限公司 一种变压器耐压测试探针接触检测方法

Also Published As

Publication number Publication date
TW200700750A (en) 2007-01-01
US20070001686A1 (en) 2007-01-04
US7362106B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
CN1892242A (zh) 非接触测试和诊断不探查节点上的开路连接的方法和装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
US5254953A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US7057395B1 (en) Method for diagnosing open defects on non-contacted nodes of an electronic device from measurements of capacitively coupled nodes
US5557209A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US6903360B2 (en) Method for detecting missing components at electrical board test using optoelectronic fixture-mounted sensors
CN1690723A (zh) 非接触式测试与诊断电通路的方法和装置
CN1769916A (zh) 对不可达短路连接进行非接触测试和诊断的方法与装置
TWI429932B (zh) 用於嵌入被動裝置之印刷電路板的測試方法
US7307427B2 (en) Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
CN1690722A (zh) 集成电路插座发运操纵封盖中的测试结构及测试方法
TWI250291B (en) Methods and apparatus for diagnosing defect locations in electrical paths of connections of circuit assemblies
US7208957B2 (en) Method for non-contact testing of fixed and inaccessible connections without using a sensor plate
CN1892243A (zh) 使用内部半导体结来辅助非接触型测试的方法
US20030146763A1 (en) Circuit and method for determining the location of defect in a circuit
CN1896754A (zh) 对电路器件进行不加电测试的方法和装置
CN108490334A (zh) 芯片引脚焊接检测方法及检测装置
US6792385B2 (en) Methods and apparatus for characterizing board test coverage
CN106841991A (zh) 一种针模与电路板的对位检测方法、装置和对位系统
CN101533057A (zh) 用于测试电路导通性的装置和方法
KR101713184B1 (ko) 자기 정전용량방식 터치 센서의 쇼트 불량 감지방법
CN101458288A (zh) 利用容性引线框传感检测开路缺陷的装置和方法
CN113759227B (zh) 功率器件的检测方法
JPS60111973A (ja) 回路基板結線識別装置
TWM591168U (zh) 檢測裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication