CN1883038A - 低介电常数介质层的制作方法 - Google Patents

低介电常数介质层的制作方法 Download PDF

Info

Publication number
CN1883038A
CN1883038A CNA2004800341848A CN200480034184A CN1883038A CN 1883038 A CN1883038 A CN 1883038A CN A2004800341848 A CNA2004800341848 A CN A2004800341848A CN 200480034184 A CN200480034184 A CN 200480034184A CN 1883038 A CN1883038 A CN 1883038A
Authority
CN
China
Prior art keywords
layer
wafer
dielectric
advance
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800341848A
Other languages
English (en)
Inventor
H·萨赫德夫
G·梁
J·拉普
M·马特拉一龙戈
N·萨马
S·梅斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1883038A publication Critical patent/CN1883038A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Paints Or Removers (AREA)

Abstract

一种淀积介质材料的方法(100)，包括提供(101)其上至少具有一个层的衬底。此方法还包括用一种物质预先浸润(102)顶层的顶部表面；甩涂(103)一种溶液；以及形成(104)介质材料。此介质材料示例性是比较多孔且介电常数比较低的二氧化硅。此预先浸润导致加工成本由于减少了溶液损耗而得到降低。而且，介质层(209)具有改进了的厚度均匀性。

Description

低介电常数介质层的制作方法
互连技术经常地受到挑战，要在甚大规模和超大规模集成电路亦即VLSI IC和ULSI IC中分别满足对高元件密度和高性能的日益增长的要求。
众所周知，电路的速度反比于IC的电路电阻(R)与互连的电容(C)的乘积而变化。这一所谓RC时间常数必须尽可能小，以便促进适当的信号传输和开关速度，并尽可能降低信号串扰。
随着对IC中更高集成度和元件小型化的日益增长的要求，对系统速度的一个主要限制因素可能是IC的RC限制。因此，在减小IC互连的电阻和电容方面存在着很大的兴趣。
减小IC互连的RC时间常数的一种方法是利用介电常数(εr或k)比较低的层间和层内介质(ILD)来减小IC的各种元件之间产生的电容。这些材料的介电常数通常小于致密的二氧化硅的介电常数3.9。
一种低k ILD是由氢倍半硅氧烷(HSQ，即hydrosilsesquioxane)形成的多孔二氧化硅，此氢倍半硅氧烷是一种可以用甩涂技术淀积的可流动的氧化物。在完成甩涂工艺之后，对材料进行烘焙，从而清除溶剂，留下多孔的二氧化硅(玻璃)。此多孔氧化物层的介电常数示例性地约为2.0-3.8，肯定小于3.9。如可理解的那样，多孔性程度越高，介电常数就越低。
所述用甩涂方法淀积的介质材料常常被称为甩涂玻璃(SOG)材料。虽然这些材料已经显示出提供低k ILD的前景，但它们的淀积成本可能是非常高的。而且，淀积的ILD可能在晶片上是不均匀的，这对于由加工晶片所形成的器件和电路的电学特性的一致性可能有不利的影响。因此，需要一种制作IC应用中的SOG层的方法来解决至少所述已知技术的不足。
根据一个示例性实施方案，淀积介质材料的一种方法包括提供至少在衬底上具有一个层的衬底。此方法还包括用一种物质预先浸润顶层的顶部表面、甩涂溶液并形成介质材料。
根据另一示例性实施方案，半导体结构包括淀积在衬底上的多孔低k介质材料，其中，此材料具有横跨此层的一定厚度，且此厚度具有横跨表面的其标准偏差为+0.728％的均匀性。
参照附图，从下列详细描述中可最好地理解本发明。要强调的是，无须按比例来绘制各种特征图形。实际上，为了讨论的清晰，各种尺度可以任意地增大或减小。
图1是根据一个示例性实施方案制作介质层的工艺流程图。
图2a-2e示出了集成电路在根据一个示例性实施方案形成介质层的制作过程中的各个剖面图。
在下列的详细描述中，为了解释而不是限制的目的，提出了公开具体细节的各个示例性实施方案，以便提供对本发明的透彻理解。但对于从本发明受益的本技术领域的一般熟练技术人员，显然可以在偏差此处所公开的具体细节的其它实施方案中实施本发明。而且，可以省略对众所周知的器件、方法、以及材料的描述，以便不妨碍本发明的描述。
图1是根据一个示例性实施方案在半导体晶片上制作低k介质层的工艺100的流程图。晶片示例性地包括半导体衬底以及形成在其上的至少一个其它层。衬底上的该层或这些层可以是IC中的一般层，包括但不局限于掺杂的和不掺杂的半导体层、介质层、金属层包括图形化的金属层、以及半导体工艺领域一般熟练技术人员所知的其它层。
在步骤101中，提供了晶片。在步骤102中，溶剂被分散在晶片的最上部表面上。溶剂被有利地选择来提供晶片顶部表面的适当清洗。此溶剂的特征是：若不在晶片表面处基本上消除表面张力也要显著地减少表面张力。如下面更充分地叙述的那样，此表面张力妨碍了SOG粘浆到晶片的附着，从而阻碍了粘浆的淀积。
根据一个示例性实施方案，此粘浆是一种由六甲基二硅氧烷(硅氧烷)溶液中的氢倍半硅氧烷聚合物(HSQ)组成的溶液。此溶液的示例性体积比是80％硅氧烷：20％HSQ。在此示例性实施方案中，用作预先浸润的溶剂有利地也是硅氧烷。在步骤102中，大约3.0-5.0ml的硅氧烷在以大约75rpm旋转约2.5秒的情况下被分散到晶片上。接着，以大约1000rpm的速率旋转晶片大约4.0秒，以便将溶剂更均匀地扩展在整个晶片表面上。
在步骤103中，用已知的甩涂技术，HSQ/硅氧烷溶液被分散到晶片上。为了得到最佳的均匀性，SOG扩展步骤从大约70rpm被提高到大约75rpm，且旋转时间从1.5秒被改变为2.0秒。“高速”旋转步骤跟随着初始粘浆淀积步骤。根据涂敷的SOG膜的所需厚度，晶片在
“高速”中的旋转速率被调整以得到最佳的厚度。例如，为了得到平均厚度为4500埃的SOG层，晶片在“高速”步骤中的旋转速率约为4000rpm。为了得到平均厚度为2000埃的层，旋转速率约为2000rpm。
在完成旋转步骤之后，如步骤104所示，根据已知的方法，对晶片进行热处理(烘焙)。这导致形成多孔低k二氧化硅层。最后，可以在步骤105中对晶片进行进一步处理。此进一步处理可以包括经由已知技术的金属化加工和器件制作。
所述方法的制造工序被示于图2a-2e，其中所述晶片被加工，以便用示例性方法形成低k ILD。
图2a示出了晶片201，它包括诸如单晶硅之类的示例性半导体的衬底204。在晶片加工的这一阶段，此衬底至少具有一个排列在其上的其它层。这些示例性层202和203可以是其它的介质层(例如ILD)、其它的半导体层、氧化物内的金属层、以及一般熟练技术人员所知的其它层。还要指出的是，示例性实施方案的低k ILD可以被直接制作在衬底上，而包括上述层和示例性实施方案的至少一个低k ILD的其它层可以被形成在第一低k ILD上。
图2b示出了晶片201的旋转206和预先浸润的示例性为硅氧烷的溶剂205的淀积。此工序基本上相同于结合图1的步骤102所述的。
在完成预先浸润之后，如图2c所示，在预先浸润过的晶片201如206那样被旋转的情况下，粘浆207被淀积。此工序基本上相同于步骤103所述的工序。图2d示出了淀积在晶片201顶部表面上的粘浆208。
在淀积粘浆之后，晶片被烘焙，导致低k介质材料层209如图2e所示被形成在晶片201上。此层209可以是ILD，或如有需要是其它的介质层。在制作低k介质层209之后，如有需要，可以对晶片进行进一步加工。
如在图1和图2b中那样的对晶片进行预先浸润的步骤102之后的加工，其大部分是众所周知的，且如“VLSI Principles andTechnology，Silicon and Gallium Arsenide”，第2版，1994，by Soreb Ghandi，725页之类的著作中所述那样。此参考文献的公开在此处被特别地结合为参考。但要指出的是，对于半导体工艺技术领域的熟练技术人员来说，已知的加工工序与示例性实施方案的工序之间的差别是显而易见的。
虽然步骤103的粘浆淀积以及步骤104的热处理可能是众所周知的，但与已知的方法相比，图1和图2b的步骤102的示例性实施方案的预先浸润显然是有利的。
为了说明而不是限制的目的，示例性实施方案的方法导致了为淀积足够厚度的粘浆层以便制作厚度足够的低k ILD而需要的粘浆量的显著减少。为此目的，借助于执行如结合示例性实施方案所述的预先浸润，为形成一定厚度的层所需的粘浆量，从利用不包括预先浸润的已知技术的4.0ml被减少到了采用示例性实施方案的预先浸润时的1.4ml的粘浆。所用粘浆量的这一接近65％的减少，导致了粘浆浪费的显著减少。因为粘浆的组分可能属于加工半导体晶片过程中最昂贵的之列。
除了节约成本之外，本申请人已经确定，与已知技术相比，利用示例性实施方案的预先浸润技术，得到的SOG层(低k ILD)在晶片上的均匀性被显著地改善了。为此目的，用甩涂技术来淀积SOG的标准方法导致平均厚度为4482.73埃的层，其标准厚度偏差为±39.3589.73埃，即±0.878％。与此形成对照的是，在减少粘浆浪费的情况下，用示例性实施方案的预先浸润制作的SOG具有4433.09埃的厚度，其标准厚度偏差为±32.2566埃，即±0.728％。当然，此标准偏差仅仅是示例性的，厚度的标准偏差可以小于±0.728％。除了其它的好处之外，层厚度均匀性的这一改善还导致由此晶片制作的电路上的电学特性更为均匀且一致。
根据另一示例性实施方案，与上述示例性实施方案相比，借助于在实行预先浸润之前用六甲基二硅氮烷(HMDS)对晶片进行“打底(priming)”，可以进一步改善厚度均匀性和重复性。亦即，在步骤102或图2b的工序之前，施加HMDS蒸汽，随之以在120℃下进行大约10分钟的真空热处理(烘焙)。
迄今所述的各个示例性实施方案主要集中在用硅氧烷作为预先浸润，使用在硅氧烷溶液中的HSQ作为SOG材料。要指出的是，其它材料也可以用作预先浸润和SOG粘浆。例如，八甲基三硅氧烷和十甲基四硅氧烷可以用作预先浸润，以便能够进一步改善工艺宽容度以及可能进一步减少形成各晶片的低k介质所需的SOG溶液(粘浆)量。
在又一示例性实施方案中，为了在所需粘浆量和淀积的膜的均匀性方面达到进一步的经济性，十甲基三硅氧烷(浓度约为5-50％体积比)与六甲基二硅氧烷的组合作为HSQ的溶剂代替了仅仅用硅氧烷。
结合示例性实施方案的讨论已经详细地描述了各个示例性实施方案，对于受益于本公开的本技术领域的一般熟练技术人员，本发明的各种修正是显而易见的。这些修正和改变被包括在所附权利要求的范围内。

Claims (15)

1.一种淀积介质材料的方法100，此方法包含：提供101其上至少具有一个层的衬底；用一种物质预先浸润102顶层的顶部表面；甩涂103一种溶液；以及形成104介质材料。
2.权利要求1所述的方法，其中的物质包括六甲基二硅氧烷(硅氧烷)。
3.权利要求1所述的方法，其中的溶液包括氢倍半硅氧烷(HSQ)。
4.权利要求3的方法，其中，溶液的溶剂是硅氧烷。
5.权利要求1所述的方法，其中，预先浸润还包含在淀积物质时旋转晶片。
6.权利要求1所述的方法，其中的介质材料是二氧化硅。
7.权利要求2所述的方法，其中的方法还包含，在预先浸润之前，用六甲基二硅氮烷(HMDS)的蒸汽对晶片进行打底，并在所述打底之后和所述预先浸润之前，对衬底进行加热。
8.权利要求1所述的方法，其中的物质是八甲基三硅氧烷。
9.权利要求1所述的方法，其中的物质是十甲基四硅氧烷。
10.权利要求2所述的方法，其中的物质包括八甲基三硅氧烷。
11.一种半导体结构201，它包含排列在衬底202、203、204上的一层多孔低k介质材料209，其中，此材料具有横跨此层的厚度，且此厚度具有横跨表面的均匀性，其标准偏差为+0.728％。
12.权利要求11所述的半导体结构，其中的表面是晶片的顶部表面。
13.权利要求11所述的半导体结构，其中的层是层间介质层。
14.权利要求11所述的半导体结构，其中的层是层内介质层。
15.权利要求11所述的半导体结构，其中的层的介电常数在大约2.0-3.8的范围内。
CNA2004800341848A 2003-09-19 2004-09-18 低介电常数介质层的制作方法 Pending CN1883038A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50445203P 2003-09-19 2003-09-19
US60/504,452 2003-09-19

Publications (1)

Publication Number Publication Date
CN1883038A true CN1883038A (zh) 2006-12-20

Family

ID=34375500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800341848A Pending CN1883038A (zh) 2003-09-19 2004-09-18 低介电常数介质层的制作方法

Country Status (5)

Country Link
EP (1) EP1668683A1 (zh)
JP (1) JP2007506276A (zh)
KR (1) KR20060096996A (zh)
CN (1) CN1883038A (zh)
WO (1) WO2005029567A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983223B (zh) * 2008-04-02 2013-06-05 三井化学株式会社 组合物及其制造方法、多孔质材料及其形成方法、层间绝缘膜、半导体材料、半导体器件以及低折射率表面保护膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429673A (en) * 1993-10-01 1995-07-04 Silicon Resources, Inc. Binary vapor adhesion promoters and methods of using the same
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
US6066578A (en) * 1997-12-01 2000-05-23 Advanced Micro Devices, Inc. Method and system for providing inorganic vapor surface treatment for photoresist adhesion promotion
US6218020B1 (en) * 1999-01-07 2001-04-17 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with high organic content
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
JP2002324745A (ja) * 2001-04-25 2002-11-08 Tokyo Ohka Kogyo Co Ltd レジスト膜形成方法
JP2003257836A (ja) * 2002-03-05 2003-09-12 Matsushita Electric Ind Co Ltd 有機膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983223B (zh) * 2008-04-02 2013-06-05 三井化学株式会社 组合物及其制造方法、多孔质材料及其形成方法、层间绝缘膜、半导体材料、半导体器件以及低折射率表面保护膜

Also Published As

Publication number Publication date
WO2005029567A1 (en) 2005-03-31
JP2007506276A (ja) 2007-03-15
KR20060096996A (ko) 2006-09-13
EP1668683A1 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
US7407879B2 (en) Chemical planarization performance for copper/low-k interconnect structures
EP1178528B1 (en) Wafer pretreatment to decrease the deposition rate of silicon dioxide on silicon nitride in comparison to its deposition rate on a silicon substrate
US6933586B2 (en) Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
US5607773A (en) Method of forming a multilevel dielectric
EP0701277A2 (en) Interconnection method using a porous insulator for line to line capacitance reduction
JP2001514802A (ja) 有機重合体絶縁膜の化学機械的研磨法
US5877080A (en) Method of manufacturing semiconductor device
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
US20090032901A1 (en) Method of curing hydrogen silsesquioxane and densification in nano-scale trenches
US5567660A (en) Spin-on-glass planarization by a new stagnant coating method
JPH10340899A (ja) シリカ絶縁膜及び半導体装置とその製造方法
US6929982B2 (en) Patterning layers comprised of spin-on ceramic films
US6727184B1 (en) Method for coating a thick spin-on-glass layer on a semiconductor structure
CN1883038A (zh) 低介电常数介质层的制作方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
US5872066A (en) Method of forming inter-metal dielectric layer for WVIA process
US6602801B2 (en) Method for forming a region of low dielectric constant nanoporous material
US20030010961A1 (en) Composition for forming low dielectric constant insulating film, method of forming insulating film using the composition and electronic parts having the insulating film produced thereby
JP2636715B2 (ja) 半導体装置の製造方法
CN115989281A (zh) 聚硅氮烷、含有它的硅质膜形成用组合物以及使用它制造硅质膜的方法
JPH0362588A (ja) 配線基板とその製造方法
Osredkar SPIN-ON-GLASS PLANARIZATION 0F DEVICE TOPOGRAPHY

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070810

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070810

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20061220