CN1862474A - 与非型闪存的存取架构及其存取方法 - Google Patents

Abstract

本发明为一种与非型闪存的存取架构及其存取方法，该存取架构设置有直接存取介面，且直接存取介面分别连接有数据缓冲区以及与ATA介面兼容的暂存器，而数据缓冲区及ATA介面兼容的暂存器连接于与非型闪存存取介面，且与非型闪存的存取介面连接有与非型闪存，当预设的微处理器欲对与非型闪存进行资料存取时，即可利用直接存取介面所提供的传输方式以及与ATA介面兼容的暂存器，使微处理器可以透过异步直接寻址的方式控制暂存器，而以ATA介面所提供的命令对与非型闪存进行随机存取，以达到快速存取的目的。

Description

与非型闪存的存取架构及其存取方法

技术领域

本发明为提供一种与非(NAND)型闪存的存取架构及其存取方法，尤指可对与非(NAND)型闪存随机(Random)存取的存取架构，该存取架构利用直接存取介面所提供的传输方式以及与ATA介面兼容的暂存器，使微处理器可以透过异步直接寻址的方式控制暂存器，而以ATA介面所提供的命令对与非(NAND)型闪存进行随机(Random)存取，以达到快速存取的目的。

背景技术

随着移动装置(mobile Device)的普及，各式各样的运用也越来越多，而移动装置从早期的电子记事本到文书处理与简单的数据库运用，更随着科技的发达与技术的精进，使得原本只有在大型主机才有的服务，也能在移动装置上实现，如：全球定位系统(GPS)的电子地图、影音多媒体等，而这些多样化的应用，使消费者更加喜爱移动装置，然而，目前的移动装置大多朝向轻、薄、短、小的趋势发展，使得移动装置的储存容量受到相当大的限制，所以，即有相关业者发展出闪存，以解决移动装置的资料储存问题。

而闪存自问世以来以低耗能非挥发性、耐震、高储存密度等迷人的特性，在许多可移植性装置中，渐渐取代EEPROM或电池供电的存储器，更由于目前半导体技术日益精进，闪存的储存密度与传输速更是有突飞猛进的成长，因此闪存在许多应用更可以取代硬式磁盘驱动器等传统储存媒体。

目前，闪存依设计的不同，而有“或非(NOR)”型、“与非(NAND)”型、以及“与(AND)”型闪存，其主要差别在于存储器单元与控制线安排的不同，而此相异点会影响到抹除节段(erase segment)的大小与不同的操作速度，其中，由于与非(NAND)型闪存的单位晶圆面积较小，且容量较大、速度较快等特性，使得与非(NAND)型闪存已渐渐成为市场上主要运用的型式，但其在存取与管理上过于复杂且无法随机(Random)存取，因此，与非(NAND)型闪存，只适合作大量资料的储存与读取。

所以，根据上述缺陷，即有相关业者利用与非(NAND)型闪存做为记忆单元，且加上类似或非(NOR)型闪存的控制方式，并以业者自行所自订的命令集做为微处理器存取与非(NAND)型闪存的方式，而可随机(Random)存取与非(NAND)型闪存，然而，透过业者自订的命令集对与非(NAND)型闪存进行随机存取，使与非(NAND)型闪存在系统的应用上，让设计者或使用者必须重新学习业者所自行自订的命令集才可使用，而造成设计者或使用者的不便，且设计者或使用者利用不熟悉的命令即进行设计或使用时，往往容易发生错误而无法使用，严重的时候还会导致系统的不稳定，而使重要的数据资料流失。

再者，目前磁盘驱动器最常使用到的介面，是由美国国家标准局(ANSI)所制定的ATA介面，其包括有ATA-1至ATA-5，且ATA介面目前已成为每台计算机所必备的介面，且各系统厂商也都在几年前即将ATA介面放入系统芯片中，所以，ATA介面已成为设计者及使用者熟悉并能轻易使用的介面。

由此，要如何能让与非(NAND)型闪存可透过ATA介面进行随机(Random)存取，即为从事此行业的相关厂商所亟欲研究改善的方向所在，也是本发明所要解决的技术问题。

发明内容

本发明的主要目的在于提供一种与非(NAND)型闪存的存取架构，该架构利用直接存取介面所提供的传输方式以及与ATA介面兼容的暂存器，使微处理器可以透过异步直接寻址的方式控制暂存器，而以ATA介面所提供的命令对与非(NAND)型闪存随机(Random)存取，以达到快速存取的目的。

本发明的次要目的在于提供一种与非(NAND)型闪存随机存取的方法，利用设计者及使用者所熟悉的ATA介面所提供的命令集做为对与非(NAND)型闪存进行资料存取的命令，以降低使用者程序的设计时间及增加整体的稳定性，并降低开发及使用成本。

为达成上述目的及功效，本发明的与非(NAND)型闪存的存取架构采用的技术手段如下：

一种与非NAND型闪存的存取架构，尤指可对与非NAND型闪存进行随机存取的存取架构，设置有直接存取介面、暂存器、数据缓冲区、与非NAND型闪存存取介面及与非NAND型闪存，其特征是，

该直接存取介面提供异步读取模式、异步写入模式、同步读取模式及同步写入模式来进行读写资料；

该暂存器连接于直接存取介面，且暂存器与ATA介面兼容；

该数据缓冲区连接于直接存取介面；

该与非NAND型闪存存取介面分别连接于暂存器及数据缓冲区；

该与非NAND型闪存连接于与非NAND型闪存存取介面；藉上，使用者或设计者即可利用与ATA介面兼容的命令集来对与非NAND型闪存进行随机存取资料，以达到快速存取的目的。

其中，该暂存器设置有与ATA介面兼容的Feature暂存器、SectorCount暂存器、LBA Low暂存器、LBA Mid暂存器、LBA High暂存器、Device暂存器、Command暂存器及Status暂存器。

为达成上述目的及功效，本发明的与非(NAND)型闪存的存取方法如下：

一种与非NAND型闪存的存取方法，尤指可对与非NAND型闪存进行随机存取的存取方法，其特征是，该方法设置有直接存取介面，且直接存取介面分别连接有数据缓冲区及与ATA介面兼容的暂存器，而数据缓冲区及ATA介面兼容的暂存器连接于与非NAND型闪存存取介面，且与非NAND型闪存存取介面为连接有与非NAND型闪存，当预设的微处理器下达与ATA介面兼容的命令集中的读取区段命令，来读取与非NAND型闪存所储存的资料时，为依照下列步骤进行：

(A)开始；

(B)微处理器透过直接存取介面所提供的异步写入模式来设定暂存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暂存器的适当值；

(C)利用异步写入模式将读取区段命令写入暂存器中的Command暂存器；

(D)利用直接存取介面所提供的异步读取模式读取暂存器中的Status暂存器，以判断读取区段命令所欲读取的资料是否准备就绪，且当资料准备就绪时，进行步骤E；

(E)利用直接存取介面所提供的同步读取模式或非同步读取模式经由缓冲区透过与非NAND型闪存存取介面连续读取与非NAND型闪存一个区段的资料，且判断所读取的区段是否为最后一个区段，若是，则执行步骤F；

(F)结束。

其中，该步骤E若为否，则执行步骤D。

本发明还包括另一实施方法，其特征是，该方法设置有直接存取介面，且直接存取介面分别连接有数据缓冲区及与ATA介面兼容的暂存器，而数据缓冲区及ATA介面兼容的暂存器连接于与非NAND型闪存存取介面，且与非NAND型闪存存取介面为连接有与非NAND型闪存，当预设的微处理器下达与ATA介面兼容的命令集中的写入区段命令，来将资料写入NAND闪存时，依照下列步骤进行：

(A)开始；

(B)微处理器透过直接存取介面所提供的异步写入模式来设定暂存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暂存器的适当值；

(C)利用异步写入模式将写入区段命令写入暂存器中的Command暂存器；

(D)利用直接存取介面所提供的异步读取模式读取暂存器中的Status暂存器，以判断写入区段命令所欲写入的资料是否准备就绪，且当资料准备就绪时，进行步骤E；

(E)利用直接存取介面所提供的同步写入模式或非同步写入模式经由缓冲区透过与非NAND型闪存存取介面连续写入一个区段的资料到与非NAND型闪存，且判断所写入的区段是否为最后一个区段，若是，则执行步骤F；

(F)结束。

其中，该步骤E若为否，则执行步骤D。

通过上述技术特征，本发明的与非(NAND)型闪存的存取架构可改善现有技术关键在于：

本发明利用直接存取介面所提供的传输方式以及与ATA介面兼容的暂存器，使微处理器可以透过异步直接寻址的方式控制暂存器，以让微处理器可以随机(Random)的方式存取与非(NAND)型闪存的资料，来解决现有技术中与非(NAND)型闪存无法随机(Random)存取的缺陷，且当本发明于随机(Random)存取与非(NAND)型闪存的资料时，只需下达ATA介面所提供的命令，即可将资料加载缓冲区，再以同步或异步的方式存取资料，以达到快速存取的目的；且ATA介面为设计者及使用者熟悉并能轻易使用的介面，而可降低使用者程序的设计时间及增加整体的稳定性，并降低开发及使用成本，以防止业者因利用自行所自订的命令集做为微处理器随机(Random)存取与非(NAND)型闪存的方式，所造成设计者或使用者的不便以及容易发生错误而无法使用，严重的时候还会导致系统的不稳定，而使重要资料流失的情形发生。

以下结合附图与本发明的较佳实施例详加说明其特征与功能。

附图说明

图1为本发明的方块图。

图2为本发明的异步读取模式时序图。

图3为本发明的异步写入模式时序图。

图4为本发明的同步读取模式时序图。

图5为本发明的同步写入模式时序图。

图6为本发明于执行读取区段时的动作流程图。

图7为本发明的执行读取区段时的暂存器设定表。

图8为本发明于执行写入区段时的动作流程图。

图9为本发明的执行写入区段时的暂存器设定表。

图中符号说明：

1、直接存取介面(Direct Access Interface)

2、暂存器(Register)

3、数据缓冲区(DATA Buffer)

4、与非(NAND)型闪存存取介面

5、与非(NAND)型闪存

具体实施方式

请参阅图1所示，为本发明的方块图，由图中可清楚看出，本发明设置有直接存取介面(Direct Access Interface)1、暂存器(Register)2、数据缓冲区(DATA Buffer)3、与非(NAND)型闪存存取介面4及与非(NAND)型闪存5；其中：

该直接存取介面1于读写资料时，可分为异步读取模式(Asynchronous Read Mode)、异步写入模式(Asynchronous WriteMode)、同步读取模式(Synchronous Read Mode)及同步写入模式(Synchronous Write Mode)。

该暂存器2连接于直接存取介面1，且暂存器2具有与ATA介面兼容的Feature暂存器、Sector Count暂存器、LBA Low暂存器、LBA Mid暂存器、LBA High暂存器、Device暂存器、Command暂存器及Status暂存器。

该数据缓冲区3连接于直接存取介面1。

该与非(NAND)型闪存存取介面4分别连接于暂存器2及数据缓冲区3。

该与非(NAND)型闪存5连接于与非(NAND)型闪存存取介面4。

请同时参阅图1、2、3、4、5、6、7所示，图1为本发明的方块图、图2为异步读取模式时序图、图3为异步写入模式时序图、图4为同步读取模式时序图、图5为同步写入模式时序图、图6为于执行读取区段时的动作流程图及图7为执行读取区段时的暂存器设定表，由图中可清楚得知，当微处理器下达与ATA介面兼容的命令集中的读取区段(READ SECTOR)命令，来读取与非(NAND)型闪存5所储存的资料时，为依照下列步骤进行：

(100)开始；

(110)微处理器透过直接存取介面1所提供的异步写入模式来设定暂存器2中Feature、Sector Count、LBA Low、LBA Mid、LBA High及Device等暂存器的适当值(如图7所示)；

(120)微处理器利用异步写入模式将读取区段(READSECTOR)命令写入暂存器2中的Command暂存器。

(130)微处理器利用异步读取模式读取暂存器2中的Status暂存器，以判断读取区段(READ SECTOR)命令所欲读取的资料是否准备就绪，且当资料准备就绪时，进行步骤140；

(140)利用同步读取模式或异步读取模式经由缓冲区3透过与非(NAND)型闪存存取介面4连续读取与非(NAND)型闪存5一个区段的资料，且判断所读取的区段是否为最后一个区段，若是，则执行步骤150；若否，则执行步骤130；

(150)结束。

请同时参阅图1、2、3、4、5、8、9所示，分别为本发明的方块图、异步读取模式时序图、异步写入模式时序图、同步读取模式时序图、同步写入模式时序图、于执行写入区段时的动作流程图及执行写入区段时的暂存器设定表，由图中可清楚得知，当微处理器下达与ATA介面兼容的命令集中的写入区段(Write SECTOR)命令，将资料写入与非(NAND)型闪存5时，为依照下列步骤进行：

(200)开始；

(210)微处理器透过直接存取介面1所提供的异步写入模式来设定暂存器2中Feature、Sector Count、LBA Low、LBA Mid、LBA High及Device等暂存器的适当值(如图9所示)；

(220)微处理器利用异步写入模式将写入区段(WriteSECTOR)命令写入暂存器2中的Command暂存器。

(230)微处理器利用异步读取模式读取暂存器2中的Stauts暂存器，以判断写入区段(Write SECTOR)命令所欲写入的资料是否准备就绪，且当资料准备就绪时，进行步骤240；

(240)利用同步写入模式或异步写入模式经由缓冲区3透过与非(NAND)型闪存存取介面4连续写入一个区段的资料到与非(NAND)型闪存5，且判断所写入的区段是否为最后一个区段，若是，则执行步骤250；若否，则执行步骤230；

(250)结束。

如此，通过上述与ATA介面兼容的命令集中的写入区段(WriteSECTOR)命令及读取区段(READ SECTOR)命令，即可对与非(NAND)型闪存5进行随机(Random)存取资料，以达到快速存取的目的，而当对与非(NAND)型闪存5做连续的数据处理，则可使用同步读取模式及同步写入模式，而异步读取模式及异步写入模式亦可使用在连续的数据处理。

再者，其它ATA介面兼容的命令也只需依照ATA规格书所描述的控制流程，来控制闪存即可。

上述详细说明为针对本发明一种较佳的可行实施例说明而已，该实施例并非用以限定本发明的申请专利范围，凡其它未脱离本发明所揭示的技艺精神下所完成的均等变化与修饰变更，均应包含于本发明所涵盖的专利范围中。

综上所述，本发明的与非NAND型闪存的存取架构于使用时具有显著的功效增进，诚符合新颖性、创作性及进步性的专利要件，依法提出申请。

Claims (6)

1、一种与非NAND型闪存的存取架构，尤指可对与非NAND型闪存进行随机存取的存取架构，设置有直接存取介面、暂存器、数据缓冲区、与非NAND型闪存存取介面及与非NAND型闪存，其特征是，

该直接存取介面提供异步读取模式、异步写入模式、同步读取模式及同步写入模式来进行读写资料；

该暂存器连接于直接存取介面，且暂存器与ATA介面兼容；

该数据缓冲区连接于直接存取介面；

该与非NAND型闪存存取介面分别连接于暂存器及数据缓冲区；

该与非NAND型闪存为连接于与非NAND型闪存存取介面，藉上，使用者或设计者即可利用与ATA介面兼容的命令集来对与非NAND型闪存进行随机存取资料，以达到快速存取的目的。

2、如权利要求1所述的与非NAND型快闪存储器的存取架构，其特征是，该暂存器设置有与ATA介面兼容的Feature暂存器、Sector Count暂存器、LBA Low暂存器、LBA Mid暂存器、LBA High暂存器、Device暂存器、Command暂存器及Status暂存器。

3、一种与非NAND型闪存的存取方法，尤指可对与非NAND型闪存进行随机存取的存取方法，其特征是，该方法设置有直接存取介面，且直接存取介面分别连接有数据缓冲区及与ATA介面兼容的暂存器，而数据缓冲区及ATA介面兼容的暂存器连接于与非NAND型闪存存取介面，且与非NAND型闪存存取介面为连接有与非NAND型闪存，当预设的微处理器下达与ATA介面兼容的命令集中的读取区段命令，来读取与非NAND型闪存所储存的资料时，为依照下列步骤进行：

(A)开始；

(B)微处理器透过直接存取介面所提供的异步写入模式来设定暂存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暂存器的适当值；

(C)利用异步写入模式将读取区段命令写入暂存器中的Command暂存器；

(D)利用直接存取介面所提供的异步读取模式读取暂存器中的Status暂存器，以判断读取区段命令所欲读取的资料是否准备就绪，且当资料准备就绪时，进行步骤E；

(E)利用直接存取介面所提供的同步读取模式或非同步读取模式经由缓冲区透过与非NAND型闪存存取介面连续读取与非NAND型闪存一个区段的资料，且判断所读取的区段是否为最后一个区段，若是，则执行步骤F；

(F)结束。

4、如权利要求3所述的与非NAND型快闪存储器的存取方法，其特征是，该步骤E若为否，则执行步骤D。

5、一种与非NAND型闪存的存取方法，尤指可对与非NAND型闪存进行随机存取的方法，其特征是，该方法设置有直接存取介面，且直接存取介面分别连接有数据缓冲区及与ATA介面兼容的暂存器，而数据缓冲区及ATA介面兼容的暂存器连接于与非NAND型闪存存取介面，且与非NAND型闪存存取介面为连接有与非NAND型闪存，当预设的微处理器下达与ATA介面兼容的命令集中的写入区段命令，来将资料写入NAND闪存时，依照下列步骤进行：

(A)开始；

(B)微处理器透过直接存取介面所提供的异步写入模式来设定暂存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暂存器的适当值；

(C)利用异步写入模式将写入区段命令写入暂存器中的Command暂存器；

(D)利用直接存取介面所提供的异步读取模式读取暂存器中的Status暂存器，以判断写入区段命令所欲写入的资料是否准备就绪，且当资料准备就绪时，进行步骤E；

(E)利用直接存取介面所提供的同步写入模式或非同步写入模式经由缓冲区透过与非NAND型闪存存取介面连续写入一个区段的资料到与非NAND型闪存，且判断所写入的区段是否为最后一个区段，若是，则执行步骤F；

(F)结束。

6、如权利要求5所述的与非NAND型快闪存储器的存取方法，其特征是，该步骤E若为否，则执行步骤D。

Images