CN104700902A - 数据储存装置及其模式检测方法 - Google Patents

数据储存装置及其模式检测方法 Download PDF

Info

Publication number
CN104700902A
CN104700902A CN201410072698.8A CN201410072698A CN104700902A CN 104700902 A CN104700902 A CN 104700902A CN 201410072698 A CN201410072698 A CN 201410072698A CN 104700902 A CN104700902 A CN 104700902A
Authority
CN
China
Prior art keywords
mentioned
flash memory
clock signal
mode
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410072698.8A
Other languages
English (en)
Other versions
CN104700902B (zh
Inventor
张进邦
罗峻译
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN104700902A publication Critical patent/CN104700902A/zh
Application granted granted Critical
Publication of CN104700902B publication Critical patent/CN104700902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Abstract

本发明提供一种数据储存装置及其模式检测方法，用以操作于一非同步模式以及一检测模式。数据储存装置包括一快闪存储器以及一控制器。快闪存储器储存一既定参数。控制器在非同步模式下，致使快闪存储器根据一时脉信号中的一第一既定触发沿回传既定参数，并根据时脉信号中的第一既定触发沿读取既定参数以获得一第一参考参数，以及在检测模式下，致使快闪存储器切换至一同步模式并回传既定参数，并根据时脉信号中的第一既定触发沿读取既定参数以获得一第二参考参数，其中控制器更用以比较第一参考参数以及第二参考参数，以判断快闪存储器是否支援同步模式。

Description

数据储存装置及其模式检测方法
技术领域
本发明是关于一种存储器装置的模式检测方法；特别是关于一种同步模式的检测方法。
背景技术
快闪存储器为一种普遍的非挥发性数据储存装置，以电性方式抹除与程序化。以与非门型的快闪存储器(即NAND FLASH)为例，常用作存储卡(memorycard)、通用序列总线闪存装置(USB flash device)、固态硬盘(SSD)、嵌入式快闪存储器模块(eMMC)…等使用。
市面上具有许多种关于快闪存储器(如，NAND FLASH)的读写模式。然而，有些上游厂商并不会告知下游厂商快闪存储器所支援的模式有哪些，导致下游厂商无法发挥快闪存储器的最高效能。
发明内容
本发明所提供的数据储存装置以及模式检测方法可借由比较在非同步模式下读取的既定参数以及在检测模式下读取的既定参数是否相同，以判断数据储存装置是否支援同步模式。
本发明提供一种数据储存装置，其中数据储存装置可操作于一非同步模式以及一检测模式。数据储存装置包括一快闪存储器以及一控制器。快闪存储器用以储存一既定参数。控制器用以在非同步模式下，致使快闪存储器根据一时脉信号中的一第一既定触发沿回传既定参数，并根据时脉信号中的第一既定触发沿读取既定参数以获得一第一参考参数，以及在检测模式下，致使快闪存储器切换至一同步模式并回传既定参数，并根据时脉信号中的第一既定触发沿读取既定参数以获得一第二参考参数，其中控制器更用以比较第一参考参数以及第二参考参数，以判断快闪存储器是否支援同步模式。当快闪存储器支援同步模式时，快闪存储器在同步模式中，是根据时脉信号中的一发缘回传既定参数，其中第一触发沿与第二触发沿不相等。当快闪存储器不支援同步模式时，快闪存储器在同步模式中，是根据时脉信号中的第一触发沿回传既定参数。因此，当第一参考参数以及第二参考参数不相同时，快闪存储器支援同步模式，并且当第一参考参数以及第二参考参数相同时，快闪存储器不支援同步模式。
另外，控制器是在非同步模式中，根据时脉信号中的第一既定触发沿，读取快闪存储器根据时脉信号中的第一既定触发沿所回传的既定参数中的至少两笔数据，以作为第一参考参数，并且控制器是在检测模式中，根据时脉信号中的第一既定触发沿，读取快闪存储器被切换至同步模式后所回传的既定参数中的至少两笔数据，以作为第二参考参数。举例而言，控制器是在非同步模式中，根据时脉信号中的第一既定触发沿，读取快闪存储器根据时脉信号中的第一既定触发沿所回传的既定参数中的四笔数据，以作为第一参考参数，并且控制器是在检测模式中，根据时脉信号中的第一既定触发沿，读取快闪存储器被切换至同步模式后所回传的既定参数中的四笔数据，以作为第二参考参数。
在一实施例中，第一既定触发沿为时脉信号的正沿，并且第二既定触发沿为时脉信号的正沿以及负沿。在另一实施例中，第一既定触发沿为时脉信号的负沿，并且第二既定触发沿为时脉信号的正沿以及负沿。在一实施例中，同步模式为ONFI Toggle模式，并且时脉信号为控制器传送至快闪存储器的一读取致能时脉信号。在另一实施例中，同步模式为ONFI DDR模式，并且时脉信号为控制器传送至快闪存储器的一写入致能时脉信号。
本发明另提供一种模式检测方法，适用于可操作于一非同步模式以及一检测模式的一数据储存装置。模式检测方法包括：在非同步模式下，致使数据储存装置中的一快闪存储器根据一时脉信号中的一第一既定触发沿，回传所储存的一既定参数；在非同步模式下，根据时脉信号中的第一既定触发沿，读取快闪存储器所回传的既定参数以获得一第一参考参数；在检测模式下，致使快闪存储器切换至一同步模式并回传既定参数；在检测模式下，根据时脉信号中的第一既定触发沿，读取快闪存储器所回传的既定参数以获得一第二参考参数；比较第一参考参数以及第二参考参数，以判断快闪存储器是否支援一同步模式；当第一参考参数以及第二参考参数不相同时，判断快闪存储器支援同步模式；以及当第一参考参数以及第二参考参数相同时，判断快闪存储器不支援同步模式。
附图说明
图1是本发明的数据储存装置的一种实施例的方块图。
图2是本发明的非同步模式的一种实施例的信号图。
图3是本发明的非同步模式的另一种实施例的信号图。
图4是本发明的检测模式的一种实施例的信号图。
图5是本发明的检测模式的另一种实施例的信号图。
图6是本发明的检测模式的另一种实施例的信号图。
图7是本发明的检测模式的另一种实施例的信号图。
图8是本发明的同步模式的一种实施例的信号图。
图9是本发明的同步模式的另一种实施例的信号图。
图10是本发明的模式检测方法的一种实施例的流程图。
【附图标记说明】
100 数据储存装置；
160 控制器；
162 运算单元；
164 永久存储器；
180 快闪存储器；
CE 致能时脉信号；
WE# 写入致能时脉信号；
RE# 读取致能时脉信号；
DATA 数据线；
S1000-S1012 步骤。
具体实施方式
以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
图1是本发明的一种实施例的数据储存装置的方块图。数据储存装置100包括一控制器160以及一快闪存储器180。值得注意的是，数据储存装置100可操作于一非同步模式(Asynchronous Mode/SDR Mode)以及一检测模式。控制器160用以传送多个致能信号至快闪存储器180，例如致能时脉信号CE、读取致能时脉信号RE#、写入致能时脉信号WE#，但本发明不限于此。另外，控制器160以及快闪存储器180之间更包括一数据线DATA，用以传送数据。控制器160包括一运算单元162以及一永久存储器(如，只读存储器ROM)164。永久存储器164与所载的程序码、数据组成固件(firmware)，由运算单元162执行，使控制器160基于该固件控制该快闪存储器180。快闪存储器180用以储存数据。值得注意的是，在本发明中，快闪存储器180储存了一既定参数。举例而言，既定参数可为快闪存储器180在制造的过程中，预先存入的字串，用以判断快闪存储器180的类型，但本发明不限于此。
根据本案所揭露的技术，固件是设计来提供控制器160对快闪存储器180进行模式检测方法，用以检测快闪存储器180是否支援一同步模式(SynchronousMode)，例如目前厂商所制定的ONFI DDR Mode或者ONFI Toggle Mode，但本发明不限于此。举例而言，控制器160用以在非同步模式下，致使快闪存储器180根据一时脉信号中的一第一既定触发沿回传既定参数，并根据时脉信号中的第一既定触发沿读取既定参数以获得一第一参考参数。接着，控制器160在检测模式下，致使快闪存储器180切换至同步模式并回传既定参数，以及根据时脉信号中的第一既定触发沿读取既定参数以获得一第二参考参数。值得注意的是，控制器160可在非同步模式以及检测模式下，根据一读取命令，对既定参数进行读取。举例而言，读取命令可为READ Command或者READPARAMETER Command。最后，控制器160用以比较第一参考参数以及第二参考参数，以判断快闪存储器180是否支援一同步模式。值得注意的是，当快闪存储器180支援同步模式时，快闪存储器180在同步模式中，是根据时脉信号中的一第二触发沿回传既定参数，其中第一触发沿与第二触发沿不相等。当快闪存储器180不支援同步模式时，快闪存储器180在同步模式中，是根据时脉信号中的第一触发沿回传既定参数。因此，当第一参考参数与第二参考参数相同时，控制器160判断快闪存储器180不支援同步模式。当第一参考参数与第二参考参数不相同时，控制器160判断快闪存储器180支援同步模式。在本发明的一实施例中，控制器160可根据判断的结果产生一判断信号，并提供给一主机(未图示)，使得主机可根据判断信号执行相应的动作。举例而言，主机可根据判断信号将判断结果显示于一输出装置上，例如显示器、灯示或者扬声器，但本发明不限于此。
值得注意的是，当快闪存储器180支援同步模式并且数据储存装置100操作于同步模式时，控制器160用以致使快闪存储器180根据时脉信号中的第二既定触发沿的频率传送以及写入数据，并根据时脉信号中的第二既定触发沿的频率读取快闪存储器180所传送的数据以及将数据写入快闪存储器180。另外，在本发明的一实施例中，第一既定触发沿为时脉信号的正沿，并且第二既定触发沿为时脉信号的正沿以及负沿。在本发明的另一实施例中，第一既定触发沿为时脉信号的负沿，并且第二既定触发沿为时脉信号的正沿以及负沿。
换言之，在本发明的一实施例中，非同步模式是以时脉信号的正沿或者负沿的速率，对快闪存储器180进行读写，而同步模式是以时脉信号的正沿以及负沿的速率，对快闪存储器180进行读写。换言之，非同步模式是以相较于同步模式快两倍的速率对快闪存储器180进行读写。另外，在检测模式下，控制器160是以非同步模式读取快闪存储器180被切换至同步模式后所回传的数据。
在本发明的一实施例中，同步模式为ONFI Toggle模式。在本发明的另一实施例中，同步模式为ONFI DDR模式。值得注意的是，当同步模式为ONFIToggle模式时，时脉信号为控制器160传送至快闪存储器180的读取致能时脉信号RE#。当同步模式为ONFI DDR模式时，时脉信号为控制器160传送至快闪存储器180的写入致能时脉信号WE#，但本发明不限于此。
举例而言，如2图所示，图2是本发明的一种实施例的非同步模式的信号图。在本实施例中，时脉信号为读取致能时脉信号RE#，并且第一既定触发沿为读取致能时脉信号RE#的正沿。控制器160用以在非同步模式下，致使快闪存储器180根据读取致能时脉信号RE#的正沿，借由数据线DATA回传既定参数D0-Dn至控制器160。接着，控制器160同样地根据致能时脉信号RE#的正沿，读取既定参数D0-Dn以获得一第一参考参数。值得注意的是，本发明的一实施例中，控制器160是在非同步模式中，根据读取致能时脉信号RE#的正沿，读取快闪存储器180根据读取致能时脉信号RE#的正沿所回传的既定参数D0-Dn中的至少两笔数据，以作为第一参考参数。举例而言，控制器160可读取快闪存储器180根据读取致能时脉信号RE#的正沿所回传的既定参数D0-Dn中的四笔数据D0、D1、D2以及D3，以作为第一参考参数，但本发明不限于此。
图3是本发明的另一种实施例的非同步模式的信号图。在本实施例中，时脉信号为读取致能时脉信号RE#，并且第一既定触发沿为读取致能时脉信号RE#的负沿。控制器160用以在非同步模式下，致使快闪存储器180根据读取致能时脉信号RE#的负沿，借由数据线DATA回传既定参数D0-Dn至控制器160。接着，控制器160同样地根据致能时脉信号RE#的负沿，读取既定参数D0-Dn以获得一第一参考参数。值得注意的是，本发明的一实施例中，控制器160是在非同步模式中，根据读取致能时脉信号RE#的负沿，读取快闪存储器180根据读取致能时脉信号RE#的负沿所回传的既定参数D0-Dn中的至少两笔数据，以作为第一参考参数。举例而言，控制器160可读取快闪存储器180根据读取致能时脉信号RE#的负沿所回传的既定参数D0-Dn中的四笔数据D0、D1、D2以及D3，以作为第一参考参数，但本发明不限于此。
接着，如图4所示，图4是本发明的一种实施例的检测模式的信号图。在本实施例中，同步模式为ONFI Toggle模式，时脉信号为读取致能时脉信号RE#，第一既定触发沿为读取致能时脉信号RE#的正沿，第二既定触发沿为读取致能时脉信号RE#的正沿以及负沿，并且快闪存储器180支援同步模式。控制器160在检测模式下，致使快闪存储器180切换至同步模式并回传既定参数D0-Dn。值得注意的是，由于快闪存储器180支援同步模式。因此，快闪存储器180在被切换至同步模式后，是根据读取致能时脉信号RE#的正沿以及负沿，借由数据线DATA回传既定参数D0-Dn至控制器160。另外，控制器160是根据读取致能时脉信号RE#的正沿读取既定参数以获得一第二参考参数。值得注意的是，在本发明的一实施例中，控制器160是在检测模式中，根据读取致能时脉信号RE#的正沿，读取快闪存储器180根据读取致能时脉信号RE#的正沿以及负沿所回传的既定参数D0-Dn中的至少两笔数据，以作为第二参考参数。换言之，在检测模式中，控制器160是根据非同步模式，读取快闪存储器180被切换至同步模式后所回传的既定参数D0-Dn。举例而言，控制器160可根据致能时脉信号RE#的正沿，读取快闪存储器180根据读取致能时脉信号RE#的正沿以及负沿所回传的既定参数D0-Dn中的四笔数据D0、D2、D4以及D6，以作为第二参考参数，但本发明不限于此。值得注意的是，在本发明的一实施例中，由于快闪存储器180支援同步模式，控制器160在非同步模式下所读取的第一参考参数D0、D1、D2以及D3与控制器160在检测模式下所读取的第二参考参数D0、D2、D4以及D6不同。
图5是本发明的另一种实施例的检测模式的信号图。在本实施例中，同步模式为ONFI Toggle模式，时脉信号为读取致能时脉信号RE#，第一既定触发沿为读取致能时脉信号RE#的负沿，第二既定触发沿为读取致能时脉信号RE#的正沿以及负沿，并且快闪存储器180支援同步模式。控制器160在检测模式下，致使快闪存储器180切换至同步模式并回传既定参数D0-Dn。值得注意的是，由于快闪存储器180支援同步模式。因此，快闪存储器180在被切换至同步模式后，是根据读取致能时脉信号RE#的正沿以及负沿，借由数据线DATA回传既定参数D0-Dn至控制器160。另外，控制器160是根据读取致能时脉信号RE#的负沿读取既定参数以获得一第二参考参数。值得注意的是，在本发明的一实施例中，控制器160是在检测模式中，根据读取致能时脉信号RE#的负沿，读取快闪存储器180根据读取致能时脉信号RE#的正沿以及负沿所回传的既定参数D0-Dn中的至少两笔数据，以作为第二参考参数。换言之，在检测模式中，控制器160是根据非同步模式，读取快闪存储器180被切换至同步模式后所回传的既定参数D0-Dn。举例而言，控制器160可根据致能时脉信号RE#的负沿，读取快闪存储器180根据读取致能时脉信号RE#的负沿以及正沿所回传的既定参数D0-Dn中的四笔数据D1、D3、D5以及D7，以作为第二参考参数，但本发明不限于此。值得注意的是，在本发明的一实施例中，由于快闪存储器180支援同步模式，控制器160在非同步模式下所读取的第一参考参数D0、D1、D2以及D3与控制器160在检测模式下所读取的第二参考参数D1、D3、D5以及D7不同。
图6是本发明的另一种实施例的检测模式的信号图。在本实施例中，同步模式为ONFI DDR模式，时脉信号为写入致能时脉信号WE#，第一既定触发沿为写入致能时脉信号WE#的正沿，第二既定触发沿为写入致能时脉信号WE#的正沿以及负沿，并且快闪存储器180支援同步模式。控制器160在检测模式下，致使快闪存储器180切换至同步模式并回传既定参数D0-Dn。值得注意的是，由于快闪存储器180支援同步模式。因此，快闪存储器180在被切换至同步模式后，是根据写入致能时脉信号WE#的正沿以及负沿，借由数据线DATA回传既定参数D0-Dn至控制器160。另外，控制器160是根据写入致能时脉信号WE#的正沿读取既定参数以获得一第二参考参数。值得注意的是，在本发明的一实施例中，控制器160是在检测模式中，根据写入致能时脉信号WE#的正沿，读取快闪存储器180根据写入致能时脉信号WE#的正沿以及负沿所回传的既定参数D0-Dn中的至少两笔数据，以作为第二参考参数。换言之，在检测模式中，控制器160是根据非同步模式，读取快闪存储器180被切换至同步模式后所回传的既定参数D0-Dn。举例而言，控制器160可根据写入致能时脉信号WE#的正沿，读取快闪存储器180根据写入致能时脉信号WE#的正沿以及负沿所回传的既定参数D0-Dn中的四笔数据D0、D2、D4以及D6，以作为第二参考参数，但本发明不限于此。值得注意的是，在本发明的一实施例中，由于快闪存储器180支援同步模式，控制器160在非同步模式下所读取的第一参考参数D0、D1、D2以及D3与控制器160在检测模式下所读取的第二参考参数D0、D2、D4以及D6不同。
图7是本发明的另一种实施例的检测模式的信号图。在本实施例中，同步模式为ONFI DDR模式，时脉信号为写入致能时脉信号WE#，第一既定触发沿为写入致能时脉信号WE#的负沿，第二既定触发沿为写入致能时脉信号WE#的正沿以及负沿，并且快闪存储器180支援同步模式。控制器160在检测模式下，致使快闪存储器180切换至同步模式并回传既定参数D0-Dn。值得注意的是，由于快闪存储器180支援同步模式。因此，快闪存储器180在被切换至同步模式后，是根据写入致能时脉信号WE#的正沿以及负沿，借由数据线DATA回传既定参数D0-Dn至控制器160。另外，控制器160是根据写入致能时脉信号WE#的负沿读取既定参数以获得一第二参考参数。值得注意的是，在本发明的一实施例中，控制器160是在检测模式中，根据写入致能时脉信号WE#的负沿，读取快闪存储器180根据写入致能时脉信号WE#的正沿以及负沿所回传的既定参数D0-Dn中的至少两笔数据，以作为第二参考参数。换言之，在检测模式中，控制器160是根据非同步模式，读取快闪存储器180被切换至同步模式后所回传的既定参数D0-Dn。举例而言，控制器160可根据写入致能时脉信号WE#的负沿，读取快闪存储器180根据写入致能时脉信号WE#的负沿以及正沿所回传的既定参数D0-Dn中的四笔数据D1、D3、D5以及D7，以作为第二参考参数，但本发明不限于此。值得注意的是，在本发明的一实施例中，由于快闪存储器180支援同步模式，控制器160在非同步模式下所读取的第一参考参数D0、D1、D2以及D3与控制器160在检测模式下所读取的第二参考参数D1、D3、D5以及D7不同。
当快闪存储器180不支援同步模式时，快闪存储器180无法在同歨模式中相应于控制器160的要求，根据读取致能时脉信号RE#的正沿以及负沿，回传既定参数D0-Dn。换言之，虽然控制器160已将快闪存储器180切换至同步模式，但快闪存储器180仅能根据读取致能时脉信号RE#的正沿或者负沿回传既定参数D0-Dn。因此，当快闪存储器180不支援同步模式时，数据储存装置100所产生的信号图会与图2或者图3相同，在此不再赘述。换言之，第一参考参数与第二参考参数会相同。在本发明的一实施例中，由于快闪存储器180不支援同步模式，控制器160在非同步模式下所读取的第一参考参数D0、D1、D2以及D3与控制器160在检测模式下所读取的第二参考参数D0、D1、D2以及D3会相同。因此，控制器160可借由比较第一参考参数以及第二参考参数，判断快闪存储器180是否支援同步模式。
图8是本发明的一种实施例的同步模式的信号图。在本实施例中，同步模式为ONFI Toggle模式，时脉信号为读取致能时脉信号RE#，第二既定触发沿为读取致能时脉信号RE#的正沿以及负沿，并且快闪存储器180支援同步模式。当数据储存装置100操作于同步模式时，控制器160致使快闪存储器180根据读取致能时脉信号RE#的正沿以及负沿，借由数据线DATA回传数据。另外，控制器160根据读取致能时脉信号RE#的正沿以及负沿读取快闪存储器180所回传的数据。
图9是本发明的一种实施例的同步模式的信号图。在本实施例中，同步模式为ONFI DDR模式，时脉信号为写入致能时脉信号WE#，第二既定触发沿为写入致能时脉信号WE#的正沿以及负沿，并且快闪存储器180支援同步模式。当数据储存装置100操作于同步模式时，控制器160致使快闪存储器180根据写入致能时脉信号WE#的正沿以及负沿，借由数据线DATA回传数据。另外，控制器160根据写入致能时脉信号WE#的正沿以及负沿读取快闪存储器180所回传的数据。
图10是本发明的一种实施例的模式检测方法的流程图。模式检测方法适用于图1所示的数据储存装置100。流程开始于步骤S1000。
在步骤S1000中，在非同步模式下，控制器160用以致使快闪存储器180根据一时脉信号中的一第一既定触发沿回传既定参数。值得注意的是，在本发明中，快闪存储器180储存了一既定参数。举例而言，既定参数可为快闪存储器180在制造的过程中，预先存入的字串，用以判断快闪存储器180的类型，但本发明不限于此。在本发明的一实施例中，第一既定触发沿为时脉信号的正沿。在本发明的另一实施例中，第一既定触发沿为时脉信号的负沿
接着，在步骤S1002中，在非同步模式下，控制器160根据时脉信号中的第一既定触发沿读取既定参数以获得一第一参考参数。值得注意的是，控制器160可在非同步模式下，根据一读取命令，对既定参数进行读取。举例而言，读取命令可为READ Command或者READ PARAMETER Command。另外，在一实施例中，控制器160是根据时脉信号中的第一既定触发沿，读取快闪存储器180根据时脉信号中的第一既定触发沿所回传的既定参数中的至少两笔数据，以作为第一参考参数。举例而言，控制器160是根据时脉信号中的第一既定触发沿，读取快闪存储器180根据时脉信号中的第一既定触发沿所回传的既定参数中的四笔数据，以作为第一参考参数。详细说明请参考图2以及图3，在此不再赘述。
在步骤S1004中，在检测模式下，控制器160致使快闪存储器180切换至同步模式并回传既定参数。在本发明的一实施例中，同步模式为ONFI Toggle模式。在本发明的另一实施例中，同步模式为ONFI DDR模式。值得注意的是，当快闪存储器180支援同步模式时，快闪存储器180在同步模式中，是根据时脉信号中的一第二触发沿回传既定参数，其中第一触发沿与第二触发沿不相等。。当快闪存储器180不支援同步模式时，快闪存储器180在同步模式中，是根据时脉信号中的第一触发沿回传既定参数。当同步模式为ONFI Toggle模式时，时脉信号为控制器160传送至快闪存储器180的读取致能时脉信号RE#。当同步模式为ONFI DDR模式时，时脉信号为控制器160传送至快闪存储器180的写入致能时脉信号WE#，但本发明不限于此。另外，第一既定触发沿为时脉信号的正沿或者负沿，第二既定触发沿为时脉信号的正沿以及负沿。
在步骤S1006中，在检测模式下，控制器160根据时脉信号中的第一既定触发沿读取既定参数以获得一第二参考参数。值得注意的是，控制器160可在检测模式下，根据读取命令，对既定参数进行读取。举例而言，读取命令可为READ Command或者READ PARAMETER Command。在一实施例中，控制器160是根据时脉信号中的第一既定触发沿，读取快闪存储器180根据时脉信号中的第二既定触发沿所回传的既定参数中的至少两笔数据，以作为第二参考参数。举例而言，控制器160是根据时脉信号中的第一既定触发沿，读取快闪存储器180根据时脉信号中的第二既定触发沿所回传的既定参数中的四笔数据，以作为第二参考参数。详细说明请参考图4-7，在此不再赘述。
在步骤S1008中，控制器160用以比较第一参考参数以及第二参考参数，以判断快闪存储器180是否支援一同步模式。当第一参考参数与第二参考参数相同时，流程进行至步骤S1012；否则，流程进行至步骤S1010。
在步骤S1010中，控制器160判断快闪存储器180支援同步模式。流程结束于步骤S1010。值得注意的是，当快闪存储器180支援同步模式并且数据储存装置100操作于同步模式时，控制器160用以致使快闪存储器180根据时脉信号中的第二既定触发沿的频率回传以及写入数据，并根据时脉信号中的第二既定触发沿的频率读取快闪存储器180所回传的数据以及将数据写入快闪存储器180。另外，第一既定触发沿为时脉信号的正沿或者负沿，第二既定触发沿为时脉信号的正沿以及负沿。换言之，非同步模式是以时脉信号的正沿或者负沿的速率，对快闪存储器180进行读写，而同步模式是以时脉信号的正沿以及负沿的速率，对快闪存储器180进行读写。详细说明请参考图8-9，在此不再赘述。
在步骤S1012中，控制器160判断快闪存储器180不支援同步模式。流程结束于步骤S1012。在本发明的一实施例中，控制器160可根据判断的结果产生一判断信号，并提供给一主机(未图示)，使得主机可根据判断信号执行相应的动作。举例而言，主机可根据判断信号将判断结果显示于一输出装置上，例如显示器、灯示或者扬声器。
由上述可知，本发明所提供的数据储存装置100以及模式检测方法可借由比较在非同步模式下读取的既定参数以及在检测模式下读取的既定参数是否相同，以判断数据储存装置100是否支援同步模式。
本发明的方法，或特定型态或其部分，可以以程序码的型态存在。程序码可储存于实体媒体，如软盘、光碟片、硬盘、或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器变成用以参与本发明的装置。程序码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求书及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (26)

1.一种数据储存装置，可操作于一非同步模式以及一检测模式，包括：
一快闪存储器，用以储存一既定参数；以及
一控制器，用以在上述非同步模式下，致使上述快闪存储器根据一时脉信号中的一第一既定触发沿回传上述既定参数，并根据上述时脉信号中的上述第一既定触发沿读取上述快闪存储器所回传的上述既定参数以获得一第一参考参数，以及在上述检测模式下，致使上述快闪存储器切换至一同步模式并传送回传上述既定参数，并根据上述时脉信号中的上述第一既定触发沿读取上述快闪存储器所回传的上述既定参数以获得一第二参考参数，其中上述控制器更用以比较上述第一参考参数以及上述第二参考参数，以判断上述快闪存储器是否支援上述同步模式。
2.根据权利要求1项的数据储存装置，其特征在于，当上述快闪存储器支援上述同步模式时，上述快闪存储器在上述同步模式中，是根据上述时脉信号中的一第二触发沿回传上述既定参数，其中上述第一触发沿与上述第二触发沿不相等。
3.根据权利要求1项的数据储存装置，其特征在于，当上述快闪存储器不支援上述同步模式时，上述快闪存储器在上述同步模式中，是根据上述时脉信号中的上述第一触发沿回传上述既定参数。
4.根据权利要求1项的数据储存装置，其特征在于，当上述第一参考参数以及上述第二参考参数不相同时，上述控制器判断上述快闪存储器支援上述同步模式，并且当上述第一参考参数以及上述第二参考参数相同时，上述控制器判断上述快闪存储器不支援上述同步模式。
5.根据权利要求1项的数据储存装置，其特征在于，当上述快闪存储器支援上述同步模式并上述数据储存装置操作于上述同步模式时，上述控制器用以致使上述快闪存储器根据上述时脉信号中的一第二既定触发沿的频率回传以及写入数据，并根据上述时脉信号中的上述第二既定触发沿的频率读取上述快闪存储器所回传的数据以及将数据写入上述快闪存储器，其中上述第一触发沿与上述第二触发沿不相等。
6.根据权利要求5项的数据储存装置，其特征在于，上述第一既定触发沿为上述时脉信号的正沿，并且上述第二既定触发沿为上述时脉信号的正沿以及负沿。
7.根据权利要求5项的数据储存装置，其特征在于，上述第一既定触发沿为上述时脉信号的负沿，并且上述第二既定触发沿为上述时脉信号的正沿以及负沿。
8.根据权利要求1项的数据储存装置，其特征在于，上述控制器是在上述非同步模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器根据上述时脉信号中的上述第一既定触发沿所回传的上述既定参数中的至少两笔数据，以作为上述第一参考参数，并且上述控制器是在上述检测模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器被切换至上述同步模式后所回传的上述既定参数中的至少两笔数据，以作为上述第二参考参数。
9.根据权利要求8项的数据储存装置，其特征在于，上述控制器是在上述非同步模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器根据上述时脉信号中的上述第一既定触发沿所回传的上述既定参数中的四笔数据，以作为上述第一参考参数，并且上述控制器是在上述检测模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器被切换至上述同步模式后所回传的上述既定参数中的四笔数据，以作为上述第二参考参数。
10.根据权利要求1项的数据储存装置，其特征在于，上述时脉信号为上述控制器传送至上述快闪存储器的一读取致能时脉信号。
11.根据权利要求10项的数据储存装置，其特征在于，上述同步模式为ONFI Toggle模式。
12.根据权利要求1项的数据储存装置，其特征在于，上述时脉信号为上述控制器传送至上述快闪存储器的一写入致能时脉信号。
13.根据权利要求12项的数据储存装置，其特征在于，上述同步模式为ONFI DDR模式。
14.一种模式检测方法，适用于可操作于一非同步模式以及一检测模式的一数据储存装置，包括：
在上述非同步模式下，致使上述数据储存装置中的一快闪存储器根据一时脉信号中的一第一既定触发沿回传所储存的一既定参数；
在上述非同步模式下，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器所回传的上述既定参数以获得一第一参考参数；
在上述检测模式下，致使上述快闪存储器切换至一同步模式并回传上述既定参数；
在上述检测模式下，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器所回传的上述既定参数以获得一第二参考参数；以及
比较上述第一参考参数以及上述第二参考参数，以判断上述快闪存储器是否支援一同步模式。
15.根据权利要求14项的模式检测方法，其特征在于，当上述快闪存储器支援上述同步模式时，上述快闪存储器在上述同步模式中，是根据上述时脉信号中的一第二触发沿回传上述既定参数，其中上述第一触发沿与上述第二触发沿不相等。
16.根据权利要求14项的模式检测方法，其特征在于，当上述快闪存储器不支援上述同步模式时，上述快闪存储器在上述同步模式中，是根据上述时脉信号中的上述第一触发沿回传上述既定参数。
17.根据权利要求14项的模式检测方法，其特征在于，更包括：
当上述第一参考参数以及上述第二参考参数不相同时，判断上述快闪存储器支援上述同步模式；以及
当上述第一参考参数以及上述第二参考参数相同时，判断上述快闪存储器不支援上述同步模式。
18.根据权利要求14项的模式检测方法，其特征在于，当上述快闪存储器支援上述同步模式并上述数据储存装置操作于上述同步模式时，上述快闪存储器是根据上述时脉信号中的一第二既定触发沿的频率回传以及写入数据，并且上述数据储存装置中的一控制器是根据上述时脉信号中的上述第二既定触发沿的频率读取上述快闪存储器所回传的数据以及将数据写入上述快闪存储器，其中上述第一触发沿与上述第二触发沿不相等。
19.根据权利要求18项的模式检测方法，其特征在于，上述第一既定触发沿为上述时脉信号的正沿，并且上述第二既定触发沿为上述时脉信号的正沿以及负沿。
20.根据权利要求18项的模式检测方法，其特征在于，上述第一既定触发沿为上述时脉信号的负沿，并且上述第二既定触发沿为上述时脉信号的正沿以及负沿。
21.根据权利要求14项的模式检测方法，其特征在于，读取上述快闪存储器所回传的上述既定参数以获得上述第一参考参数的步骤更包括在上述非同步模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器根据上述时脉信号中的上述第一既定触发沿所回传的上述既定参数中的至少两笔数据，以作为上述第一参考参数，并且读取上述快闪存储器所回传的上述既定参数以获得上述第二参考参数的步骤更包括在上述检测模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器被切换至上述同步模式后所回传的上述既定参数中的至少两笔数据，以作为上述第二参考参数。
22.根据权利要求21项的模式检测方法，其特征在于，读取上述快闪存储器所回传的上述既定参数以获得上述第一参考参数的步骤更包括在上述非同步模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器根据上述时脉信号中的上述第一既定触发沿所回传的上述既定参数中的四笔数据，以作为上述第一参考参数，并且读取上述快闪存储器所回传的上述既定参数以获得上述第二参考参数的步骤更包括在上述检测模式中，根据上述时脉信号中的上述第一既定触发沿，读取上述快闪存储器被切换至上述同步模式后所回传的上述既定参数中的四笔数据，以作为上述第二参考参数。
23.根据权利要求14项的模式检测方法，其特征在于，上述时脉信号为上述数据储存装置中的一控制器传送至上述快闪存储器的一读取致能时脉信号。
24.根据权利要求23项的模式检测方法，其特征在于，上述同步模式为ONFI Toggle模式。
25.根据权利要求14项的模式检测方法，其特征在于，上述时脉信号为上述数据储存装置中的一控制器传送至上述快闪存储器的一写入致能时脉信号。
26.根据权利要求25项的模式检测方法，其特征在于，上述同步模式为ONFI DDR模式。
CN201410072698.8A 2013-12-09 2014-03-03 数据储存装置及其模式检测方法 Active CN104700902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102145064 2013-12-09
TW102145064A TWI553641B (zh) 2013-12-09 2013-12-09 資料儲存裝置及其模式偵測方法

Publications (2)

Publication Number Publication Date
CN104700902A true CN104700902A (zh) 2015-06-10
CN104700902B CN104700902B (zh) 2017-12-05

Family

ID=53271110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072698.8A Active CN104700902B (zh) 2013-12-09 2014-03-03 数据储存装置及其模式检测方法

Country Status (3)

Country Link
US (3) US9612610B2 (zh)
CN (1) CN104700902B (zh)
TW (1) TWI553641B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111825A (zh) * 2018-02-01 2019-08-09 华邦电子股份有限公司 伪静态随机存取存储器及其控制方法
WO2022048641A1 (zh) * 2020-09-03 2022-03-10 广州小鹏汽车科技有限公司 一种嵌入式多媒体卡eMMC的数据信号处理方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838901B1 (en) * 2019-10-18 2020-11-17 Sandisk Technologies Llc System and method for a reconfigurable controller bridge chip
CN113892139A (zh) 2021-03-29 2022-01-04 长江存储科技有限责任公司 存储器器件及其异步多面独立读取操作
WO2022204849A1 (en) 2021-03-29 2022-10-06 Yangtze Memory Technologies Co., Ltd. Memory device and asynchronous multi-plane independent read operation thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009524A1 (en) * 2000-01-20 2001-07-26 Fujitsu Limited Semiconductor device having a test circuit
CN1862474A (zh) * 2005-05-13 2006-11-15 群联电子股份有限公司 与非型闪存的存取架构及其存取方法
US20090238001A1 (en) * 2008-03-20 2009-09-24 Marco Redaelli Interface for NAND-Type Flash Memory
US20090300237A1 (en) * 2008-06-02 2009-12-03 Micron Technology, Inc. Asynchronous/synchronous interface
CN102467978A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 半导体装置的输入/输出电路和方法及具有其的系统
CN102662878A (zh) * 2012-02-27 2012-09-12 深圳市硅格半导体有限公司 存储设备软件层的识别和驱动方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JP2005222581A (ja) * 2004-02-03 2005-08-18 Renesas Technology Corp 半導体記憶装置
US20070022242A1 (en) * 2005-07-20 2007-01-25 Phison Electronics Corp. [structure of access of nand flash memory]
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US7983099B2 (en) * 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
KR101341905B1 (ko) * 2008-12-24 2013-12-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US8634241B2 (en) * 2010-12-13 2014-01-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
US8687442B1 (en) * 2011-04-08 2014-04-01 Sk Hynix Memory Solutions Inc. Delay matching across semiconductor devices using input/output pads
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
US20140122775A1 (en) * 2012-10-31 2014-05-01 Freescale Semiconductor, Inc. Memory controller for memory device
CN103915119B (zh) * 2013-07-11 2017-02-15 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009524A1 (en) * 2000-01-20 2001-07-26 Fujitsu Limited Semiconductor device having a test circuit
CN1862474A (zh) * 2005-05-13 2006-11-15 群联电子股份有限公司 与非型闪存的存取架构及其存取方法
US20090238001A1 (en) * 2008-03-20 2009-09-24 Marco Redaelli Interface for NAND-Type Flash Memory
US20090300237A1 (en) * 2008-06-02 2009-12-03 Micron Technology, Inc. Asynchronous/synchronous interface
CN102467978A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 半导体装置的输入/输出电路和方法及具有其的系统
CN102662878A (zh) * 2012-02-27 2012-09-12 深圳市硅格半导体有限公司 存储设备软件层的识别和驱动方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李袁鑫，沈海斌: "支持ONFI同步模式的NAND Flash控制器技术", 《电子技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111825A (zh) * 2018-02-01 2019-08-09 华邦电子股份有限公司 伪静态随机存取存储器及其控制方法
CN110111825B (zh) * 2018-02-01 2021-05-04 华邦电子股份有限公司 伪静态随机存取存储器及其控制方法
WO2022048641A1 (zh) * 2020-09-03 2022-03-10 广州小鹏汽车科技有限公司 一种嵌入式多媒体卡eMMC的数据信号处理方法和装置

Also Published As

Publication number Publication date
US20170160938A1 (en) 2017-06-08
US10802720B2 (en) 2020-10-13
US20150160688A1 (en) 2015-06-11
US9612610B2 (en) 2017-04-04
CN104700902B (zh) 2017-12-05
US20190079673A1 (en) 2019-03-14
TWI553641B (zh) 2016-10-11
TW201523615A (zh) 2015-06-16
US10162532B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN104700902A (zh) 数据储存装置及其模式检测方法
CN102135927B (zh) 一种基于nand flash的系统引导方法和装置
CN104346296A (zh) 数据储存装置及其电压保护方法
US8897092B2 (en) Memory storage device, memory controller and controlling method
CN104346232A (zh) 数据储存装置及其限制存取方法
CN101419843A (zh) 快闪存储器识别方法、识别装置、芯片控制器
US11693802B2 (en) NAND switch
US9159454B2 (en) Failure detection apparatus for solid state drive tester
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
US20120271983A1 (en) Computing device and data synchronization method
US20140129206A1 (en) Simulator and simulating method for flash memory background
CN103942009A (zh) 扩展终端中存储器的设备和方法
US20190272116A1 (en) Batch automatic test method for solid state disks and batch automatic test device for solid state disks
US10008288B2 (en) Power loss test device and method for nonvolatile memory device
CN102629212A (zh) 一种基于j-link间接烧写程序到nandflash的方法
CN106155572A (zh) 数据储存装置以及数据存取方法
US10705738B2 (en) Method, apparatus, storage medium, and terminal for optimizing memory card performance
US20150121141A1 (en) Host device and method for testing booting of servers
CN104866385A (zh) 移动终端及其存储卡热插拔方法
US9632805B2 (en) Data storage device and error correction method thereof
CN106611619B (zh) 数据储存装置以及快闪存储器的检测方法
CN103366830A (zh) 存储卡的测试装置
CN105807157A (zh) 高温老化测试系统
CN205139315U (zh) 芯片选型测试仪
EP3460666B1 (en) Method, apparatus, and storage medium for optimizing memory card performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant