CN1855460A - 半导体封装制程 - Google Patents

半导体封装制程 Download PDF

Info

Publication number
CN1855460A
CN1855460A CN 200510067919 CN200510067919A CN1855460A CN 1855460 A CN1855460 A CN 1855460A CN 200510067919 CN200510067919 CN 200510067919 CN 200510067919 A CN200510067919 A CN 200510067919A CN 1855460 A CN1855460 A CN 1855460A
Authority
CN
China
Prior art keywords
those
packing process
process according
electronic component
semiconductor packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510067919
Other languages
English (en)
Other versions
CN100403530C (zh
Inventor
刘千
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2005100679193A priority Critical patent/CN100403530C/zh
Publication of CN1855460A publication Critical patent/CN1855460A/zh
Application granted granted Critical
Publication of CN100403530C publication Critical patent/CN100403530C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明是有关于一种半导体封装制程，包括：提供一导电基板，具有相反的第一表面与第二表面；自上述第一表面凹蚀上述导电基板的部分区域，而形成一导电图形，上述导电图形包括复数个导线；提供一电子元件于上述导电图形上，并在上述电子元件与上述导线之间形成电性连接；在上述导电基板的第二表面，形成一图形化的罩幕层，覆盖部分位于上述导线相反侧的上述导电基板；移除未被上述罩幕层覆盖的上述导电基板，以镂空上述部分区域，且使留在上述导线相反侧的上述导电基板各成为一连接垫，分别小于对应的上述导线；以及形成一封装胶体覆盖上述电子元件与上述导线之间的电性连接。

Description

半导体封装制程
技术领域
本发明涉及一种半导体封装制程，特别是涉及一种可缩减点面积的半导体封装制程。
背景技术
以导线架作为基板的封装体例如四边扁平无接脚(quad flat no lead；QFN)的封装体，将其以表面粘着的技术，组装至印刷电路上时，常常因导线架上的接点面积过大，而使锡膏的量控制不易，而发生锡膏溢于上述接点之间而发生桥接的缺陷。情况轻微者则必须重工(rework)；情况严重者，则使产品必须报废，造成产量及产率严重的损失。然而，受限于导线架本身的制程，即使将上述接点的尺寸缩小至其制程的极限，对上述问题的改善，仍然相当有限。
由此可见，上述现有的半导体封装制程在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体封装制程存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体封装制程，便成了当前业界极需改进的目标。
有鉴于上述现有的半导体封装制程存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体封装制程，能够改进一般现有的半导体封装制程，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的半导体封装制程存在的缺陷，而提供一种新的半导体封装制程，所要解决的技术问题是使其可以实质上依照制程需求来缩减封装体的接点面积。从而将本发明的半导体封装制程所制造的封装体组装至印刷电路上时，就能够降低接点间桥接的发生率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装制程，包括：提供一导电基板，具有相反的第一表面与第二表面；自上述第一表面凹蚀上述导电基板的部分区域，而形成一导电图形，上述导电图形包括复数个导线；提供一电子元件于上述导电图形上，并在上述电子元件与上述导线之间形成电性连接；在上述导电基板的第二表面，形成一图形化的罩幕层，覆盖部分位于上述导线相反侧的上述导电基板；移除未被上述罩幕层覆盖的上述导电基板，以镂空上述部分区域，且使留在上述导线相反侧的上述导电基板各成为一连接垫，分别小于对应的上述导线；以及形成一封装胶体覆盖上述电子元件与上述导线之间的电性连接。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体封装制程，其更包括形成一防焊层于该些连接垫之间。
前述的半导体封装制程，其更包括在形成该封装胶体之前或之后，移除该罩幕层。
前述的半导体封装制程，其中在移除该罩幕层之前或之后更包括一切割的步骤，分离该封装体。
前述的半导体封装制程，其中所述的封装胶体更形成于该些连接垫之间，而大体上与该些连接垫共平面、或凸出于该些连接垫。
前述的半导体封装制程，其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
前述的半导体封装制程，其中所述的封装胶体是形成于移除未被该罩幕层覆盖的该导电基板之前或之后。
前述的半导体封装制程，其中所述的导电图形更包括一散热垫于该些导线之间，该电子元件更与该散热垫之间形成导热性连接，该图形化的罩幕层更覆盖部分位于该散热垫相反侧的该第二基板。
前述的半导体封装制程，其更包括形成一防焊层于该些连接垫与该散热垫之间。
前述的半导体封装制程，其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装制程，包括：提供一导电基板，具有相反的第一表面与第二表面；自上述第一表面凹蚀上述导电基板的部分区域，而形成一导电图形，上述导电图形包括复数个导线、与一散热垫于上述导线之间；提供一电子元件于上述导电图形上，并在上述电子元件与上述导线之间形成电性连接、上述电子元件与上述散热垫之间形成导热性连接；在上述导电基板的第二表面，形成一图形化的罩幕层，覆盖部分位于上述导线与上述散热垫相反侧的上述导电基板；移除未被上述图形化的罩幕层覆盖的上述导电基板，使留在上述导线与上述散热垫相反侧的上述导电基板各成为一连接垫，分别小于对应的上述导线与上述散热垫；以及形成一封装胶体覆盖上述电子元件与上述导线、上述散热垫之间的电性连接，而形成一封装体包含上述封装胶体、上述电子元件、上述导电图形、与上述连接垫。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体封装制程，其更包括形成一防焊层于该些连接垫之间。
前述的半导体封装制程，其更包括在形成该封装胶体之前或之后，移除该罩幕层。
前述的半导体封装制程，其中在移除该罩幕层之前或之后更包括一切割的步骤，分离该封装体。
前述的半导体封装制程，其中所述的封装胶体更形成于该些连接垫之间，而大体上与该些连接垫共平面、或凸出于该些连接垫。
前述的半导体封装制程，其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
前述的半导体封装制程，其中所述的第一基板与该第二基板的材质相同或相异。
前述的半导体封装制程，其中所述的封装胶体是形成于移除未被该罩幕层覆盖的该导电基板之前或之后。
前述的半导体封装制程，其中所述的导电图形更包括一散热垫在该些导线之间，该电子元件更与该散热垫之间形成导热性连接，该图形化的罩幕层更覆盖部分位于该散热垫相反侧的该第二基板。
前述的半导体封装制程，其更包括形成一防焊层于该些连接垫与该散热垫之间。
前述的半导体封装制程，其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
本发明的特征，是在导线架的线路上，形成一连接垫作为封装体上的接点，并可视制程需求控制上述连接垫的尺寸。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明特殊的半导体封装制程，可以实质上依照制程需求来缩减封装体的接点面积。从而将本发明的半导体封装制程所制造的封装体组装至印刷电路上时，就能够降低接点间桥接的发生率。其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体封装制程具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A～1H所示为一系列的剖面图，是显示本发明第一实施例的半导体封装制程的流程。
图2A～2D所示为一系列的剖面图，是显示本发明第二实施例的半导体封装制程的流程。
图3所示为一剖面图，是显示本发明较佳实施例的半导体封装制程所形成的封装体的一例。
图4A～4B所示为一系列的剖面图，是显示本发明第一实施例的半导体封装制程的另一范例。
10：电子元件             12：导电凸块
20：电子元件             22：导电凸块
24：导电凸块             100：导电基板
100a：第一表面           100b：第二表面
101：导电图形            101’：导电图形
101a：导线               101b：导线
101c：散热垫             102：连接垫
105：第一基板            106：第二基板
120：封装胶体            130：图形化的罩幕层
140、140’：防焊层       150：封装胶体
160：封装胶体
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体封装制程其具体实施方式、方法、步骤、特征及其功效，详细说明如后。
图1A～1H所示为一系列的剖面图，是显示本发明第一实施例的半导体封装制程的流程。
首先，请参阅图1A所示，提供一导电基板100，较好为铜或铝。导电基板100具有相反的第一表面100a与第二表面100b。
接下来，请参阅图1B所示，自第一表面100a凹蚀导电基板100的部分区域，但未镂空导电基板100，而形成导电图形101。导电图形101具有复数个导线，在本实施例中以导线101a、101b为代表。其中凹蚀导电基板100的厚度，可藉由例如微影蚀刻等方法，藉由控制蚀刻的时间，来控制凹蚀导电基板100厚度的量，而不镂空导电基板100。
另外，请参阅图4A～4B所示，在另一实施例中，尚可以如图4A所示，提供第一基板105与第二基板106，将两者压合在一起形成具有相反的第一表面100a与第二表面100b的导电基板100。接下来，再如图4B所示，自第一表面100a蚀刻第一基板105的部分区域，而形成如上所述的导电图形101。第一基板105与第二基板106较好为铜或铝，两者的材质可相同或相异。
接下来，请参阅图1C所示，接续图1B或图4B所示的步骤，提供一电子元件10于导电图形101上，并在电子元件10与导线101a、101b之间形成电性连接。电子元件10可以是半导体晶片、被动元件、已封装的半导体晶片、已封装的被动元件、或上述的组合。而在本实施例中，当电子元件10为半导体晶片时，是使用覆晶接合技术，电子元件10是以主动表面向下的方式，藉由导电凸块12，形成其与导线101a、101b之间的电性连接，然而熟悉此技艺者亦可以选用其他的接合技术例如焊线接合。当电子元件10为被动元件、已封装的半导体晶片、已封装的被动元件、或上述的组合时，则是使用表面粘着技术，藉由导电凸块12，形成电子元件10与导线101a、101b之间的电性连接。
接下来请参阅图1D所示，形成一封装胶体120包覆电子元件10与导线101a、101b之间的电性连接(即为本实施例的导电凸块12)。封装胶体120的形成，可使用例如射出成型、点胶、或底胶充填(underfill)的技术。图1D所示为使用射出成型或点胶技术的结果，除了覆盖电子元件10与导线101a、101b之间的电性连接之外，亦可以如图所示，完全包覆电子元件10；亦可以曝露出部分电子元件10，以利散热。另外，亦可以使用底胶充填的技术，将封装胶体120形成于电子元件10之下，而覆盖其与导线101a、101b之间的电性连接。
接下来请参阅图1E所示，在导电基板100的第二表面100b，形成一图形化的罩幕层130，覆盖部分位于导线101a、101b相反侧的导电基板100。而在另一实施例中，是形成图形化的罩幕层130，覆盖部分位于导线101a、101b相反侧的第二基板106(请参阅图4B所示)。图形化的罩幕层130可以是阻剂、干膜、或防焊层，可以在导电基板100的第二表面100b上(或第二基板106)全面性地形成罩幕层130后，再使用例如曝光显影或微影蚀刻法将其图形化。
接下来请参阅图1F所示，移除未被图形化的罩幕层130覆盖的导电基板100，使留在导线101a、101b相反侧的导电基板100(或第二基板106)各成为一连接垫102，分别小于对应的导线101a、101b。上述部分导电基板100(或第二基板106)的移除，可藉由例如湿蚀刻法或干蚀刻法，以图形化的罩幕层130为蚀刻罩幕来完成。连接垫102的大小是可由熟悉此技艺者是其制程需求，藉由调整图形化的罩幕层130的图形来达成。
藉由，接下来的附加步骤，可进一步降低上述接点间桥接的发生率。
接下来，如图1G所示，可以先移除图形化的罩幕层130，而后在各连接垫102之间形成一防焊层140，此时防焊层140大体与各连接垫102共平面。而请参阅图1H所示，如果先在各连接垫102之间形成一防焊层140’，而后移除图形化的罩幕层130时，防焊层140’则凸出于各连接垫102。上述两个范例，可由熟悉此技艺者依照其需求来决定。另外，亦可以形成另一封装胶体(图中未示)来取代防焊层140或140’。
另外，为了节省制程成本及增加产出，熟悉此技艺者在图1B所示的步骤时，可在导电基板100上，一次形成复数个导电图形101，并在图1B～1G所示的任一步骤之后，再加入一分离例如切割的步骤，以各导电图形为单位，分离出独立的封装单元或封装体。
图2A～2D为一系列的剖面图，是显示本发明第二实施例的半导体封装制程的流程。
请参阅图2A所示，接续于图1C所示的步骤，在导电基板100的第二表面100b，形成一图形化的罩幕层130，覆盖部分位于导线101a、101b相反侧的导电基板100。而在另一实施例中，是形成图形化的罩幕层130，覆盖部分位于导线101a、101b相反侧的第二基板106(请参阅图4B所示)。而关于图形化的罩幕层130则与第一实施例中所描述的相同，便不重复叙述。
接下来，请参阅图2B所示，移除未被图形化的罩幕层130覆盖的导电基板100(或第二基板106)，使留在导线101a、101b相反侧的导电基板100各成为一连接垫102，分别小于对应的导线101a、101b。其更详细的叙述，亦等效于图1F所示的内容。
另外，熟悉此技艺者亦可在图1C所示的步骤之前，形成另一罩幕层(图中未示)覆盖导电图形101以外的导电基板100，可在图2B所示的步骤，移除未被图形化的罩幕层130覆盖的导电基板100时，对电子元件10与导电凸块12提供额外的保护，降低电子元件10与导电凸块12在上述过程中受到损坏的机率。
接下来，如图2C所示，可以先移除图形化的罩幕层130，再形成一封装胶体150包覆电子元件10与导线101a、101b之间的电性连接(即为本实施例的导电凸块12)。封装胶体150的形成，可使用例如射出成型、点胶、或底胶充填(underfill)的技术。图2C所示为使用射出成型或点胶技术的结果，除了覆盖电子元件10与导线101a、101b之间的电性连接之外，亦可以如图所示，完全包覆电子元件10；亦可以曝露出部分电子元件10，以利散热。另外，亦可以使用底胶充填的技术，将封装胶体150形成于电子元件10之下，而覆盖其与导线101a、101b之间的电性连接。封装胶体150亦可以更形成于各连接垫102之间，此时封装胶体120是大体上与各连接垫102共平面。
请参阅图2D所示，接续于图2B，如果先在各连接垫102之间形成一封装胶体160，包覆电子元件10与导线101a、101b之间的电性连接(即为本实施例的导电凸块12)，而后移除图形化的罩幕层130。关于封装胶体160的相关描述则与图2C的封装胶体160大致相同。然而如果将封装胶体160更形成于各连接垫102之间时，此时封装胶体120是凸出于各连接垫102。
另外，如图3所示，熟悉此技艺者亦可以在图1B或4B所示的步骤中，以相同的方法，形成一导电图形101’取代图1B或4B的导电图形101。导电图形101’具有复数个导线101a、101b与一散热垫101c于导线101a、101b之间。有关导电图形101’的其他详细说明均等效于前述的导电图形101，在此便予以省略。
因此，在图1C所示的步骤中，则以电子元件20取代电子元件10，置于在图3中的导电图形101’上，并在电子元件20与导线101a、101b之间形成电性连接、该电子元件20与散热垫101c之间形成有导热性连接。在图3中，导电凸块22是介于电子元件20与导线101a、101b之间而构成电性连接，导电凸块24是介于电子元件20与散热垫101c之间而构成导热性连接。关于电子元件20的其他详细说明均等效于前述的电子元件10，在此便予以省略。
在图1E或2A所示的步骤中，图形化的罩幕层130除了覆盖部分位于导线101a、101b相反侧的导电基板100之外，更覆盖部分位于散热垫101c相反侧的导电基板100。而在图1F或2B所示的步骤中，移除未被图形化的罩幕层130覆盖的导电基板100，使留在导线101a、101b及散热垫101c相反侧的导电基板100各成为一连接垫102，分别小于对应的导线101a、101b及散热垫101c。
其他可藉由图1D、1G或1H的等效步骤，完成图3所示的封装结构；或是藉由图2C、2D的等效步骤，以封装胶体150或160取代图3所示的封装胶体120与防焊层140。
如上所述，本发明在导线架的线路上，形成一连接垫作为封装体上的接点，并可视制程需求控制上述连接垫的尺寸，将本发明的半导体封装制程所制造的封装体组装至印刷电路上时，就能够降低接点间桥接的发生率，是达成上述本发明的目的。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (21)

1、一种半导体封装制程，其特征在于其包括以下步骤：
提供一导电基板，具有相反的第一表面与第二表面；
自该第一表面凹蚀该导电基板的部分区域，而形成一导电图形，该导电图形包括复数个导线；
提供一电子元件于该导电图形上，并在该电子元件与该些导线之间形成电性连接；
在该导电基板的第二表面，形成一图形化的罩幕层，覆盖部分位于该些导线相反侧的该导电基板；
移除未被该罩幕层覆盖的该导电基板，以镂空该部分区域，且使留在该些导线相反侧的该导电基板各成为一连接垫，分别小于对应的该些导线；以及
形成一封装胶体覆盖该电子元件与该些导线之间的电性连接，而形成一封装体包含该封装胶体、该电子元件、该导电图形、与该些连接垫。
2、根据权利要求1所述的半导体封装制程，其特征在于其更包括形成一防焊层于该些连接垫之间。
3、根据权利要求1所述的半导体封装制程，其特征在于其更包括在形成该封装胶体之前或之后，移除该罩幕层。
4、根据权利要求3所述的半导体封装制程，其特征在于其中在移除该罩幕层之前或之后更包括一切割的步骤，分离该封装体。
5、根据权利要求1所述的半导体封装制程，其特征在于其中所述的封装胶体更形成于该些连接垫之间，而大体上与该些连接垫共平面、或凸出于该些连接垫。
6、根据权利要求2所述的半导体封装制程，其特征在于其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
7、根据权利要求1所述的半导体封装制程，其特征在于其中所述的封装胶体是形成于移除未被该罩幕层覆盖的该导电基板之前或之后。
8、根据权利要求1所述的半导体封装制程，其特征在于其中所述的导电图形更包括一散热垫于该些导线之间，该电子元件更与该散热垫之间形成导热性连接，该图形化的罩幕层更覆盖部分位于该散热垫相反侧的该第二基板。
9、根据权利要求8所述的半导体封装制程，其特征在于其更包括形成一防焊层于该些连接垫与该散热垫之间。
10、根据权利要求9所述的半导体封装制程，其特征在于其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
11、一种半导体封装制程，其特征在于其包括以下步骤：
提供第一基板与第二基板压合成一导电基板；
蚀刻该第一基板的部分区域，而形成一导电图形，该导电图形包括复数个导线；
提供一电子元件于该导电图形上，并在该电子元件与该些导线之间形成电性连接；
形成一图形化的罩幕层，覆盖部分位于该些导线相反侧的该第二基板；
移除未被该罩幕层覆盖的该第二基板，以镂空该部分区域，且使留在该些导线与该散热垫相反侧的该第二基板各成为一连接垫，分别小于对应的该些导线与该散热垫；以及
形成一封装胶体覆盖该电子元件与该些导线、该散热垫之间的电性连接，而形成一封装体包含该封装胶体、该电子元件、该导电图形、与该些连接垫。
12、根据权利要求11所述的半导体封装制程，其特征在于其更包括形成一防焊层于该些连接垫之间。
13、根据权利要求11所述的半导体封装制程，其特征在于其更包括在形成该封装胶体之前或之后，移除该罩幕层。
14、根据权利要求13所述的半导体封装制程，其特征在于其中在移除该罩幕层之前或之后更包括一切割的步骤，分离该封装体。
15、根据权利要求11所述的半导体封装制程，其特征在于其中所述的封装胶体更形成于该些连接垫之间，而大体上与该些连接垫共平面、或凸出于该些连接垫。
16、根据权利要求12所述的半导体封装制程，其特征在于其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
17、根据权利要求11所述的半导体封装制程，其特征在于其中所述的第一基板与该第二基板的材质相同或相异。
18、根据权利要求11所述的半导体封装制程，其特征在于其中所述的封装胶体是形成于移除未被该罩幕层覆盖的该导电基板之前或之后。
19、根据权利要求11所述的半导体封装制程，其特征在于其中所述的导电图形更包括一散热垫在该些导线之间，该电子元件更与该散热垫之间形成导热性连接，该图形化的罩幕层更覆盖部分位于该散热垫相反侧的该第二基板。
20、根据权利要求19所述的半导体封装制程，其特征在于其更包括形成一防焊层于该些连接垫与该散热垫之间。
21、根据权利要求20所述的半导体封装制程，其特征在于其中所述的防焊层大体上与该些连接垫共平面、或凸出于该些连接垫。
CNB2005100679193A 2005-04-28 2005-04-28 半导体封装制程 Active CN100403530C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100679193A CN100403530C (zh) 2005-04-28 2005-04-28 半导体封装制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100679193A CN100403530C (zh) 2005-04-28 2005-04-28 半导体封装制程

Publications (2)

Publication Number Publication Date
CN1855460A true CN1855460A (zh) 2006-11-01
CN100403530C CN100403530C (zh) 2008-07-16

Family

ID=37195485

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100679193A Active CN100403530C (zh) 2005-04-28 2005-04-28 半导体封装制程

Country Status (1)

Country Link
CN (1) CN100403530C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546739B (zh) * 2008-03-28 2010-12-15 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546739B (zh) * 2008-03-28 2010-12-15 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN100403530C (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
US20230107519A1 (en) Fan-Out Wafer Level Package Structure
CN100341127C (zh) 半导体器件
CN1235275C (zh) 半导体模块及制造半导体模块的方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US8860196B2 (en) Semiconductor package and method of fabricating the same
CN1368757A (zh) 半导体装置和制造半导体设备的方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN1591789A (zh) 半导体装置的制造方法
JP2003031730A5 (zh)
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
WO2015017959A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
CN1497687A (zh) 电路装置的制造方法
CN1832659A (zh) 电路装置及其制造方法
CN1266765C (zh) 半导体装置及其制造方法
CN1728341A (zh) 半导体装置的制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1425191A (zh) 半导体器件及其制作方法
CN1855460A (zh) 半导体封装制程
CN1862800A (zh) 电子元器件平面凸点式超薄封装基板及其制作方法
CN1933117A (zh) 不具核心介电层的芯片封装体制程
CN1167121C (zh) 具溢胶防止结构的半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant